

武汉大学计算机学院

2011-2012 第 2 学期《数字逻辑》期末考试试题 A (闭卷)

(限时 120 分钟, 所有答案必须写在答题纸上)

一. 单选题 (每小题 3 分, 共 30 分)

1. 以下不是 BCD 码的是
【A】8421 码 【B】余 3 码 【C】5421 码 【D】Gray 码
2. 可靠性编码包括
【A】奇偶校验码 【B】ASCII 码 【C】机器码 【D】7 段码
3. 标准与或式由 构成。
【A】与项相或 【B】或项相与 【C】最小项相或 【D】最大项相与
4. 二进制数 $(1.1101)_2$ 对应的八进制数为
【A】(1.15)₈ 【B】(1.64)₈ 【C】(1.61)₈ 【D】都不是
5. 与非门的扇出系数是指
【A】输出的个数 【B】输出端连其它门的个数
【C】输出端连同类门的个数 【D】输出端连负载的个数
6. 输出端可直接“线与”的是
【A】OC 门 【B】一般 TTL 门 【C】普通 CMOS 门 【D】推挽式输出门
7. 判断组合逻辑电路是否发生险象的方法是
【A】表达式是否最简 【B】表达式是否有冗余项
【C】卡诺图是否相切 【D】卡诺图是否相交
8. 实现同一功能的 Mealy 型同步时序电路比 Moore 型需要的
【A】状态数更多 【B】状态数可能更少 【C】触发器更多 【D】触发器一定更少
9. 判断电平异步时序电路是否产生临界竞争的一般方法是查看流程表中
【A】同一行是否有两个或两个以上的暂态
【B】同一行是否有两个或两个以上的稳态
【C】同一列是否有两个或两个以上的暂态
【D】同一列是否有两个或两个以上的稳态
10. PLA 器件可编程的部分是
【A】与阵列 【B】或阵列 【C】与阵列和或阵列 【D】I/O 单元

二. 化简求逻辑函数 $F(A, B, C, D) = BC + D + \bar{D}(\bar{B} + \bar{C})(AD + B)$ 的最简“与-或”式

9. 判断电平异步时序电路是否产生临界竞争的一般方法是查看流程表中

- 【A】同一行是否有两个或两个以上的暂态
- 【B】同一行是否有两个或两个以上的稳态
- 【C】同一列是否有两个或两个以上的暂态
- 【D】同一列是否有两个或两个以上的稳态

10. PLA 器件可编程的部分是

- 【A】与阵列
- 【B】或阵列
- 【C】与阵列和或阵列
- 【D】I/O 单元

二. 化简求逻辑函数 $F(A, B, C, D) = BC + D + \overline{D}(\overline{B} + \overline{C})(AD + B)$ 的最简“与-或”式和
最简“或-与”式。(10 分)

三. 已知逻辑函数 $F_1(A, B, C) = \sum m(2, 4, 6)$ 和 $F_2(A, B, C) = \prod M(2, 4, 6)$, 试求 $F_1 + F_2 = ?$ (10 分)

四. 设计一个“001/010”序列检测器。该电路有一个输入 X 和一个输出 Z, 当输入信号中出现“001”或“010”时, 输出 Z 为 1。

典型输入/输出序列如下:

输入 X: 1001010011

输出 Z: 0001001000

试作 Mealy 型原始状态图和状态表 (提示: 两序列不允许重叠)。(10 分)

五. 如图 1 所示是奇偶校验组合逻辑电路, 当 $F=0$ 时表示接收代码正确, 否则为错误. 试分析说明输入编码是采用奇检验还是偶检验? (10 分)




图 1

六. 分析如图 2 所示的同步时序逻辑电路, 说明电路功能: 并化简该电路. (10 分)





图 2

图 3

七. 图 3 是一个由 74194 构成的分频器。分析电路列出状态表, 并指出分频系数是多少? 设初始状态为 $Q_A Q_B Q_C Q_D = 0000$ 。(10 分)

八. 用 4 位同步可计数器 74193 和必要的逻辑门, 设计一个模 12 的加法计数器, 并画出逻辑图。(74193 逻辑符号如图 4)。(10 分)




图 4