

一. 填空题(共 11 小题, 每空 1 分, 有标记的除外, 共 18 分)

- 1、 $(41.5)_{10} = ()_2 = ()_{16}$
- 2、 $(-0.1001)_2 = ()_{反} = ()_{补}$
- 3、 $F = \overline{A}B$ 的最小项表达式是 ()
- 4、若采用奇校验, 当信息位为 01010111 时, 校验位应是 ()
- 5、若要消除函数 $F(A \cdot B \cdot C) = \overline{A}B + AC$ 对应的逻辑电路可能存在的险象, 则应增加的冗余项是 ()。(此题 3 分)
- 6、钟控触发器的逻辑符号中, 若 CP 端带有小圈, 则说明触发器状态的变化只能发生在 CP 脉冲的 ()沿
- 7、优先编码器的多个输入端 ()同时输入有效信号
- 8、能实现“线与”的逻辑门是 ()
- 9、欲把 J-K 触发器转换成 D 触发器, 则 $J = 0, K = 0$
- 10、由 8 级触发器构成的二进制计数器模值是()、十进制计数器模值是()
- 11、下面两段代码中信号 in, q1, q2 和 q3 的初值分别为 0, 1, 2 和 3, 那么经过 1 个时钟周期后, 左侧程序中 q3 的值变成 (), 右侧程序中 q3 的值变成 ()。

```
always @(posedge clk)
begin
    q1 = im;
    q2 = q1;
    q3 = q2;
end

always @(posedge clk)
begin
    q1 <= im;
    q2 <= q1;
    q3 <= q2;
end
```

二. 单项选择题(共 5 小题, 每小题 2 分, 共 10 分)

- 1、10011010 是十进制数 67 的 () 码
8421BCD 码 B. 余 3 码 C. 2421 码 D. Gray 码
- 2、在组合逻辑电路设计中, 常用()来表示逻辑问题抽象的结果
A. 状态图 B. 状态表 C. 真值表 D. 特征方程
- 3、数字信号的典型代表是 ()
A. 正弦波 B. 矩形波 C. 尖峰波 D. 三角波
- 4、若八级优先编码器的输入 $I_0 \sim I_7$ 中 I_0 的优先级最低, I_7 最高。 I_0 的编码输出为 000, I_7 的编码输出为 111。则当 $I_3 I_4 I_5$ 同时输入有效值时, 其编码输出是 ()
A. 011 B. 100 C. 110 D. 101
- 5、由与非门构成的基本 R-S 触发器特征方程的约束条件是 ()
A. $RS = 0$ B. $RS = 1$ C. $R + S = 1$ D. $R + S = 0$

三. 化简题 (共 1 小题, 每小题 8 分, 共 8 分)

- 1、把 $F(A \cdot B \cdot C \cdot D) = \overline{A} \overline{B} \overline{D} + \sum m(7 \cdot 8 \cdot 13 \cdot 15) + \sum d(3 \cdot 5 \cdot 10 \cdot 11)$ 化成最简“与—或”式和最简

四. 程序代码补全(共 6 个空, 每个空 2 分, 共 12 分)

下列代码是实现带有异步复位, 同步计数使能和可预置型的十进制计数器的程序代码, 请补全空出部分的语句

```
module CNT10( CLK,RST,EN,LOAD,COU,T,DOUT,DATA );
```

```
input ( ① ) ;
```

```
input[3:0] DATA;
```

```
output[3:0] DOUT;
```

```
output COU,T;
```

```
reg[3:0]Q1; regCOU,T;
```

```
assign DOUT=Q1;
```

```
always @( ② )
```

```
begin
```

```
if(!RST) Q1 <=0;
```

```
else if (EN)
```

```
begin
```

```
if( ③ ) ( ④ ) ;
```

```
else if(Q1<9) Q1 <=Q1+1;
```

```
else ⑤ ;
```

```
end
```

```
end
```

```
always @(Q1)
```

```
if( ⑥ ) COU,T=1'b1;
```

```
else COU,T=1'b0;
```

```
endmodule
```

五. 分析题 (共 2 小题,共 18 分)

1、分析图 1 所示组合逻辑电路 (每问 3 分)

① 写出输出函数表达式

② 列出真值表

③ 说明电路功能




图 1

2、分析图 2 所示同步时序逻辑电路(每问 3 分)

① 写出激励函数和输出函数表达式, 指出电路属于哪种模型?(输入空脚视为高电平)

② 作出状态表和状态图

③ 说明电路功能, 作出(Q_3 、 Q_2 、 Q_1 、Y)的波形图 (三个触发器初始状态为 0)



六. 数字逻辑电路设计题(共 3 小题, 共 34 分)

1、用 3-8 译码器 74138 和适当的逻辑门设计一个三变量“多数表决电路”

74138 的集成电路逻辑符号如下, 设计可以不考虑译码器的控制信号 S_1, S_2, S_3 。(真值表、函数表达式、逻辑电路图各 4 分, 本题共 12 分)




图 3 74138 逻辑符号

2、某一序列检测器有一个输入端 x 和一个输出端 z 。输入端 x 输入一串随机的二进制代码, 当输入序列中出现 011 时, 输出 z 产生一个 1 输出, 平时 z 输出为 0。

典型输入/输出序列如下:

输入 x : 101011100110

输出 z : 000001000010

试作 Mealy 型原始状态图和状态表。(原始状态图 6 分, 状态表 4 分, 共 10 分)

3、用一片移位寄存器 74194 和一片 8 选 1 数据选择器 74152 设计一个序列信号发生器, 输出序列为 10001011 (第一位输出 1, 第二位输出 1, 第三位输出 0, ...), 不使用其它任何逻辑门。设计要求序列从 Q_B 输出, 移位器工作在右移模式。(共 12 分)




图 4

提示: 74194 中, S_1S_0 为工作方式选择信号。 $S_1S_0 = 11$, LOAD 数据; $S_1S_0 = 01$, 右移; $S_1S_0 = 10$, 左移; $S_1S_0 = 00$, 保持。

(1) 给出设计过程(6 分);

(2) 画出逻辑图 (3 分);

(3) 说明工作过程(3 分);