

武汉大学国家网络安全学院
2023 -2024 学年度第 1 学期
《数字逻辑与 EDA》期末考试试卷 A 卷（闭卷）

专业： 信息安全、网络空间安全 学号： 姓名：

说明：答案请全部写在答题纸上，写在试卷上无效。

未经主考教师同意，考试试卷、答题纸、草稿纸均不得带离考场，否则视为违规。

题号	一	二	三	四	五	六	总分
分值							100

一. 填空题（共 10 小题，每空 1 分，有标记的除外，共 16 分）

- 1、 $(27.675)_{10} = (\quad)_{2} = (\quad)_{16}$
- 2、 $(-0.1011)_2 = (\quad)_{反} = (\quad)_{补}$
- 3、三态门的输出有 () 三种状态。
- 4、若采用奇校验，当信息位为 010101111 时，校验位应是 ()
- 5、若要消除函数 $F(A,B,C) = \bar{A}C + AB$ 对应的逻辑电路可能存在的险象，则应增加的冗余项是 ()。（此题 3 分）
- 6、优先编码器的多个输入端 () 同时输入有效信号
- 7、欲把 J-K 触发器转换成 T 触发器，则 $J = (\quad)$ ， $K = (\quad)$
- 8、存在约束条件的触发器是 () 触发器
- 9、已知 “ $a = 1b'1$ ； $b = 3b'001$ ；” 那么 $\{a, b\} = (\quad)$
- 10、大规模可编程器件主要有 CPLD、FPGA 两类，其中 器件基于 SRAM 结构， 器件基于乘积项结构。

二. 单项选择题（共 8 小题，每小题 2 分，共 16 分）

- 1、求一个逻辑函数 F 的对偶式，不可将 F 中的 ()。
A. “+” 换成 “ ”， “+” 换成 “ ” B. 原变量换反变量，反变量换原变量
C. 原变量不变 D. 常数中的 “0” 换 “1”， “1” 换 “0”
- 2、组合逻辑电路通常由 () 组合而成
A. 门电路 B. 触发器 C. 计数器 D. 寄存器
- 3、数字信号的典型代表是 ()
A. 正弦波 B. 矩形波 C. 尖峰波 D. 三角波

- 4、十六路数据分配器，其地址输入（选择控制端）有（ ）个
A. 4 B. 8 C. 16 D. 2
- 5、一位 8421 BCD 码计数器至少需要（ ）个触发器
A. 3 B. 4 C. 5 D. 10
- 6、T 触发器 $T=1$ ，有一个 10kHz 时钟输入，Q 输出是（ ）
A. 持续为高 B. 持续为低 C. 10kHz 方波 D. 5kHz 方波
- 7、对完全确定原始状态表中的 7 个状态，A、B、C、D、E、F、G 进行化简，若有（A，B）、（B，C）、（E，F）、（F，G）等效，则最简状态表中只有（ ）个状态
A. 5 B. 4 C. 7 D. 3
- 8、Verilog HDL 仿真文件中，如果时间尺度定义为`timescale 10ns/100ps，下列说法中正确的是_____。
A. 时间精度是 10ns； B. 时间精度是 100ps；
C. 时间单位是 100ps； D. 时间单位不确定。

三. 简答题（共 2 小题，每小题 6 分，共 12 分）

- 1、把 $F(A,B,C,D) = B\bar{C}\bar{D} + \sum m(3, 5, 10, 11) + \sum d(0, 1, 2, 13, 14, 15)$ 化成最简“与——或”式和最简“或——与”式。
- 2、画出下面程序综合出来的电路图（时序元件用 D 触发器）。

```
always@(posedge clk)
begin
    q0<= ~ q2;
    q1<= q0;
    q2<= q1;
end
```

四. 程序代码补全(共 6 个空, 每个空 2 分, 共 12 分)


下面是 case 语句编写的 3-8 译码器电路, 将横线上的语句补上, 使程序形成完整功能。

```
module decoder38(sel, csout);  
    ① ;  
    ② ;  
    reg[7:0] csout;  
    always @( sel, csout)  
        begin  
            case( ③ )  
                3'b000 : csout = 8'b 11111110;  
                3'b001 : csout = 8'b 11111101;  
                3'b010 : csout = 8'b 11111011;  
                3'b011 : csout = 8'b 11110111;  
                3'b100 : csout = ④ ;  
                3'b101 : csout = 8'b 11011111;  
                3'b110 : csout = 8'b 10111111;  
                3'b111 : csout = 8'b 01111111;  
                ⑤ : csout = 8'b 11111110;  
                ⑥  
            end  
        end  
endmodule
```

五. 分析题 (共 2 小题, 共 18 分)

1、分析图 1 所示组合逻辑电路 (每问 2 分, 共 6 分)

- (1) 写出输出函数表达式
- (2) 列出真值表
- (3) 说明电路功能



2、分析图 2 所示同步时序逻辑电路 (每问 3 分, 共 12 分)

- (1) 写出激励函数, 指出电路属于哪种模型?
- (2) 列出电路次态真值表;
- (3) 作出状态表和状态图
- (4) 说明电路功能, 作出 x , y_1 , y_2 的波形图 (两个触发器初始状态为 0)




图 2

六. 数字逻辑电路设计题(共 2 小题, 共 26 分)

1、某一序列检测器有一个输入端 x 和一个输出端 Z 。输入端 x 输入一串随机的二进制代码, 当输入序列中出现 011 时, 输出 Z 产生一个 1 输出, 平时 Z 输出为 0。

典型输入/输出序列如下:

输入 x : 1 0 1 0 1 1 1 0 0 1 1 0

输出 Z : 0 0 0 0 0 1 0 0 0 0 1 0

试作 Mealy 型原始状态图和状态表。(原始状态图 5 分, 原始状态表 5 分)

2、用一片移位寄存器 74194、一片 3-8 译码器 74138 和一个与非门, 设计一个序列信号发生器, 输出序列为 01110100 (第一位输出 0, 第二位输出 0, 第三位输出 1...)。设计要求序列从 Q_B 输出, 移位器工作在右移模式。(共 16 分)

(1) 给出设计过程 (8 分);

(2) 画出逻辑图 (4 分);

(3) 说明工作过程 (4 分)。




图3 74194 逻辑符号




图4 74138 逻辑符号

提示: 74194 中, S_1S_0 为工作方式选择信号。 $S_1S_0=11$, LOAD 数据; $S_1S_0=01$, 右移; $S_1S_0=10$, 左移; $S_1S_0=00$, 保持; 74138 的控制信号忽略不用考虑。