

武汉大学国家网络安全学院
2023 -2024 学年度第 1 学期
《数字逻辑与 EDA》期末考试试卷 A 卷答案（闭卷）

专业： 信息安全、网络空间安全

一. 填空题（共 10 小题，每空 1 分，有标记的除外，共 16 分）

1、 $(11011.1010)_2 = (1B.A)_{16}$

2、 (1.0100) 反 ， (1.0101) 补

3、（高电平，低电平，高阻） 或者（逻辑 0，逻辑 0，高阻）

4、1

5、BC（此题 3 分）

6、允许（可以）

7、 $J=T$, $K=T$

8、RS

9、 $4b'1001$

10、FPGA、CPLD

二. 单项选择题（共 8 小题，每小题 2 分，共 16 分）

1、B 2、A 3、B 4、A 5、B 6、D 7、D 8、B

三. 简答题（共 2 小题，每小题 6 分，共 12 分）

把 $F(A,B,C,D) = \overline{B}\overline{C}\overline{D} + \sum m(3,5,10,11) + \sum d(0,1,2,13,14,15)$ 化成最简“与-或”式和最简“或-与”式。

答案：


AB \ CD	00	01	11	10
00	d	d	1	d
01	1	1		
11	1	d	d	d
10			1	1

最简与-或式： $F(A,B,C,D) = \overline{B}\overline{C} + \overline{B}C$

CD \ AB	00	01	11	10
00	d	d		d
01			0	0
11		d	d	d
10	0	0		

最简或-与式: $F = (B + C)(\overline{B} + \overline{C})$

2 画出下面程序综合出来的电路图



四. 程序代码补全(共 6 个空, 每个空 2 分, 共 12 分)

- 1、答案: ① input[2:0] sel;
- ② output[7:0] csout; //前两空的答案可以交换
- ③ sel
- ④ 8'b 11101111
- ⑤ default
- ⑥ endcase

五. 分析题 (共 2 小题, 共 18 分)

1、分析图 1 所示组合逻辑电路 (每问 2 分, 共 6 分)

- ① 写出输出函数表达式

$$W = A$$

$$X = A \oplus B$$

$$Y = B \oplus C$$

② 列出真值表

输入 ABC	输出 W X Y
0 0 0	000
0 0 1	001
0 1 0	011
0 1 1	010
1 0 0	110
1 0 1	111
1 1 0	101
1 1 1	100

③ 电路功能：将二进制表示转化为循环码，或者格雷码。

2、分析图 2 所示同步时序逻辑电路（每问 3 分，共 12 分）

① 写出激励函数表达式

$$J_2 = K_2 = x \oplus y_1 \quad J_1 = K_1 = 1 \quad K_1=1$$

电路属于 Moore 模型

② 列出电路次态真值表


输 入 x	现 态		激励函数				次 态	
	y ₂	y ₁	J ₂	K ₂	J ₁	K ₁	y ₂ ⁿ⁺¹	y ₁ ⁿ⁺¹
0	0	0	0	0	1	1	0	1
0	0	1	1	1	1	1	1	0
0	1	0	0	0	1	1	1	1
0	1	1	1	1	1	1	0	0
1	0	0	1	1	1	1	1	1
1	0	1	0	0	1	1	0	0
1	1	0	1	1	1	1	0	1
1	1	1	0	0	1	1	1	0

③ 作出状态表和状态图

状态表：


现 态		次 态	
		y_2^{n+1}	y_1^{n+1}
y_2	y_1	$x=0$	$x=1$
0	0	0 1	1 1
0	1	1 0	0 0
1	0	1 1	0 1
1	1	0 0	1 0

状态图



③ 说明电路功能，作出 Q_3 、 Q_2 、 Q_1 、 Y 的波形图


功能： 两位可逆二进制计数器。



六. 数字逻辑电路设计题(共 2 小题, 共 26 分)

1、设计题 1: 共 10 分

设初态为 A,



状态表:

现态	次态/输出	
	x=0	x=1
A	B/0	A/0
B	B/0	C/0
C	B/0	D/1
D	B/0	A/0

2、设计题 2：（共 16 分）

(1) 设计部分（8 分）

因为要产生的序列是：01110100， $T_P=8$ ，所以需要移位寄存器的级数 $n \geq 3$ 。把序列每 3 位作为一组，每次移一位，共 8 组：

100，010，101，110，111，011，001，000

因为 8 组代码不重复，所以 $n = 3$

选用 74194 的高 3 位 $Q_D Q_C Q_B$ 右移，从 Q_B 移出，每来一个 CP 脉冲从右移输入端 D_R 移入 1 位，并将 $Q_D Q_C Q_B$ 初始状态预置成 100。列出电路状态表如下：

F (D_R)	$Q_D Q_C Q_B$
0	100
1	010
1	101
1	110
0	111
0	011
0	001
1	000


$$D_R = F = m_0 + m_2 + m_5 + m_6$$

可以使用 74138 译码器和一个与非门产生组合逻辑。

$$D_R = m_0 + m_2 + m_5 + m_6 = \overline{m_0} \overline{m_2} \overline{m_5} \overline{m_6} = \overline{Y_0} \overline{Y_2} \overline{Y_5} \overline{Y_6}$$

74194 的 Q_D ， Q_C ， Q_B 分别与 74138 的 A_2 ， A_1 ， A_0 相连。

(2) 画逻辑图（4 分）



(3) 工作流程 (4 分)

工作之前，让 $S_1S_0=11$ ，把 DCB 送入到 $Q_DQ_CQ_B$ 使之成为 100

然后再 $S_1S_0=01$ ，每来一个 CP 右移 1 位，依次从 Q_B 端输出所需序列