

表 1-2 逻辑代数的常用公式

名 称	公 式	
0-1 律	$A+1=1$	$A \cdot 0=0$
自等律	$A+0=A$	$A \cdot 1=A$
互补律	$A+\bar{A}=1$	$A \cdot \bar{A}=0$
交换律	$A+B=B+A$	$A \cdot B=B \cdot A$
结合律	$A+(B+C)=(A+B)+C$	$A \cdot (B \cdot C)=(A \cdot B) \cdot C$
分配律	$A+B \cdot C=(A+B) \cdot (A+C)$	$A \cdot (B+C)=A \cdot B+A \cdot C$
吸收律	$A+A \cdot B=A$ $A \cdot B+A \cdot \bar{B}=A$ $A+\bar{A} \cdot B=A+B$ $A \cdot B+\bar{A} \cdot C+BC=A \cdot B+\bar{A} \cdot C$	$A \cdot (A+B)=A$ $(A+B) \cdot (A+\bar{B})=A$ $A \cdot (\bar{A}+B)=A \cdot B$ $(A+B)(\bar{A}+C)(B+C)=(A+B)(\bar{A}+C)$
重叠律	$A+A=A$	$A \cdot A=A$

反演律(摩根定律)	$\overline{A \cdot B} = \bar{A} + \bar{B}$	$\overline{A + B} = \bar{A} \cdot \bar{B}$
-----------	--	--

续表

名 称	公 式	
还原律	$\overline{\bar{A}} = A$	
交叉互换律	$A \cdot B + \bar{A} \cdot C = (A+C)(\bar{A}+B)$	$(A+B)(\bar{A}+C) = A \cdot C + \bar{A} \cdot B$

卡诺图化简法：

①卡诺图的构成：将 n 个逻辑变量的全部最小项各用一个小方格表示，并使具有逻辑相邻性的最小项在几何位置上也相邻，按照这一规则排列的几何图形称为 n 变量最小项的卡诺图。

②逻辑函数的卡诺图表示：当逻辑函数是以真值表或波形图给出时，可以将逻辑函数为1的所有逻辑变量取值的组合相或，从而得到其最小项的表达式，然后画卡诺图。当逻辑函数是以一般与或形式给出时，可以将每个与项覆盖的小方格填1，重复覆盖时，只填一次。

③用卡诺图化简逻辑函数。确定每个填1的小方格及和它所有相邻的填1的小方格；用卡诺圈圈起具有相邻关系的填1的小方格；无关项在卡诺图上用“×”表示，化简时可代表0，也可代表1；写出最简逻辑函数表达式。

④卡诺图画圈的原则如下。

- 圈1得原函数，圈0得反函数。
- 圈必须覆盖所有的1。
- 圈中1的个数必须是 2^n 个相邻的1。
- 圈的个数必须最少（乘积项最少）。
- 圈越大越好（消去的变量多）。
- 每个圈至少包含一个新的最小项。

1-21 用卡诺图判断逻辑函数 Z 与 Y 有何关系。

(1) $Z = AB + BC + CA$

$$Y = \overline{A}\overline{B} + \overline{B}\overline{C} + \overline{C}\overline{A}$$

解：分别画出题中给定逻辑函数 Z 、 Y 的卡诺图，如图 1-5 所示，并化简写出最简与或表达式。通过卡诺图和最简与或式可以看出， Z 和 Y 互为反函数。

(1)

A \ BC	00	01	11	10
	0	1	1	0
0	0	0	1	0
1	0	1	1	1


$$Z = AB + BC + AC$$

A \ BC	00	01	11	10
	0	1	0	1
0	1	1	0	1
1	1	0	0	0

$$Y = \overline{A}\overline{B} + \overline{B}\overline{C} + \overline{C}\overline{A}$$

$$Z = \overline{Y}$$


74153为四选一数据选择器，E为使能端，分析如下电路图的逻辑功能



解：74153 的逻辑函数表达式为 $F = \bar{A}_1\bar{A}_0D_0 + \bar{A}_1A_0D_1 + A_1\bar{A}_0D_2 + A_1A_0D_3$

$$F = \bar{A}_1\bar{A}_0 \cdot 0 + \bar{A}_1A_0 \cdot 0 + A_1\bar{A}_0 \cdot 0 + A_1A_0 \cdot 1 = A_1A_0 = AB$$

实现了逻辑与功能



解：将使能信号 $\bar{E}$ 写入表达式中，

$$F = (\bar{A}_1\bar{A}_0D_0 + \bar{A}_1A_0D_1 + A_1\bar{A}_0D_2 + A_1A_0D_3)\bar{E}$$

当 $\bar{E}=1$ 时， $F=0$ ；当 $\bar{E}=0$ 时，四选一 MUX 具有“选择功能”。将 $A=\bar{E}$ ， $B=A_1$ ， $C=A_0$ 代入上式，得 $F = (\bar{B}\bar{C} \cdot 1 + \bar{B}C \cdot 0 + B\bar{C} \cdot 0 + BC \cdot 0)\bar{A} = \bar{A}\bar{B}\bar{C} = \overline{A+B+C}$ ，实现了或非功能。

【例 3-9】设计一个监视交通信号灯工作状态的逻辑电路，每一组信号均由红、黄、绿三盏灯组成。在正常情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮，而当出现其他 5 种点亮状态时，电路发生故障，要求发出故障信号，以提醒维护人员前去修理。试用最少量与非门电路实现该电路。

解：根据题意，设红、黄、绿三盏灯分别用 A、B、C 表示，灯亮用 1 表示，灯灭用 0 表示；输出信号用 F 表示，出现故障 F=1，不出现故障，F=0；列出真值表，如表 3-12 所示。

由真值表写出逻辑函数表达式：

$$F = \overline{A}\overline{B}\overline{C} + \overline{A}BC + A\overline{B}\overline{C} + AB\overline{C} + ABC$$

$$= \overline{A}\overline{B}\overline{C} + AB + BC + AC$$


如用最少量与非门实现，则：

$$F = \overline{\overline{A}\overline{B}\overline{C} + AB + BC + AC} = \overline{\overline{A}\overline{B}\overline{C}} \cdot \overline{AB} \cdot \overline{BC} \cdot \overline{AC}$$

根据表达式画出逻辑图如图 3-9 所示。

表 3-12 交通信号灯电路真值表

A	B	C	F
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



3-12 试用输出低电平有效的 3-8 线译码器和逻辑门设计一组合电路。该电路输入 X、输出 F 均为 3 位二进制数。两者之间的关系如下：

$$2 \leq X \leq 5 \text{ 时} \quad F = X + 2$$

$$X < 2 \text{ 时} \quad F = 1$$

$$X > 5 \text{ 时} \quad F = 0$$

解：根据题意列出真值表如表 3-24 所示。由真值表可直接画出逻辑图，如图 3-35 所示。

表 3-24 习题 3-12 真值表

X_2	X_1	X_0	F_2	F_1	F_0
0	0	0	0	0	1
0	0	1	0	0	1
0	1	0	1	0	0
0	1	1	1	0	1
1	0	0	1	1	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	1	0	0	0




图 3-35 习题 3-12 的逻辑图

3-25 用与非门实现下列函数，并检查有无竞争-冒险现象，若有，则设法消除。

(1) $Y_1 = \sum_m(2,6,8,9,11,12,14)$

(2) $Y_2 = \sum_m(0,2,3,4,8,9,14,15)$

(3) $Y_3 = \sum_m(1,5,6,7,11,12,13,15)$

(4) $Y_4 = \sum_m(0,2,4,10,12,14)$

解：将题中给定逻辑函数用卡诺图化简，分析是否有竞争-冒险现象。

(1) Y_1 的逻辑函数卡诺图如图 3-50 所示。

由卡诺图写出 Y_1 的表达式， $Y_1 = A\bar{C}\bar{D} + A\bar{B}D + \bar{A}C\bar{D} + BCD$ ，当 $A=1, D=0, B=1$ 时， $Y_1 = \bar{C} + C$ ，可能产生竞争-冒险现象。在 Y_1 中增加冗余项 $AB\bar{D}$ 、 $A\bar{B}D$ 如图 3-51 所示，使 $Y_1 = A\bar{C}\bar{D} + A\bar{B}D + \bar{A}C\bar{D} + BCD + AB\bar{D} + A\bar{B}D$ ，从而消除竞争-冒险现象。




图 3-50 习题 3-25 (1) 卡诺图




图 3-51 习题 3-25 (1) 增加冗余项卡诺图

【例 4-2】试画出图 4-6 所示电路图在给定输入时钟作用下的输出波形。设触发器的初态为 0。




图 4-6 例 4-2 的电路图






图 4-7 例 4-2 波形图

4-15 图 4-27 (a)、(b) 分别示出了触发器和逻辑门构成的脉冲分频器电路，CP 脉冲如图 4-27 (c) 所示，各触发器的初始状态皆为 0。



- (1) 试画出图 4-27 (a) 的 Q_1 、 Q_2 和 F 的波形。
- (2) 试画出图 4-27 (b) 的 Q_1 、 Q_2 和 Y 的波形。









解：(1) 由图 4-27 (a) 可以写出如下方程，再画出波形，如图 4-28 所示。

$$D_1 = \overline{Q_2^n}, \quad Q_1^{n+1} = D_1 = \overline{Q_2^n}, \quad CP_1 = CP \uparrow; \quad D_2 = Q_1^n, \quad Q_2^{n+1} = D_2 = Q_1^n, \quad CP_2 = CP \uparrow;$$


$$\overline{R_{d2}} = Q_1^n, \quad \text{对 } Q_2 \text{ 异步清0。} \quad F = CP \oplus Q_1^n。$$


(2) 由图 4-27 (b) 可以写出如下方程，再画出波形，如图 4-29 所示。

$$D_1 = D_2 = Y, \quad Q_1^{n+1} = D_1 = Y, \quad CP_1 = CP \uparrow; \quad Q_2^{n+1} = D_2 = Y, \quad CP_2 = CP \downarrow; \quad Y = \overline{Q_1^n + Q_2^n}。$$




- (1) 试分别画出图 4-35 (a) 和图 4-35 (b) 的 Q_1 、 Q_2 、 Q_3 波形。
- (2) 说明 Q_1 、 Q_2 、 Q_3 输出信号的频率与 CP 信号频率之间的关系。



解：对于图 4-35 (a)，有

$$J_1 = K_1 = 1, \quad Q_1^{n+1} = \overline{Q_1^n}, \quad CP_1 = CP \downarrow, \quad Q_2^{n+1} = \overline{Q_2^n}, \quad CP_2 = \overline{Q_1^n} \downarrow$$

$$J_3 = Q_2^n, \quad K_3 = Q_2^n, \quad Q_3^{n+1} = Q_2^n \cdot \overline{Q_3^n} + \overline{Q_2^n} \cdot Q_3^n = Q_2^n \oplus Q_3^n, \quad CP_3 = Q_1^n \downarrow$$

(1) 图 4-35 (a) 中各量的波形如图 4-36 所示。




图 4-36 习图 4-35 (a) 中的 Q_1 、 Q_2 、 Q_3 波形图



分频关系如下。

对 Q_1 : f_1 与 CP 是 2 分频。对 Q_2 : f_2 与 CP 是 4 分频。对 Q_3 : f_3 与 CP 是 8 分频。

对于图 4-35 (b)，有

$$Q_1^{n+1} = \overline{Q_1^n}, \quad CP_1 = CP \uparrow; \quad Q_2^{n+1} = \overline{Q_2^n}, \quad CP_2 = \overline{Q_1^n} \uparrow$$

$$Q_3^{n+1} = \overline{Q_3^n}, \quad CP_3 = \overline{Q_2^n} \uparrow$$



(2) 图 4-35 (b) 中各量的波形如图 4-37 所示。




图 4-37 图 4-35 (b) 中的 Q_1 、 Q_2 、 Q_3 波形图

分频关系如下。

对 Q_1 : f_1 与 CP 是 2 分频。对 Q_2 : f_2 与 CP 是 4 分频。对 Q_3 : f_3 与 CP 是 8 分频。

【例 5-3】分析图 5-8 所示由 74161 和四选一数据选择器构成的时序逻辑电路的功能，画出 F 的波形图，并用必要数量的 JK 触发器和最少数量的门电路完成该电路相同逻辑功能。





图 5-8 例 5-3 的时序逻辑电路图



解：74161 构成六进制计数器，F 输出 110001。F 的输出波形如图 5-9 所示。




图 5-9 F 的输出波形图

74161 和四选一数据选择器构成序列发生电路，其状态转换真值表如表 5-7 所示。由此状态转换真值表可以得到次态卡诺图，如图 5-10 所示。

表 5-7 例 5-3 状态转换真值表

Q ₂	Q ₁	Q ₀	F
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	1

$Q_1^n \backslash Q_0^n$		00	01	11	10
Q_2^n	0	001/1	010/1	100/0	011/0
	1	101/1	000/1	×	×

图 5-10 次态卡诺图

各个次态的卡诺图如图 5-11 所示。





图 5-11 各个次态的卡诺图

由次态卡诺图可以得到：

$$\begin{aligned}
 Q_0^{n+1} &= \overline{Q_0^n} & J_0 &= K_0 = 1 \\
 Q_1^{n+1} &= Q_0^n \overline{Q_2^n} Q_1^n + \overline{Q_0^n} Q_1^n & J_1 &= (\overline{Q_0^n} + Q_2^n) & K_1 &= Q_0^n \\
 Q_2^{n+1} &= Q_0^n Q_1^n \overline{Q_2^n} + \overline{Q_0^n} Q_1^n & J_2 &= Q_0^n Q_1^n & K_2 &= Q_0^n & F &= \overline{Q_1^n}
 \end{aligned}$$

根据驱动方程和输出方程画出时序逻辑电路，如图 5-12 所示。



5-9 试对应图 5-34 (b) 所示 CP 波形，画出 Q_0 、 Q_1 、 Q_2 的波形，并说明图 5-34 (a) 所示电路的功能。




图 5-34 习题 5-9 时序电路及时钟波形

解：图 5-34 (a) 为 T' 触发器构成的异步时序电路。 Q_1 见到 CP 下降沿就翻转； Q_2 见到 Q_1 下降沿就翻转； Q_3 见到 Q_2 下降沿就翻转；由此画出的波形图如图 5-35 所示。由波形图可以看出，该电路为 3 位异步二进制加法计数器。电路工作时，必须 $\overline{R_d}=1$ ，否则对计数器清零。




图 5-35 波形图

5-16 用 74161 构成的电路如图 5-43 所示。试分别说明电路控制端 $\bar{L}/C$ 为 1 或为 0 时该电路的功能。





图 5-43 习题 5-16 计数器电路逻辑图

解：由图 5-43 所示电路可知：当 $\bar{L}/C=1$ 时，因 $\bar{L}_D=1, \bar{C}_r=1$ ，所以 74161 为二进制加法计数器。当 $\bar{L}/C=0$ 时， $\bar{L}_D=0$ ($\bar{C}_r=1$)，74161 具有送数功能，使 $Q_3^{n+1}Q_2^{n+1}Q_1^{n+1}Q_0^{n+1} = Q_2^nQ_1^nQ_0^nD_i$ (D_i 为串行输入数据)。从 Q_3 输出，来一个 CP 脉冲后， $Q_3^{n+1} = Q_2^n$ ， $Q_2^{n+1} = Q_1^n$ ， $Q_1^{n+1} = Q_0^n$ ， $Q_0^{n+1} = D_i$ 。实现了右移一位，为串行输入串行输出工作方式。若从 Q_3 、 Q_2 、 Q_1 、 Q_0 输出，则为串行输入并行输出工作方式。可见， $\bar{L}/C=1$ 时为计数器； $\bar{L}/C=0$ 为移位寄存器。



分析此电路图的功能。

解：由题图 5-44 所示电路可知：当 $\overline{L_D} = Q_2 = 0$ 时，在 CP 上升沿到来时，74161 送数，使 $Q_3Q_2Q_1Q_0 = Q_3100$ ；当 $\overline{L_D} = Q_2 = 1$ 时，每接收一个 CP 脉冲，74161 加 1。状态转换表如表 5-12 所示。

表 5-12 状态转换表

CP	Q_3^n	Q_2^n	Q_1^n	Q_0^n	Q_3^{n+1}	Q_2^{n+1}	Q_1^{n+1}	Q_0^{n+1}	$\overline{L_D}$	说明
0	0	0	0	0	0	0	0	0	0	无 CP ↓
1	0	0	0	0	0	1	0	0	0	送数
2	0	1	0	0	0	1	0	1	1	计数
3	0	1	0	1	0	1	1	0	1	计数
4	0	1	1	0	0	1	1	1	1	计数
5	0	1	1	1	1	0	0	0	1	计数
6	1	0	0	0	1	1	0	0	0	送数
7	1	1	0	0	1	1	0	1	1	计数
8	1	1	0	1	1	1	1	0	1	计数
9	1	1	1	0	1	1	1	1	1	计数
10	1	1	1	1	0	0	0	0	1	计数
	0	0	0	1	0	1	0	0	0	送数
	0	0	1	0	0	1	0	0	0	送数
	0	0	1	1	0	1	0	0	0	送数
	1	0	0	1	1	1	0	0	0	送数
	1	0	1	0	1	1	0	0	0	送数
	1	0	1	1	0	0	0	0	0	送数




图 5-45 状态转换图

5-18 图 5-46 所示电路为一可变进制计数器。试回答：4 个 JK 触发器构成什么功能电路；MN 分别为 00、01、10、11 时，可组成哪几种进制计数器。




图 5-46 可变计数器电路逻辑图

解：由图 5-46 所示电路可知：4 个上升沿触发的 JK 触发器构成异步 4 位二进制加法计数器。74153 输出 $F=0$ 时，对计数器清零。通过清零可以实现任意进制计数器。

74153 的 $A_1A_0=MN=00$ 时， $F=D_0=\overline{F_0}$ ，当计数器计到 $Q_3Q_2Q_1Q_0=1000$ 时， $S_1=Q_3=1$ ， $A_2A_1A_0=000$ ， $\overline{R_d}=F=D_0=\overline{F_0}=0$ ，对计数器清零，使 $Q_3Q_2Q_1Q_0=0000$ ，实现八进制计数。

74153 的 $A_1A_0=MN=01$ 时， $F=D_1=\overline{F_1}$ ，当计数器计到 $Q_3Q_2Q_1Q_0=1001$ 时， $S_1=Q_3=1$ ， $A_2A_1A_0=001$ ， $\overline{R_d}=F=D_1=\overline{F_1}=0$ ，对计数器清零，使 $Q_3Q_2Q_1Q_0=0000$ ，实现九进制计数。

74153 的 $A_1A_0=MN=10$ 时， $F=D_2=\overline{F_2}$ ，当计数器计到 $Q_3Q_2Q_1Q_0=1110$ 时， $S_1=Q_3=1$ ， $A_2A_1A_0=110$ ， $\overline{R_d}=F=D_2=\overline{F_2}=0$ ，对计数器清零，使 $Q_3Q_2Q_1Q_0=0000$ ，实现十四进制计数。

74153 的 $A_1A_0=MN=11$ 时， $F=D_3=\overline{F_3}$ ，当计数器计到 $Q_3Q_2Q_1Q_0=1111$ 时， $S_1=Q_3=1$ ， $A_2A_1A_0=111$ ， $\overline{R_d}=F=D_3=\overline{F_3}=0$ ，对计数器清零，使 $Q_3Q_2Q_1Q_0=0000$ ，实现十五进制计数。

5-26 设计一个灯光控制逻辑电路。要求红、黄、绿三种颜色的灯在时钟信号作用下状态转换顺序如表 5-17 所示。表中的 1 表示“亮”，0 表示“灭”。要求电路能自启动。

表 5-17 状态转换表

CP 顺序	红	黄	绿
0	0	0	0
1	1	0	0
2	0	1	0
3	0	0	1
4	1	1	1
5	0	0	1
6	0	1	0
7	1	0	0
8	0	0	0

解：由表 5-17 知，将红、黄、绿三种颜色的灯在时钟信号作用下状态转换作为输出，设为 $F_2F_1F_0$ ，利用 4 位二进制计数器 74161 实现八进制计数器，并用 3-8 线译码器对状态变量 $Q_2Q_1Q_0$ 进行译码，译码输出控制红、黄、绿三种颜色的灯。将状态变量和输出变量的取值组合列成真值表，如表 5-18 所示。

由表得 $F_2=m_1+m_4+m_7$ ， $F_1=m_2+m_4+m_6$ ， $F_0=m_3+m_4+m_5$ ，画出逻辑图如图 5-61 所示。

表 5-18 状态转换和输出变量表

Q_3^n	Q_2^n	Q_1^n	Q_0^n	F_2	F_1	F_0
0	0	0	0	0	0	0
0	0	0	1	1	0	0
0	0	1	0	0	1	0
0	0	1	1	0	0	1
0	1	0	0	1	1	1
0	1	0	1	0	0	1
0	1	1	0	0	1	0
0	1	1	1	1	0	0




图 5-61 逻辑图