

武汉大学计算机学院
2024-2025 学年第 2 学期课堂测验试卷
科目：数字逻辑与数字电路
年级：2024 级 专业：计算机类

班级 _____ 学号 _____ 姓名 _____ 成绩 _____


注：全部答案均要求写在答题纸上，写在试卷上无效

一、化简 $F = \overline{\overline{A\overline{B}} + ABC + A(B + \overline{A\overline{B}})}$ (10 分)


Solution:

$$\begin{aligned} F &= \overline{\overline{A\overline{B}} + ABC + A(B + \overline{A\overline{B}})} \\ &= \overline{\overline{A\overline{B}} + ABC} \cdot \overline{A(B + \overline{A\overline{B}})} \\ &= (\overline{A\overline{B}} + \overline{ABC}) \cdot \overline{A(B + \overline{A\overline{B}})} \\ &= (\overline{A\overline{B}} + AC) \cdot \overline{A(B + \overline{A\overline{B}})} \\ &= A(\overline{B} + C) \cdot \overline{A} = 0 \end{aligned}$$

二、下图 (a) 为 74LS138 芯片逻辑功能图，请说明下图 (b) 电路的功能。 (15 分)



(a) 74LS138 逻辑功能图



(b) 电路连接图

Solution:


$$X = \sum m(3, 5, 6, 7)$$

$$Y = \sum m(1, 2, 4, 7)$$

A	B	C	X	Y
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

该组合逻辑电路是全加器，其中 A 是 carry input，B，C 是加数与被加数，X 是 carry output，Y 是和。

三、分析以下电路，说明电路功能。 (20 分)



Solution:

$$1. J_1 = \overline{Q_0^n}, J_0 = Q_1^n, K_0 = K_1 = 1$$


$$2. Q_1^{n+1} = \overline{Q_0^n} \overline{Q_1^n}, Q_0^{n+1} = Q_1^n \overline{Q_0^n}$$

3. 状态转移表:

Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}
0	0	1	0
0	1	0	0
1	0	0	1
1	1	0	0

4. 状态转移图:

该电路是 3 进制减法计数器。



四、设计一个带控制端的组合逻辑电路，控制端 $X = 0$ 时，实现 $F = A \oplus B$ ，控制端 $X = 1$ 时，实现 $F = \overline{AB}$ ，用与非门实现。 (20 分)

Solution:

1. 真值表

X	A	B	F
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

2. 卡诺图，代数式

$X \backslash AB$	0	1
00	0	1
01	1	1
11	0	0
10	1	1

$$F = A\overline{B} + \overline{A}B + \overline{A}X$$

$X \backslash AB$	0	1
00	0	(1)
01	1	1
11	0	0
10	1	(1)

$$F = A\overline{B} + \overline{A}B + \overline{B}X$$

3. 画电路图

$$\begin{aligned}
 F &= A\overline{B} + \overline{A}B + \overline{A}X \\
 &= \overline{\overline{A\overline{B}} \cdot \overline{\overline{A}B} \cdot \overline{\overline{A}X}}
 \end{aligned}$$

现态	X	次态	Z
S_0	0	S_1	0
S_0	1	S_0	0
S_1	0	S_1	0
S_1	1	S_2	0
S_2	0	S_1	0
S_2	1	S_3	0
S_3	0	S_0	1
S_3	1	S_0	0

(2) 状态分配: $S_0:00$, $S_1:01$, $S_2:10$, $S_3:11$; 列状态转换真值表及驱动表:

X	Q_1^n	Q_0^n	Q_1^{n+1}	Q_0^{n+1}	D_1	D_0	Z
0	0	0	0	1	0	1	0
0	0	1	0	1	0	1	0
0	1	0	0	1	0	1	0
0	1	1	0	0	0	0	1
1	0	0	0	0	0	0	0
1	0	1	1	0	1	0	0
1	1	0	1	1	1	1	0
1	1	1	0	0	0	0	0

(3) 求驱动方程及输出方程:

$Q_1 Q_0 \backslash X$	0	1
00	0	0
01	0	1
11	0	0
10	0	1

D_1 map

$Q_1 Q_0 \backslash X$	0	1
00	1	0
01	1	0
11	0	0
10	1	1

D_0 map

$Q_1 Q_0 \backslash X$	0	1
00	0	0
01	0	0
11	1	0
10	0	0

Z map

$$D_1 = X(Q_1 \oplus Q_0)$$

$$D_0 = Q_1 \overline{Q_0} + \overline{X} \cdot Q_1$$

$$Z = \overline{X} \cdot Q_1 \cdot Q_0$$


(4) 电路图

2. 用 Verilog 语言描述实现以上功能的电路 (10 分)。

```

1 module seq_detector_0110 (
2     input clk,
3     input rst_n,        // 异步复位, 低电平有效

```



```

4  input X,           // 序列输入
5  output reg Z       // 检测输出
6  );
7
8  // 状态定义 (使用 2 位二进制表示)
9  reg [1:0] current_state, next_state;
10
11 // 状态常量
12 parameter S0 = 2'b00; // 初始状态
13 parameter S1 = 2'b01; // 检测到 0
14 parameter S2 = 2'b10; // 检测到 01
15 parameter S3 = 2'b11; // 检测到 0110 (Z=1)
16
17 // 状态寄存器
18 always @(posedge clk or negedge rst_n) begin
19     if (!rst_n)
20         current_state <= S0;
21     else
22         current_state <= next_state;
23 end
24
25 // 状态转移逻辑
26 always @(*) begin
27     case (current_state)
28         S0: next_state = (X == 1'b0) ? S1 : S0; // 如果输入是0, 转到 S1
29         S1: next_state = (X == 1'b1) ? S2 : S0; // 如果输入是1, 转到 S2
30         S2: next_state = (X == 1'b1) ? S3 : S1; // 如果输入是1, 转到 S3
31         S3: next_state = (X == 1'b0) ? S0 : S0; // 如果检测到0110 (输入0), 跳回
           S0 (不允许重叠)
32         default: next_state = S0; // 默认状态是 S0
33     endcase
34 end
35
36 // 输出逻辑
37 always @(posedge clk or negedge rst_n) begin
38     if (!rst_n)
39         Z <= 1'b0;
40     else if (current_state == S3 && X == 1'b0)
41         Z <= 1'b1; // 当检测到 0110, Z 输出1

```

```
42     else
43         Z <= 1'b0; // 其他情况下，Z 输出0
44     end
45
46 endmodule
```