

Máquina de estados finitos: Reloj programable





SO=DESPLIEGA HORA S6=DESPLIEGA FECHA

S1=CONFIGURA HORA S7=CONFIGURA FECHA

S2=INCREMENTA MINUTOS S8=INCREMENTA DIAS

S3=INCREMENTA HORAS S9=INCREMENTA MESES

S4=DECREMENTA MINUTOS S10=DECREMENTA DIAS

S5=DECREMENTA HORAS S11=DECREMENTA MESES

ESTADO	Ε	С	11	12	D1	D2	SIGUIENTE
ACTUAL							ESTADO
S0	0	0	Х	Χ	Χ	Χ	S0
S0	0	1	Х	Χ	Χ	Χ	S1
S0	1	0	Х	Χ	Χ	Χ	S6
S1	Χ	1	0	0	0	0	S0
S1	Χ	0	1	0	0	0	S2
S1	Χ	0	0	1	0	0	S3
S1	Χ	0	0	0	1	0	S4
S1	Χ	0	0	0	0	1	S5
S2	Χ	Χ	0	Χ	Χ	Χ	S1
S2	Χ	X	1	Χ	Χ	Χ	S2
S3	Χ	X	Χ	0	Χ	Χ	S1
S3	Χ	Χ	Χ	1	Χ	Χ	S3
S4	Χ	Χ	0	Χ	0	Χ	S1
S4	Χ	Χ	1	Χ	1	Χ	S4
S5	Χ	Χ	0	Χ	Χ	0	S1
S5	Χ	Χ	1	Χ	Χ	1	S5
S6	0	0	Χ	Χ	Χ	Χ	S6
S6	0	1	Χ	Χ	Χ	Χ	S7
S6	1	0	Χ	Χ	Χ	Χ	S0
S7	Χ	1	0	0	0	0	S6
S7	Χ	0	1	0	0	0	S8
S7	Χ	0	0	1	0	0	S9
S7	Χ	0	0	0	1	0	S10
S7	Χ	0	0	0	0	1	S11
S8	Х	Χ	0	Χ	Χ	Χ	S7
S8	Х	Χ	1	Χ	Χ	Χ	S8
S9	Х	Χ	Χ	0	Χ	Χ	S7
S9	Х	Χ	Χ	1	Χ	Χ	S9
S10	Х	Χ	0	Χ	0	Χ	S7
S10	Х	Χ	1	Χ	1	Χ	S10
S11	Х	Χ	0	Χ	Χ	0	S7
S11	Х	Χ	1	Χ	Χ	1	S11

Bits de salida: EI1I2D1D2

E= ESTADO (0 hora, 1 fecha)

I1=INCREMENTO (0 no cambia, 1 incrementa)

I2=INCREMENTO (0 no cambia, 1 incrementa)

D1=DECREMENTO (0 no cambia, 1 incrementa)

D2=DECREMENTO (0 no cambia, 1 incrementa)

DIAGRAMAS FACTORIZADOS

Diagrama de estados





Diagrama de Salidas



S0 = Configuración

S1 = Incrementa 1

S2 = Incrementa 2

S3 = Decrementa 1

S4 = Decrementa 2

Diagramas de estado

Tabla estados

ESTADO	Ε	FUTURO
S0	0	S0
S0	1	S1
S1	0	S0
S1	1	S1

Tabla salidas

ESTADO	SALIDA
S0	0
S1	1

Tabla transición codificada

E	S0	SO'
0	0	0
0	1	1
1	0	0
1	1	1

Ecuación dada por Logic Friday

$$S00 = E' S0 + E S0$$
;

Diagramas salida

Tabla Estados

ESTADO	I1	12	D1	D2	FUTURO
S0	0	0	0	0	S0
S0	0	0	0	1	S4
S0	0	0	1	0	S3
S0	0	1	0	0	S2
S0	1	0	0	0	S1
S1	1	Χ	Χ	Х	S1
S1	0	Χ	Χ	Х	SO SO
S2	Χ	1	Χ	Χ	S2
S2	Χ	0	Χ	Χ	S0
S3	Χ	Χ	1	Χ	S3
S3	Χ	Χ	0	Χ	S0

S4	Χ	Χ	Χ	1	S4
S4	Χ	Χ	Χ	0	S0

Tabla salidas

ESTADO	SALIDA
SO SO	Α
S1	В
S2	С
S3	E
S4	1


Tabla de transición codificada reducida en LF

11	12	D1	D2	S0	S1	S2	S3	S4	=>	S00	S11	S22	S33	S44
0	0	0	0	0	0	0	0	0		1				
0	0	0	0	1	0	0	0	0		1				
0	0	0	1	0	0	0	0	0						1
0	0	0	1	0	0	0	0	1						1
0	0	0	1	1	0	0	0	0						1
0	0	1	0	0	0	0	0	0					1	
0	0	1	0	0	0	0	1	0					1	
0	0	1	0	1	0	0	0	0					1	
0	1	0	0	0	0	0	0	0				1		
0	1	0	0	0	0	1	0	0				1		
0	1	0	0	1	0	0	0	0				1		
1	0	0	0	0	0	0	0	0			1			
1	0	0	0	0	1	0	0	0			1			
1	0	0	0	1	0	0	0	0			1			

Ecuaciones

```
S00 = I1' I2' D1' D2' S0' S1' S2'
S3' S4' + I1' I2' D1' D2' S0 S1'
S2' S3' S4';
S11 = I1 I2' D1' D2' S0' S1' S2'
S3' S4' + I1 I2' D1' D2' S0' S1
S2' S3' S4' + I1 I2' D1' D2' S0
S1' S2' S3' S4';
S22 = I1' I2 D1' D2' S0' S1' S2'
S3' S4' + I1' I2 D1' D2' S0' S1'
S2 S3' S4' + I1' I2 D1' D2' S0
S1' S2' S3' S4';
S33 = I1' I2' D1 D2' S0' S1' S2'
S3' S4' + I1' I2' D1 D2' S0' S1'
S2' S3 S4' + I1' I2' D1 D2' S0
S1' S2' S3' S4';
S44 = I1' I2' D1' D2 S0' S1' S2'
S3' S4' + I1' I2' D1' D2 S0' S1'
S2' S3' S4 + I1' I2' D1' D2 S0
S1' S2' S3' S4';
```

Finalizando en circuitverse



Adicionalmente a mi maquina de estados propuesta, era necesario como requisito poder demostrar la hora y la fecha. Por eso es que adicionalmente tuve que buscar como hacer el contador y como convertir de binario a hexadecimal. Por ese motivo; dado que son 2 funciones bastante comunes, es que busque en circuitverse los circuitos que mejor se adaptaran a mi necesidad.


Circuito binario a hexadecimal https://circuitverse.org/users/29243/projects/megan-68533171-1e6c-44fd-ae88-d74eb0581ed1


Circuito de contador y reinicio binario https://circuitverse.org/users/29243/projects/rz-4-bit-binary-sync-counter-a629ff94-f625-4ece-a0e3-6fd160c5d91b

A estos 2 circuitos se les modifico las entradas y salidas para adaptar a mi circuito y con esto finalizar el proyecto para la fase de circuitverse.

Verilog

Como ultima fase del proyecto es comprobar que nuestro circuito puede ser simulado en un lenguaje de programación como lo es Verilog.





Estas primeras imágenes demuestran el funcionamiento lógico de nuestro programa de simulación GTKwave y de nuestro comando de sistema al interpretar nuestra programación.

En la primera imagen podemos ver como los estados dependen de nuestras entradas. Los estados se ven afectados directamente del cambio de las entradas pero no son inmediatas dado que hay que esperar el flanco de reloj de nuestro clk para realizar dicho cambio.

Esta dependencia del clk es algo que no se puede demostrar directamente en nuestra tabla de estados de la segunda imagen dado que esta solo demuestra el cambio en la salida después de que el cambio en la entrada ya se haya realizado.

```
initial begin
        $display("Salidas");
        $display("Clk | reset | I1 | I2 | D1 | D2 | Sf | S || ||");
        $monitor(" %b | "
end
initial begin
       clk = 0;
       reset = 0;
       I1 = 0;
       I2 = 0;
       D1 = 0;
       D2 = 0;
       #1 reset = 1;
       #1 reset = 0;
       #10
       I1 = 1;
       I2 = 0;
       D1 = 0;
       D2 = 0;
       #20
       I1 = 0;
       I2 = 1;
       D1 = 0;
       D2 = 0;
       #30
       I1 = 0;
       12 = 0;
       D1 = 1;
```

Aquí podemos demostrar lo "importante" de nuestro Testbench de la programación dado que vemos como se harán los cambios de las entradas y luego en la simulación veremos como estos se relacionan a las salidas.

```
module salidas(input I1, I2, D1, D2, clk, reset, output wire Q, output
        wire S0, S1, S2, S0fut, S1fut, S2fut, S3, S3fut, S4, S4fut;
  not W0(NS0,S0);
 not W1(NS1,S1);
 not W2(NS2,S2);
 not W3(NS3,S3);
 not W4(NS4,S4);
 not W5(NI1, I1);
 not W6(NI2,I2);
 not W7(ND1,D1);
  not W8(ND2,D2);
        assign Ng = (NS0 & NS1 & NS2 & NS3 & NS4);
        assign S0fut = (NI1 & NI2 & ND1 & ND2 & Ng)|(NI1 & NI2 & ND1
        assign S1fut = (I1 & NI2 & ND1 & ND2 & Ng)|(I1 & NI2 & ND1 &
        assign S2fut = (NI1 & I2 & ND1 & ND2 & Ng)|(NI1 & I2 & ND1 &
        assign S3fut = (NI1 & NI2 & D1 & ND2 & Ng)|(NI1 & NI2 & D1 &
        assign S4fut = (NI1 & NI2 & ND1 & D2 & Ng) | (NI1 & NI2 & ND1 &
        FFD U3(clk, reset, S0fut, S0);
        FFD U4(clk, reset, S1fut, S1);
        FFD U5(clk, reset, S2fut, S2);
        FFD U6(clk, reset, S3fut, S3);
        FFD U7(clk, reset, S4fut, S4);
        assign Spres = {S4,S3,S2,S1,S0};
        assign Sfut = {S4fut,S3fut,S2fut,S1fut,S0fut};
endmodule
```

Esto es una demostración únicamente de como se realizo la programación. Para ver la programación completa favor abrir los archivos correspondientes ubicados en el zip de este archivo o en mi espacio de GitHub https://github.com/dar17320/Proyecto-maquinas-de-estado

Video

El video donde se explica mas a detalle se encontrará en este link una vez se termine de subir.

https://youtu.be/xi-YOqTQRWw