

Przetwarzanie równoległe

Projekt 2 CUDA

1 Wstęp

1.1 Autorzy

Ewa Fengler 132219
Dariusz Grynia 132235
grupa II,
wtorki godz. 15.10,
tygodnie parzyste

1.2 Adres kontaktowy

dariusz.grynia@student.put.poznan.pl

1.3 Temat zadania

Ukrycie kosztów transferu danych w czasie obliczeń.

Porównanie wersji kodu:

3. grid wieloblokowy, obliczenia przy wykorzystaniu pamięci współdzielonej bloku wątków
5. grid wieloblokowy, obliczenia przy wykorzystaniu pamięci współdzielonej bloku wątków, zrównoleglenie obliczeń i transferu danych między pamięciami: operacyjną procesora a globalną karty

1.4 Opis wykorzystanej karty graficznej

Model karty	GTX 260
Compute Capability	1,3
Liczba multiprocesorów	27
Maksymalna liczba wątków we wiązce	32
Maksymalna liczba wiązek w ramach multiprocesora	32
Maksymalna liczba wątków w ramach multiprocesora	1024
Maksymalna liczba bloków wątków w ramach multiprocesora	8
Maksymalny rozmiar pamięci współdzielonej w ramach multiprocesora	16384 B
Rozmiar bloku rejestrów	16384
Maksymalny rozmiar bloku wątków	512

2 Analiza z przygotowania eksperymentu

2.1 Mnożenie macierzy z wykorzystaniem karty graficznej

Mnożenie macierzy jest procesem kosztownym obliczeniowo i przez to czasochłonnym. Jednym z rozwiązań mających na celu skrócenie czasu przetwarzania jest podział pracy oraz zrównoleglenie obliczeń. W przypadku obliczeń z wykorzystaniem karty graficznej, w przeciwieństwie do obliczeń na procesorze wielordzeniowym ogólnego przeznaczenia, efektywne przetwarzanie wymaga dostosowania algorytmu mnożenia tak, aby wykorzystywał bardzo dużą liczbę wątków.

Mnożenie macierzy polega na obliczaniu jednej komórki macierzy wynikowej przez jeden wątek. Na pojedynczym multiprocesorze jednocześnie przetwarzane są wątki jednej wiązki. Wykonują one zawsze w danym momencie tę samą instrukcję, lecz na innych danych. Nie zawsze wątki są gotowe do obliczeń, np. w trakcie oczekiwania na dane. Wtedy sprzętowy moduł szeregujący wątki przełącza kontekst i następuje przetwarzanie gotowych wątków innej wiązki (z tego samego lub innego bloku wątków).

W trakcie całego procesu mnożenia macierzy, wykorzystywanych jest n^2 wątków (n – jeden wymiar macierzy kwadratowej). Wątki są pogrupowane w bloki, te natomiast składają się na strukturę zwaną gridem. Taka organizacja umożliwia z jednej strony efektywne szeregowanie obliczeń wykonywanych na karcie graficznej, z drugiej strony pozwala programiście kontrolować na rzecz jakich danych wątki wykonują instrukcje, poprzez wykorzystanie identyfikatorów bloków oraz wątków wewnątrz bloku, np. do indeksowania tablic.

2.2 Dostęp do pamięci

Prędkość przetwarzania na procesorze ogólnego przeznaczenia w dużym stopniu zależała od efektywności dostępu do danych. Dostęp do pamięci operacyjnej cechował się stosunkowo dużym opóźnieniem, dlatego duże znaczenie miało efektywne wykorzystanie pamięci podręcznej. W przypadku karty graficznej, dane mogą być przechowywane w stosunkowo powolnej pamięci globalnej. Opóźnienia są w tym przypadku bardzo znaczące i wynoszą 200 cykli procesora. W celu zwiększenia efektywności przetwarzania, należy wykorzystać odpowiednio dużą liczbę wątków, tak aby zawsze jakaś wiązka była gotowa do obliczeń, podczas gdy inne czekają na dane. Niestety z powodu ograniczeń na maksymalną liczbę wątków na multiprocessor, nadal nie jest możliwe zapewnienie ciągłości obliczeń.

W realizowanym temacie zostało wykorzystane inne podejście – wykorzystanie pamięci współdzielonej, która jest znacznie szybsza od pamięci globalnej. Czas dostępu do danych znajdujących się w pamięci współdzielonej jest w przybliżeniu 100 razy krótszy niż w przypadku pamięci globalnej (pod warunkiem, że nie ma konfliktu dostępu do tych samych banków pamięci współdzielonej). Do danych znajdujących się w pamięci współdzielonej mają dostęp wszystkie wątki w ramach bloku. Zanim jednak będą mogły z nich korzystać, konieczne jest skopiowanie odpowiednich danych z pamięci globalnej do pamięci współdzielonej. W celu zwiększenia efektywności, dostępy do pamięci globalnej mogą być łączone w transakcje. Jednak aby było to możliwe, konieczne jest spełnienie następującego warunku: wątki w ramach pół-warpu muszą jednocześnie odwoływać się do sąsiednich adresów pamięci.

2.3 Kod kernela

Kod źródłowy przedstawiony na listingu 1 to funkcja – kernel, uruchamiany na karcie graficznej. Początkowe linie (4 - 13) służą wyznaczeniu przechowywanych w rejestrach wartości, wykorzystywanych dalej do indeksowania oraz sterowania pętlą. Następnie ma miejsce deklaracja tymczasowej zmiennej akumulującej obliczane iloczyny odpowiednich elementów macierzy. Pętla obejmująca linie 16 - 32 służy iteracji po kolejnych blokach macierzy A i B. Jeden blok wątków oblicza jeden blok macierzy wynikowej, jednak potrzebuje całego wiersza bloków macierzy A i całej kolumny bloków macierzy B, w celu wyznaczenia pełnego wyniku (analogicznie do zewnętrznych pętli metody 6-pętlowej dla CPU).

Linie 20-23 służą deklaracji oraz pobraniu danych z pamięci globalnej do pamięci współdzielonej. Wątki w ramach połowy warpu odwołują się do sąsiednich komórek macierzy (wartości t_x są kolejnymi liczbami), co pozwala na efektywny, łączony dostęp do pamięci globalnej.

W linii 24 ma miejsce synchronizacja wątków całego bloku. Gdyby w pamięci współdzielonej znajdował się tylko blok macierzy A, natomiast dane z macierzy B wątki odczytywałyby każdorazowo z pamięci globalnej, synchronizacja byłaby zbędna, ponieważ każda wiązka korzystałaby tylko z danych, które sama wcześniej pobrała. Wszystkie wątki wiązki wykonują w danym czasie tą samą instrukcję, kod nie zawiera żadnych rozgałęzień, a więc nie ma tutaj rozbieżności wątków. W przypadku omawianego kodu, w pamięci współdzielonej przechowywany jest także blok macierzy B. Wątki danej wiązki odczytują kolejne wartości iterując po kolumnie macierzy B, a zatem korzystają również z danych, które są wczytywane przez pozostałe wiązki. Skutkiem tego synchronizacja jest konieczna, ponieważ wszystkie wiązki muszą uzupełnić blok macierzy B, zanim którakolwiek będzie mogła rozpocząć obliczenia. Wyma-

```

1  template <int BLOCK_SIZE> __global__ void
2  matrixMulCUDA(float *C, float *A, float *B, int wA, int wB)
3  {
4      int bx = blockIdx.x;
5      int by = blockIdx.y;
6      int tx = threadIdx.x;
7      int ty = threadIdx.y;
8
9      int aBegin = wA * BLOCK_SIZE * by;
10     int aEnd = aBegin + wA - 1;
11     int aStep = BLOCK_SIZE;
12     int bBegin = BLOCK_SIZE * bx;
13     int bStep = BLOCK_SIZE * wB;
14
15     float Csub = 0;
16     for (int a = aBegin, b = bBegin;
17         a <= aEnd;
18         a += aStep, b += bStep)
19     {
20         __shared__ float As[BLOCK_SIZE][BLOCK_SIZE];
21         __shared__ float Bs[BLOCK_SIZE][BLOCK_SIZE];
22         As[ty][tx] = A[a + wA * ty + tx];
23         Bs[ty][tx] = B[b + wB * ty + tx];
24         __syncthreads();
25
26         #pragma unroll
27         for (int k = 0; k < BLOCK_SIZE; ++k)
28         {
29             Csub += As[ty][k] * Bs[k][tx];
30         }
31         __syncthreads();
32     }
33     int c = wB * BLOCK_SIZE * by + BLOCK_SIZE * bx;
34     C[c + wB * ty + tx] = Csub;
35 }

```

Listing 1: Kod kernela, obliczenia przy wykorzystaniu pamięci współdzielonej bloku wątków

gana synchronizacja do pewnego stopnia ogranicza wydajność, ponieważ nie ma możliwości jednoczesnego pobierania danych i wykonywania obliczeń przez różne wiązki bloku. Możliwa jest natomiast realizacja przetwarzania innego bloku wątków, przydzielonego na dany multi-


procesor, w trakcie oczekiwania na dane przez tamten blok. Liczba bloków przypadających na multiprocesor jest jednak ograniczona, przez co karta graficzna może nie wykonywać obliczeń przez 100% czasu.

Następnie w linii 29 ma miejsce faktyczne mnożenie macierzy. Jeden wątek oblicza jeden wynik, wykorzystując wiersz bloku macierzy A oraz kolumnę bloku macierzy B. Dyrektywa `#pragma unroll` powoduje rozwinięcie pętli, co pozwala wyeliminować narzut wydajnościowy, który wynikałby ze sprawdzania warunku oraz inkrementacji zmiennej sterującej.

Po wykonaniu obliczeń, konieczna jest również synchronizacja, aby wątki należące do wiązek, które skończyły już obliczenia, nie mogły pobierać nowych danych do pamięci współdzielonej, w czasie kiedy inne wiązki jeszcze wykorzystują pobrany wcześniej fragment macierzy B do obliczeń.


Ostatecznie w linii 34 wynik przechowywany w zmiennej tymczasowej jest zapisywany macierzy C w pamięci globalnej pod odpowiednim indeksem. Tutaj również wątki odwołują się do kolejnych adresów, zatem możliwe jest połączenie danych zapisywanych przez wątki z połowy warpu w jedną transakcję.

Przyjęto oznaczenie BS – rozmiar bloku, które będzie dalej wykorzystywane w opisie instancji i wnioskach, poniżej oznacza ono że rysunek dotyczy bloku a nie całej macierzy




Rys. 1: Dane wykorzystywane przez jeden wątek w pętli wewnętrznej

Pojedynczy wątek bloku iteruje po wierszu bloku macierzy A i kolumnie bloku macierzy B obliczając częściowy wynik przechowywany w rejestrze. Wartość jest zapisywana w rejestrze, i zostanie zapisana do pamięci globalnej po uzupełnieniu wyniku – przejściu przez kolejne bloki macierzy). Trzeci rysunek pokazuje, który wynik jest wyznaczany.



Rys. 2: Dane wykorzystywane przez blok wątków

Jeden blok wątków wyznacza jeden blok macierzy wynikowej. W kolejnych iteracjach pętli zewnętrznej wykorzystuje kolejne bloki macierzy A oraz B.



Rys. 3: Wartości odczytywane przez pół warpu z pamięci współdzielonej: pole macierzy A i wiersz bloku macierzy B (ilustracja dla BS = 16 x 16)

2.4 Wywołanie kernela

```

1  for (int i = 0; i < nStreams; i++)
2  {
3      cudaMemcpy(d_A[i], h_A[i], mem_size_A, cudaMemcpyHostToDevice);
4      cudaMemcpy(d_B[i], h_B[i], mem_size_B, cudaMemcpyHostToDevice);
5
6      matrixMulCUDA<block_size><<<grid, threads>>>(d_C[i], d_A[i], d_B[i],
7          ↪  dimsA.x, dimsB.x);
8
9      cudaMemcpy(h_C[i], d_C[i], mem_size_C, cudaMemcpyDeviceToHost);
10 }

```

Listing 2: Wywołanie kernela, wersja 3

Listing 2 przedstawia wywołanie kernela dla wersji trzeciej kodu. Zmienna `nStreams` określa w tym przypadku ile macierzy będzie obliczanych, jednak przesyłanie macierzy wejściowych do pamięci karty graficznej, obliczenia oraz kopiowanie wyników do pamięci operacyjnej następują sekwencyjnie, po zakończeniu poprzedniej operacji. Do przechowywania wskaźników do segmentów pamięci zawierających dane wszystkich przetwarzanych macierzy wykorzystano wektory `h_A`, `h_B`, `h_C`, zawierające wskaźniki do pamięci operacyjnej oraz `d_A`, `d_B`, `d_C`, zawierające wskaźniki do danych w pamięci karty graficznej. Pamięć na karcie graficznej została wcześniej zaalokowana z wykorzystaniem funkcji `cudaMalloc`. Poprawność wywołania wszystkich funkcji była sprawdzana, jednak, w celu zwiększenia czytelności, listingi 2 i 3 zawierają jedynie niezbędny do opisu koncepcji kod. Pełna wersja kodu, dołączona do sprawozdania, zawiera wszystkie szczegóły.


```
1  cudaStream_t stream[nStreams];
2  for (int i = 0; i < nStreams; ++i)
3      cudaStreamCreate(&stream[i]);
4
5  for (int i = 0; i < nStreams; ++i)
6  {
7      cudaMemcpyAsync(d_A[i], h_A[i], mem_size_A, cudaMemcpyHostToDevice,
8          ↪ stream[i]);
9      cudaMemcpyAsync(d_B[i], h_B[i], mem_size_B, cudaMemcpyHostToDevice,
10         ↪ stream[i]);
11 }
12
13 for (int i = 0; i < nStreams; ++i)
14     matrixMulCUDA<block_size><<<grid, threads, 0, stream[i]>>>(d_C[i],
15         ↪ d_A[i], d_B[i], dimsA.x, dimsB.x);
16
17 for (int i = 0; i < nStreams; ++i)
18     cudaMemcpyAsync(h_C[i], d_C[i], mem_size_C, cudaMemcpyDeviceToHost,
19         ↪ stream[i]);
```

Listing 3: Wywołanie kernela, wersja 5, zrównoleglenie obliczeń i transferu danych


Na listingu 3 przedstawiono wywołanie kernela dla piątej wersji kodu, w której obliczenia na karcie graficznej zrównoleglono z przesyłaniem danych pomiędzy pamięcią karty a pamięcią operacyjną. W tym celu w liniach 1-4 zadeklarowano oraz zainicjowano strumienie, w liczbie równej liczbie obliczanych macierzy. Pamięć na karcie graficznej tutaj również zaalokowano wcześniej za pomocą funkcji `cudaMalloc`, jednak w odróżnieniu od poprzedniej wersji, macierze znajdujące się w pamięci operacyjnej zaalokowano z wykorzystaniem funkcji `cudaMallocHost`. Funkcja ta pozwala na alokację pamięci z wyłączonym stronicowaniem, co jest wymagane w przypadku asynchronicznych transferów wykonywanych przez funkcję `cudaMemcpyAsync`. Kolejne pętle służą zakolejkowaniu operacji kopiowania danych do pa-

mięci karty, wywołań kernela oraz kopiowania wyników do pamięci operacyjnej. Warto wspomnieć o każdorazowym przypisaniu danej operacji do strumienia, oraz o tym, że funkcje te są nieblokujące, oznaczają tylko zlecenie pewnej operacji, która jest wykonywana w tle. W ramach jednego strumienia operacje są oczywiście wykonywane sekwencyjnie, co gwarantuje, że dane wykorzystywane przez dany kernel zostaną przesłane przed jego uruchomieniem, natomiast wyniki zostaną przesłane do pamięci operacyjnej dopiero, gdy przetwarzanie kernela się zakończy. Zysk wynikający ze zrównoleglenia transferu danych będzie zatem widoczny w przypadku, gdy wykorzystany zostanie więcej niż jeden strumień.

W odróżnieniu od poprzedniej wersji, wykorzystano tutaj oddzielne pętle, służące do kolejkwania transferu danych oraz wywołań kernela. Ma to na celu zakolejkowanie najpierw wszystkich operacji przesyłania danych do karty, następnie wszystkich wywołań kerneli i na końcu wszystkich operacji kopiowania wyników obliczeń. W przypadku wykorzystania jednej pętli, wymienione operacje byłyby kolejkwane na przemian. Kolejność kolejkwania ma ogromne znaczenie w przypadku pracy z kartami graficznymi ze starszych generacji. W przypadku wykorzystywanej karty graficznej, GTX 260, compute capability 1.3, jedna jednostka kopiująca dane, operacje powinny być kolejkwane tak jak przedstawiono na listingu 3. W przypadku wykorzystania jednej pętli, mechanizm kolejkujący karty graficznej nie byłby w stanie zrównoleglić operacji.



Rys. 4: Wersja 3 - kopiowanie na kartę graficzną, wykonywanie obliczeń i kopiowanie wyniku następują po sobie



Rys. 5: Wersja 5 - w trakcie obliczeń mogą być kopiowane dane kolejnych strumieni lub wyniki

Zupełnie inaczej sytuacja wygląda w przypadku kart graficznych z compute capability 2.0, kiedy dostępne są dwie jednostki kopiujące dane (jedna do pamięci globalnej karty, druga z pamięci karty graficznej do pamięci operacyjnej). W takim przypadku, oddzielne zakolejkowanie operacji w trzech pętlach umożliwiłoby jednoczesne kopiowanie danych do pamięci karty oraz wykonywanie obliczeń, jednak kopiowanie wyników następowałoby dopiero po skończeniu przetwarzania kernela ostatniego strumienia. Nie byłoby to optymalne, ponieważ druga jednostka kopiująca mogłaby kopiować dane strumienia, który zakończył już obliczenia w trakcie przetwarzania obliczeń następnego strumienia. Aby efektywnie wykorzystać możliwości takiej karty graficznej konieczne byłoby zastosowanie naprzemiennego kolejkwania operacji (jedna pętla).

Powyższe uwagi nie dotyczą nowszych kart graficznych, obsługujących co najmniej compute capability 3.5, w przypadku których kolejność zlecenia operacji nie ma znaczenia, ponieważ

system zarządzający potrafi uszeregować te operacje w optymalny sposób. Nowsze karty graficzne oferują także wiele innych usprawnień, m.in. zaawansowany mechanizm dostępu do pamięci globalnej, zmniejszający straty wydajności, w przypadkach gdzie dostęp do pamięci globalnej na kartach z compute capability nie mógł być łączony (z powodu nieodpowiedniego adresowania).

3 Eksperyment pomiarowy

3.1 Instancje

Rozmiar macierzy

W zadaniu wykorzystano macierze kwadratowe o następujących rozmiarach (n - wielkość jednego wymiaru):

- $n = 224$
- $n = 1120$
- $n = 864$
- $n = 1728$

Wielkość bloku wątków

W celu zbadania wpływu rozmiaru bloku na czas obliczeń każda instancja została uruchomiona dla wielkości bloków:

- $BS = 8 \times 8$
- $BS = 16 \times 16$

Wielkości instancji dobrano tak, aby zapewnić zrównoważone obciążenie karty graficznej. Rozmiar macierzy jest zawsze wielokrotnością rozmiaru bloku wątków, natomiast wielkość bloku wątków (64 lub 256) gwarantuje optymalny podział wątków na 32-wątkowe wiązki. Dzięki temu kod nie musi zawierać instrukcji warunkowych, sprawdzających czy dany wątek ma pracę. Wszystkie wątki wiązki zawsze wykonują w jednej chwili tę samą operację, a zatem rozbieżność przetwarzania wątków wiązki nie występuje.

W przypadku rozmiaru bloku $BS = 16 \times 16$, aby w pełni wykorzystać możliwości karty, instancja powinna mieć rozmiar, dla którego liczba wszystkich bloków będzie wielokrotnością liczby 108. Wynika to z faktu, że jeden multiprocessor może przetwarzać współbieżnie (przełączając wiązki) 1024 wątki, co daje cztery 256-wątkowe bloki na każdy z 27 multiprocessorów. Instancja $n = 224$, $BS = 16 \times 16$ zostanie podzielona na 196 bloków, dlatego też, w pewnym momencie obliczeń, niektóre mutliprocessory nie będą w pełni zajęte. Liczba bloków równa 216 zapewniłaby optymalne wykorzystanie zasobów karty, jednak nie da się stworzyć macierzy kwadratowej, która dzieliłaby się na tyle bloków. Można zatem przyjąć, że średnie teoretyczne wykorzystanie zasobów karty graficznej wynosi $196/216 \approx 91\%$. Analogicznie dla instancji $n = 1120$, $BS = 16 \times 16$, uzyskamy wartość $4900/4968 \approx 99\%$

W przypadku rozmiaru bloku $BS = 8 \times 8$, liczba bloków przydzielonych na jeden multiprocesor powinna wynosić 16. Niestety, dla compute capability 1.3 maksymalna liczba bloków aktywnych jednocześnie na multiprocesorze wynosi 8. Dlatego też multiprocesor będzie przetwarzał maksymalnie 512 wątków, przez co jego zajętość wyniesie maksymalnie 50%. Uwzględniając fakt, że liczba bloków nie jest równa wielokrotności 216 (8 bloków na każdy z 27 multiprocesorów), średnie teoretyczne wykorzystanie zasobów całej karty wyniesie ok. 45% dla instancji $n = 224$ oraz $n = 1120$.

Eksperyment nie obejmuje obliczeń z wykorzystaniem bloków wątków o wymiarach 32×32 , ponieważ wykorzystana karta graficzna nie pozwala na stworzenie bloków zawierających więcej niż 512 wątków.

Liczba obliczanych macierzy

Skrócenie czasu przetwarzania w wersji 5 (zrównoleglenie obliczeń i transferu danych) jest możliwe, jeśli wykorzystamy więcej niż jeden strumień. Eksperyment przeprowadzono dla 1, 5 i 10 obliczanych macierzy. W przypadku obliczania tylko jednej macierzy, należy spodziewać się braku skrócenia czasu przetwarzania w stosunku do wersji 3 kodu.

3.2 Mierzone parametry

Czas przetwarzania każdej instancji był mierzony w kodzie, za pomocą zdarzeń start i stop (na podstawie przykładowych kodów NVIDIA). Obejmował on czas kopiowania danych na kartę graficzną, czas przetwarzania kerneli oraz czas kopiowania wyników do pamięci operacyjnej.

Za pomocą programu NVIDIA Visual Profiler dokonano pomiaru zdarzeń związanych z dostępem do pamięci. Metryki potrzebne do zbadania efektywności to:

- `gld 32B` – liczba 32 bajtowych transakcji pobierania danych z pamięci globalnej,
- `gld 64B` – liczba 64 bajtowych transakcji pobierania danych z pamięci globalnej,
- `gst 32B` – licznik 32 bajtowych transakcji zapisu danych do pamięci globalnej, każda transakcja powoduje inkrementację licznika o 2,
- `gst 64B` – licznik 64 bajtowych transakcji zapisu danych do pamięci globalnej, każda transakcja powoduje inkrementację licznika o 4.

Ponadto w celu obliczenia wartości miar `gld efficiency` oraz `gst efficiency` potrzebne są także liczniki `gld request` oraz `gst request`. Niestety z niewyjaśnionych przyczyn program NVIDIA Visual Profiler nie był w stanie zebrać tych miar (wartości dla wszystkich testowanych instancji były równe 0). W przypadku realizowanego zadania miary te nie są jednak kluczowe, ponieważ celem było zbadanie przyspieszenia przetwarzania dzięki zrównolegleniu obliczeń oraz transferów między pamięcią operacyjną a globalną karty.

3.3 Wyniki eksperymentu

Dane zebrane podczas eksperymentu zostały dołączone do sprawozdania. Są to surowe dane z profilera, obliczone miary oraz zrzuty ekranu, które dobrze obrazują sposób przetwarzania i zyski z ukrycia kosztów transferu danych. Przyjęto następujące nazewnictwo zrzutów ekranu

„N BS Wersja Lm”, przykładowo plik „1728 16 3 5.png” oznacza instancję o rozmiarze macierzy 1728 x 1728, rozmiarze bloku 16 x 16, wykorzystanie kodu w wersji 3 oraz obliczaniu 5 macierzy.

Warto zwrócić uwagę na wskaźnik `warp serialize` (dokładne wartości w załączonym arkuszu). Określa on liczbę wiązek, dla których dostęp do pamięci współdzielonej musiał odbywać się sekwencyjnie z powodu konfliktu w dostępie do banków pamięci. W przypadku omawianego kodu, konflikt nigdy nie powinien występować, zarówno w przypadku wykorzystania bloków 16 x 16 jak i 8 x 8. Wartość tego wskaźnika jest jednak niezerowa w przypadku wszystkich instancji, gdzie BS = 8 x 8. Trudno wyjaśnić co wpłynęło na taki wynik, być może wątki w przypadku instancji z tym rozmiarem bloku były szeregowane w inny sposób, przez co konflikty w dostępie były możliwe.

3.4 Wzory

Prędkość przetwarzania

$$PP = \frac{Z}{T} = \frac{2 \cdot n^3}{T} \in \mathbb{R}_+ \quad (1)$$

Przyspieszenie przetwarzania wersji 5 kodu (ukrywanie kosztów transferu w czasie obliczeń) do wersji 3

$$P_{w5} = \frac{T_{w5}}{T_{w3}} \cdot 100\% \in \mathbb{R}_+ \quad (2)$$

Przyspieszenie w stosunku do obliczeń sekwencyjnych na CPU metodą IKJ

$$P_{GPU} = \frac{T_{GPU}}{T_{CPU}} \cdot 100\% \in \mathbb{R}_+ \quad (3)$$

Sposób obliczenia zajętości multiprocesora został omówiony w punkcie 3.1, natomiast sposób wyznaczenia CGMA we wnioskach.


3.5 Wyniki

Poniższa tabela oraz wykresy obrazują efektywność przetwarzania poszczególnych instancji. Pełne, pogrupowane dane oraz wykresy znajdują się również w załączonym arkuszu.


N	BS	Wersja kodu	Lm	Czas [ms]	PP [GFLOPS]	P_{GPU}
224	16	5	10	4.49968	49.96	17.84
224	16	3	10	6.58928	34.11	12.18
224	8	5	10	4.95914	45.33	16.19
224	8	3	10	9.0527	24.83	8.87
224	16	5	5	2.87206	39.13	14.67
224	16	3	5	3.47869	32.31	12.11
224	8	5	5	3.99331	28.15	10.55
224	8	3	5	4.14125	27.14	10.18
224	16	5	1	1.72758	13.01	5.23
224	16	3	1	0.820768	27.39	11.01
224	8	5	1	1.7937	12.53	5.04
224	8	3	1	0.872416	25.77	10.36
1120	16	5	10	148.783	188.86	45.37
1120	16	3	10	232.467	120.87	29.04
1120	8	5	10	277.647	101.2	24.31
1120	8	3	10	358.398	78.4	18.84
1120	16	5	5	76.5913	183.43	44.34
1120	16	3	5	115.322	121.83	29.45
1120	8	5	5	144.852	96.99	23.45
1120	8	3	5	177.629	79.09	19.12
1120	16	5	1	18.5323	151.62	37.09
1120	16	3	1	22.7764	123.37	30.18
1120	8	5	1	31.626	88.85	21.74
1120	8	3	1	36.3668	77.26	18.9
864	16	5	10	36.3386	354.98	75.49
864	16	3	10	59.0637	218.4	46.44
864	8	5	10	65.9215	195.68	41.61
864	8	3	10	88.1335	146.36	31.12
864	16	5	5	9.89984	651.5	140.53
864	16	3	5	12.0329	536.01	115.62
864	8	5	5	15.7338	409.93	88.42
864	8	3	5	17.9046	360.23	77.7
864	16	5	1	69.9345	18.45	4.02
864	16	3	1	120.85	10.67	2.33
864	8	5	1	129.023	10	2.18
864	8	3	1	176.783	7.3	1.59
1728	16	5	10	538.58	191.61	75.36
1728	16	3	10	721.525	143.02	56.25
1728	8	5	10	1873.81	55.07	21.66
1728	8	3	10	2056.47	50.18	19.74
1728	16	5	5	273.57	188.61	74.37
1728	16	3	5	360.715	143.04	56.4
1728	8	5	5	941.951	54.78	21.6
1728	8	3	5	1024.74	50.35	19.85
1728	16	5	1	61.2197	168.57	66.52
1728	16	3	1	72.2033	142.92	56.4
1728	8	5	1	191.03	54.02	21.32
1728	8	3	1	207.458	49.74	19.63

Tablica 1: Prędkość przetwarzania oraz przyspieszenie względem CPU


Poniższe wykresy przedstawiają stosunek czasu przetwarzania wersji 5 do wersji 3 kodu.



Rys. 6: Wpływ liczby obliczanych na przyspieszenie



Rys. 7: Wpływ wielkości bloku wątków na przyspieszenie



Rys. 8: Wpływ rozmiaru pojedynczej macierzy na przyspieszenie

4 Wnioski

4.1 Dostęp do pamięci globalnej

Wartości miar `gld` oraz `gst` zebranych przez NVIDIA Visual Profiler wskazują, że zgodnie z przeprowadzoną wcześniej analizą, wszystkie dostępy do pamięci globalnej były łączone w transakcje. W przypadku bloków o rozmiarze 16 x 16 wszystkie dostępy (pobieranie danych oraz zapis wyników) były przeprowadzane w transakcjach 64 bajtowych (tylko wartości `gld` 64B oraz `gst` 64B są niezerowe). Oznacza to, że dostęp do pamięci globalnej był przeprowadzany w optymalny sposób (64B to 16 zmiennych typu float, czyli zawsze dostępy połowy wiązki były łączone w jedną transakcję).

W przypadku wszystkich instancji gdzie bloki wątków miały rozmiar 8 x 8, tylko wartości `gld` 32B oraz `gst` 32B miały wartości niezerowe. Oznacza to, że żądania każdego ośmiu wątków wiązki były łączone w jedną transakcję. Jest to konsekwencją tego, że wątki jednego bloku pobierają lub zapisują dane do fragmentu 8 x 8 pełnej macierzy. Oznacza to, że tylko 8 komórek ma sąsiednie adresy (wiersz bloku), natomiast kolejne 8 wątków pobiera oddalone dane z następnego wiersza macierzy. Z tego powodu nie jest możliwe łączenie dostępów w transakcje 64 bajtowe.

Dostęp do pamięci w przypadku wykorzystania bloków wątków 8 x 8 wciąż jest bardziej efektywny, niż w przypadku kiedy łączenie nie byłoby w ogóle możliwe, jednak dla bloków 16 x 16 można uzyskać optymalną efektywność dostępów do pamięci globalnej. Dodatkowo, wykorzystanie mniejszych bloków pozwala osiągnąć zajętość multiprocesora równą maksymalnie 50%.

Z tego powodu, w przypadku chęci maksymalizacji efektywności przetwarzania wykorzystanie mniejszych bloków nie ma sensu.

4.2 Zajętość multiprocessora

W celu zapewnienia optymalnej efektywności przetwarzania, należy maksymalizować zajętość wszystkich multiprocessorów karty. Dla instancji $n = 224$ oraz $n = 1120$ oraz obu rozważanych rozmiarów bloku wątków analiza zajętości została przeprowadzona już w punkcie 3.2. Dwie pozostałe instancje $n = 864$ oraz $n = 1728$, zostały wybrane, ponieważ umożliwiają osiągnięcie 100% teoretycznej zajętości wszystkich multiprocessorów, w przypadku bloków 16×16 . W przypadku mniejszych bloków, zajętość procesorów osiągnie 50%, ograniczeniem jest tutaj limit 8 bloków na multiprocessor.

W przypadku każdej testowanej instancji żądania zasobowe dotyczące liczby rejestrów oraz pamięci współdzielonej były na tyle małe, że nie stanowiły ograniczenia dla zajętości multiprocessorów. Liczba wykorzystywanych przez wątek rejestrów była zawsze równa 13, co pokrywa się z liczbą zmiennych lokalnych w kodzie kernela, natomiast rozmiar wykorzystanej pamięci współdzielonej przez blok był równy 548 B dla $BS = 8 \times 8$ oraz 2084 B dla $BS = 16 \times 16$. W obu przypadkach wartość ta była większa o 36 B od spodziewanej, przypuszczalnie więc karta graficzna zawsze wykorzystuje niewielką ilość pamięci współdzielonej do innych celów.

4.3 CGMA

CGMA (Compute to Global Memory Access ratio) jest współczynnikiem określającym intensywność obliczeń, to znaczy ile operacji arytmetycznych (w przypadku mnożenia macierzy będą to operacje dodawania i mnożenia) przypada na dostęp do danych w pamięci globalnej. W przypadku mnożenia macierzy z wykorzystaniem pamięci współdzielonej do przechowywania wielokrotnie wykorzystywanych bloków macierzy A i B, CGMA będzie równe $2 \cdot BS/3$. Wynika to z faktu, że każdy wątek bloku pobiera do pamięci współdzielonej po jednej wartości z macierzy A oraz B. Następnie dany wątek w pętli wewnętrznej wykorzystuje jeden wiersz bloku macierzy A oraz jedną kolumnę bloku macierzy B, a zatem wykonuje dwie operacje arytmetyczne BS razy, samemu pobierając wcześniej z pamięci globalnej tylko 2 wartości. Ostatecznie każdy wątek zapisuje jedną wartość (wynik) do pamięci globalnej, stąd łącznie wartość mianownika wynosi 3 (2 odczyty, 1 zapis).

4.4 Skrócenie czasu przetwarzania wersji 5 kodu

Wpływ liczby obliczanych macierzy

W przypadku obliczania tylko jednej macierzy spodziewanym wynikiem jest brak przyspieszenia, ponieważ nie da się zrównoleglić przesyłania danych i obliczeń. Czas przetwarzania wersji 5 kodu był jednak prawie zawsze krótszy. Jest to spowodowane różnym sposobem alokacji pamięci hosta. Wersja 5 wymagała pamięci z wyłączonym stronicowaniem. Okazuje się jednak, że transfer danych zaalokowanych w ten sposób zwykle jest nieco szybszy, niż w przypadku pamięci stronicowanej.

W celu określenia zysku wynikającego wyłącznie ze zrównoleglenia transferu danych i obliczeń, dobrze byłoby przeprowadzić dodatkowy eksperyment dla 3 wersji kodu również z wy-

korzystaniem pamięci z wyłączonym stronicowaniem. Podczas analizy wpływu innych parametrów na skrócenie czasu przetwarzania nie należy zatem brać pod uwagę instancji, gdzie obliczana była tylko jedna macierz. Wykres 6 pokazuje, że zwykle większa liczba obliczanych powodowała większe skrócenie czasu przetwarzania. Ciekawy jest również fakt, że w przypadku bardzo małych macierzy ($n = 224$), czas przetwarzania piątej wersji kodu był dłuższy. Pełne wyniki, oraz załączone zrzuty ekrany z profilera, pokazują, że dla tych instancji, czas kopiowania pamięci niestronicowanej był jednak nieco dłuższy, ponadto czas obliczeń dla małych instancji jest krótki, (w porównaniu do stosunku czasu przetwarzania a czasu kopiowania danych dla większych macierzy), co spowodowało spadek prędkości przetwarzania.

Pamięć niestronicowana ma wiele zalet, pozwala na wykorzystanie strumieni do zrównoleglenia transferu danych oraz obliczeń, a także cechuje się nieco większą szybkością kopiowania danych. Pamięć ta nie powinna być jednak nadużywana. Po pierwsze pamięć niestronicowana jest zasobem ograniczonym. Może się okazać, że alokacja większej ilości takiej pamięci zakończy się niepowodzeniem, podczas gdy można jeszcze alokować pamięć w zwykły sposób (stronicowaną). Po drugie, zmniejszanie ilości dostępnej fizycznej pamięci dla systemu operacyjnego może wpłynąć na ogólny spadek wydajności systemu obliczeniowego. Ponadto, alokacja pamięci niestronicowanej, jest zazwyczaj bardziej wymagająca dla systemu zarządzania pamięcią. Pomiar czasu na potrzeby eksperymentu nie obejmował czasu potrzebnego na alokację pamięci, jednak w praktycznych zastosowaniach, jeśli wykorzystanie pamięci niestronicowanej nie jest konieczne, należy najpierw sprawdzić, które rozwiązanie okaże się bardziej efektywne.

Wpływ wielkości bloku wątków

Zgodnie z wykresem 7 wykorzystanie większego rozmiaru bloku przekłada się na większy zysk ze zrównoleglenia obliczeń i przesyłania danych. Jest to zgodne z oczekiwaniami, ponieważ czas przetwarzania obliczeń w przypadku bloków 8×8 był zawsze dłuższy (z powodu małej zajętości multiprocessorów). Z tego powodu koszt przesyłania danych stanowi większy procent łącznego czasu przetwarzania dla $BS = 16 \times 16$. Ukrycie kosztów transferu danych przynosi zatem większe zyski.

Wpływ wielkości pojedynczej macierzy

Analizując wykres 8 trudno dostrzec wyraźną zależność skrócenia czasu od rozmiaru macierzy. Biorąc pod uwagę fakt, że koszt przesyłania danych stanowi większy procent czasu w przypadku mniejszych instancji (trzeba przesłać łącznie $3n^2$ danych, natomiast złożoność obliczeniowa wynosi $2n^3$, należy się spodziewać większych zysków w przypadku mniejszych macierzy. Wyniki dla instancji $n = 864$ oraz $n = 1728$ potwierdzają te przypuszczenia. Dwie pozostałe instancje nie potwierdzają tej tezy, jednak w tym przypadku wyniki są zaburzone przez fakt, że charakteryzowały się one różną zajętością multiprocessorów. Szczególny przypadek stanowi instancja $n = 224$, gdzie obliczenia czasem trwały krócej niż przesyłanie danych (sytuację tą dobrze obrazują dołączone zrzuty ekranu). Powód wydłużenia czasu przetwarzania wersji 5 kodu dla instancji $n = 224$, $Lm = 1$ został omówiony wcześniej, przy okazji analizy wpływu obliczanych macierzy.

4.5 Przyspieszenie przetwarzania względem CPU

Wyniki zebrane w kolumnie P_{GPU} tabeli 1 pokazują, że mnożenie macierzy na karcie graficznej trwało krócej dla każdej testowanej instancji. Mnożenie macierzy jest świetnym przykładem problemu obliczeniowego, gdzie wykorzystanie karty graficznej, umożliwiającej współbieżne przetwarzanie bardzo dużej liczby wątków, przynosi znaczące zyski. Znaczące zyski czasowe przynosi optymalizacja algorytmu za pomocą takich technik jak wykorzystanie pamięci współdzielonej (dzięki lokalności czasowej dostępu do danych – wielokrotne wykorzystanie danych raz pobranych z pamięci globalnej). Jeśli problem pozwala w łatwy sposób rozdzielić obliczenia na części składowe lub obliczenia polegają na przetwarzaniu wielu niezależnych danych, to warto również wykorzystać możliwość zrównoleglenia transferu danych z obliczeniami.

Wartość miary przyspieszenia różni się dla poszczególnych instancji. Ogólna zależność jaką można zauważyć, to większe przyspieszenie w przypadku instancji w pełni wykorzystującej możliwości karty (pełne obciążenie wszystkich multiprocesorów) i mniejsze dla małych instancji oraz bloków o rozmiarze 8 x 8. Należy również zwrócić uwagę na to, że nie wszystkie instancje były przetwarzane na procesorze z tą samą prędkością.