

# Organización y arquitectura de computadores



## Organización y arquitectura de computadores

## Organización y arquitectura de computadores

Séptima Edición

### WILLIAM STALLINGS

### Traducción

Antonio Cañas Vargas
Beatriz Prieto Campos
Francisco José Pelayo Valle
Julio Ortega Lopera
Departamento de Arquitectura y Tecnología de Computadores
Universidad de Granada

### Coordinación y revisión técnica

Alberto Prieto Espinosa

Departamento de Arquitectura y Tecnología de Computadores

Universidad de Granada



Datos de catalogación bibliográfica

### ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORES

WILLIAM STALLINGS

PEARSON EDUCACIÓN, S.A., Madrid, 2005

ISBN 10: 84-8966-082-4 ISBN 13: 978-84-832-2858-6 Materia: Informática, 0004.4

Formato: 195 × 250 mm Páginas: 840

Todos los derechos reservados.

Queda prohibida, salvo excepción prevista en la Ley, cualquier forma de reproducción, distribución, comunicación pública y transformación de esta obra sin contar con autorización de los titulares de propiedad intelectual. La infracción de los derechos mencionados puede ser constitutiva de delito contra la propiedad intelectual (arts. 270 y sgts. Código Penal).

DERECHOS RESERVADOS © 2006 PEARSON EDUCACIÓN, S.A. C/ Ribera del Loira, 28 28042 Madrid (España)

### ORGANIZACIÓN Y ARQUITECTURA DE COMPUTADORES

WILLIAM STALLINGS

ISBN 10: 84-8966-082-4 ISBN 13: 978-84-8966-082-3

Depósito Legal: M-

PEARSON-PRENTICE HALL es un sello editorial autorizado de PEARSON EDUCACIÓN, S.A.

Authorized translation from the English language edition, entitled COMPUTER ORGANIZATION AND ARCHITECTURE: DESIGNING FOR PERFOMANCE, 7th Edition, by STALLINGS, WILLIAM, published by Pearson Education, Inc, publishing as Prentice Hall, Copyright © 2006. ISBN: 0-13-146592-9

All rights reserved. No part of this book may be reproduced or transmitted in any form or by any means, electronic or mechanical, including photocopying, recording or by any information

storage retrieval system, without permission from Pearson Education, Inc.

Equipo editorial:

Editor: Miguel Martín-Romo Técnico editorial: Marta Caicoya

Equipo de producción:

**Director:** José Antonio Clares **Técnico:** José Antonio Hernán

Diseño de cubierta: Equipo de diseño de Pearson Educación, S.A.

Focomposición: JOSUR, TRATAMIENTO DE TEXTOS, S.L.

Impreso por:

IMPRESO EN ESPAÑA - PRINTED IN SPAIN

### Contenido

Prólogo	
Capítulo 0	Guía del lector 1
0.1 0.2	Esquema del libro 2 Internet y recursos web 2
	Otros sitios web 3 Grupos de noticias USENET 4
PRIMERA P	ARTE: VISIÓN GENERAL 5
Capítulo 1	Introducción 7
1.1 1.2	Organización y arquitectura 8 Estructura y funcionamiento 9
	Funcionamiento 10 Estructura 11
1.3	¿Por qué estudiar la organización y arquitectura de los computadores? 16
Capítulo 2	Evolución y prestaciones de los computadores 17
2.1	Una breve historia de los computadores 18
	La primera generación: los tubos de vacío 18 La segunda generación: los transistores 26 La tercera generación: los circuitos integrados 30 Últimas generaciones 35
2.2	Diseño buscando mejores prestaciones 40
	Velocidad del microprocesador 40 Equilibrio de prestaciones 41 Mejoras en la organización y arquitectura de chips 44
2.3	Evolución del Pentium y del PowerPC 47
	Pentium 47

v	: .	<u> </u>	۰.	<b>م</b> +	er	.:	A	_
v		ا د ا	nı	nΤ	er	11	a	O

2.4	Lecturas y sitios web recomendados 49
	Sitios Web recomendados 50
2.5	Palabras clave, preguntas de repaso y problemas 51
	Palabras clave 51 Preguntas de repaso 51 Problemas 51
SEGUNDA F	PARTE: EL COMPUTADOR 55
Capítulo 3	Perspectiva de alto nivel del funcionamiento y de las interconexiones del computador 57
3.1 3.2	Componentes del computador 58 Funcionamiento del computador 61
	Los ciclos de captación y ejecución 62 Interrupciones 66 Funcionamiento de las E/S 73
3.3 3.4	Estructuras de interconexión 75 Interconexión con buses 77
	Estructura del bus 77 Jerarquías de buses múltiples 80 Elementos de diseño de un bus 82
3.5	PCI 87
	Estructura del bus 88 Órdenes del PCI 90 Transferencias de datos 93 Arbitraje 95
3.6	Lecturas y sitios web recomendados 97
	Sitios web recomendados 97
3.7	Palabras clave, cuestiones y problemas 97
	Palabras clave 97 Cuestiones 98 Problemas 98
Apéndice 3A	Diagramas de tiempo 101

Capítulo 4	Memoria caché 103
4.1	Conceptos básicos sobre sistemas de memoria de computadores 104
	Características de los sistemas de memoria 104 Jerarquía de memoria 107
4.2 4.3	Principios básicos de las memorias caché 111 Elementos de diseño de la caché 114
	Tamaño de caché 115 Función de correspondencia 115 Algoritmos de sustitución 126 Política de escritura 126 Tamaño de línea 128 Número de cachés 128
4.4	Organización de la caché en el Pentium 4 y el PowerPC 130
	Organización de caché en el Pentium 4 130 Organización de caché en el PowerPC 133
4.5 4.6	Lecturas recomendadas 134 Palabras clave, preguntas de repaso y problemas 135
	Palabras clave 135 Preguntas de repaso 135 Problemas 136
Apéndice 4A	Prestaciones de las memorias de dos niveles 140
	Localidad 141 Funcionamiento de la memoria de dos niveles 143 Prestaciones 144
Capitulo 5	Memoria interna 149
5.1	Memoria principal semiconductora 150
	Organización 150 DRAM y SRAM 151 Tipos de ROM 154 Lógica del chip 155 Encapsulado de los chips 157 Organización en módulos 158

	• • • •
VIII	Contenido
viii	Conteniao

5.2 5.3	Corrección de errores 158 Organización avanzada de memorias DRAM 165
	DRAM síncrona 165 DRAM rambus 168 SDRAM DDR 169 DRAM cachés 169
5.4	Lecturas y sitios web recomendados 169
	Sitios web recomendados 170
5.5	Palabras clave, preguntas de repaso y problemas 170
	Palabras clave 170 Preguntas de repaso 170 Problemas 171
Capítulo 6	Memoria externa 175
6.1	Discos magnéticos 176
	Mecanismos de lectura y escritura magnética 177 Organización y formato de los datos 178 Características físicas 180 Parámetros para medir las prestaciones de un disco 182
6.2	RAID 185
	Nivel 0 del RAID 188 Nivel 1 del RAID 191 Nivel 2 del RAID 192 Nivel 3 del RAID 192 Nivel 4 del RAID 193 Nivel 5 del RAID 194 Nivel 6 del RAID 194
6.3	Memoria óptica 196
	Discos compactos 196 Disco digital versátil 200
6.4	Cinta magnética 201
6.5	Lecturas y sitios web recomendados 203
	Sitios web recomendados 203

6.6	Palabras clave, preguntas de repaso y problemas 204
	Palabras clave 204 Preguntas de repaso 204 Problemas 204
Capítulo 7	Entrada/salida 207
7.1	Dispositivos externos 209
	Teclado/Monitor 211 Controlador de disco (Disk Drive) 211
7.2	Módulos de E/S 214
	Funciones de un módulo 214 Estructura de un módulo de E/S 216
7.3	E/S programada 217
	Resumen de la E/S programada 218 Órdenes de E/S 218 Instrucciones de E/S 218
7.4	E/S mediante interrupciones 221
	Procesamiento de la interrupción 221 Cuestiones de diseño 224 Controlador de interrupciones Intel 82C59A 225 La interfaz programable de periféricos Intel 82C55A 227
7.5	Acceso directo a memoria 229
	Inconvenientes de la E/S programada y con interrupciones 229 Funcionamiento del DMA 229 Controlador de DMA 8237A de Intel 231
7.6	Canales y procesadores de E/S 235
	La evolución del funcionamiento de las E/S 235 Características de los canales de E/S 235
7.7	La interfaz externa: FireWire e Infiniband 237
	Tipos de interfaces 237 Configuraciones punto-a-punto y multipunto 238 Bus Serie FireWire 238 InfiniBand 243

	<u> </u>	
X	Conten	INO
^	COLLEL	IUU

7.8	Lecturas y sitios web recomendados 246
	Sitios web recomendados 247
7.9	Palabras clave, cuestiones y problemas 247
	Palabras clave 247 Cuestiones 247 Problemas 248
Capítulo 8	Sistemas operativos 253
8.1	Conceptos básicos sobre sistemas operativos 255
	Objetivos y funciones del sistema operativo 255 Tipos de sistemas operativos 257
8.2	Planificación 265
	Planificación a largo plazo 266 Planificación a medio plazo 266 Planificación a corto plazo 267
8.3	Gestión de la memoria 272
	Intercambio (Swapping) 272 Definición de particiones 273 Paginación 276 Memoria virtual 278 Buffer de traducción anticipada (Translation Lookaside Buffer, TLB) 280 Segmentación 282
8.4	Gestión de memoria en el Pentium II y en el PowerPC 283
	Hardware de gestión de memoria en el Pentium II 283 Hardware de gestión de memoria en el PowerPC 288
8.5	Lecturas y sitios web recomendados 292
	Sitios web recomendados 292
8.6	Palabras clave, cuestiones y problemas 292
	Palabras clave 292 Cuestiones 293 Problemas 293

### TERCERA PARTE: LA UNIDAD CENTRAL DE PROCESAMIENTO 297

Capítulo 9	Aritmética del computador 301
9.1 9.2	La unidad aritmético-lógica 302 Representación de enteros 303
	Representación en signo y magnitud 304 Representación en complemento a dos 304 Conversión entre longitudes de bits diferentes 307 Representación en coma fija 309
9.3	Aritmética con enteros 309
	Negación 309 Suma y resta 311 Multiplicación 314 División 321
9.4	Representación en coma flotante 324
	Fundamentos 324 Estándar del IEEE para la representación binaria en coma flotante 328
9.5	Aritmética en coma flotante 331
	Suma y resta 331  Multiplicación y división 334  Consideraciones sobre precisión 335  Estándar IEEE para la aritmética binaria en coma flotante 337
9.6	Lecturas y sitios web recomendados 339
	Sitios web recomendados 340
9.7	Palabras clave, preguntas de repaso y problemas 341
	Palabras clave 341 Preguntas de repaso 341 Problemas 342
Capítulo 10	Repertorios de instrucciones: características y funciones 347
10.1	Características de las instrucciones máquina 350
	Elementos de una instrucción máquina 350 Representación de las instrucciones 351

	Tipos de instrucciones 352 Número de direcciones 353 Diseño del repertorio de instrucciones 356
10.2	Tipos de operandos 356
	Números 357 Caracteres 358 Datos lógicos 358
10.3	Tipos de datos en el Pentium y el PowerPC 359
	Tipos de datos en el Pentium 359 Tipos de datos en el PowerPC 360
10.4	Tipos de operaciones 361
	Transferencia de datos 365 Aritméticas 366 Lógicas 366 Conversión 369 Entrada/Salida 370 Control del sistema 370 Control de flujo 370
10.5	Tipos de operaciones en el Pentium y el PowerPC 375  Tipos de operaciones del Pentium 375  Instrucciones de llamada/retorno 379
	Tipos de operaciones del PowerPC 384
10.6 10.7 10.8	Lenguaje ensamblador 387 Lecturas recomendadas 389 Palabras clave, preguntas de repaso y problemas 390
	Palabras clave 390 Preguntas de repaso 390 Problemas 390
Apéndice 10A	Pilas 396  Pilas 396  Implementación de la pila 397
	Evaluación de expresiones 398

Apéndice 10B	Endian: Extremo menor, extremo mayor y ambos extremos 401
	Orden de los bytes 401 Orden de los bits 405
Capitulo 11	Repertorio de instrucciones: modos de direccionamiento y formatos 407
11.1	Direccionamiento 408
	Direccionamiento inmediato 410  Direccionamiento directo 411  Direccionamiento indirecto 411  Direccionamiento de registros 412  Direccionamiento indirecto con registro 412  Direccionamiento con desplazamiento 413  Direccionamiento de pila 415
11.2	Modos de direccionamiento en el Pentium y el PowerPC 415
	Modos de direccionamiento del Pentium 415 Modos de direccionamiento del PowerPC 418
11.3	Formatos de instrucciones 420
	Longitud de instrucción 421 Asignación de los bits 421 Instrucciones de longitud variable 425
11.4	Formatos de instrucciones del Pentium y del PowerPC 428
	Formatos de instrucción del Pentium 428 Formatos de instrucción del PowerPC 431
11.5 11.6	Lecturas recomendadas 432 Palabras clave, preguntas de repaso y problemas 433
	Palabras clave 433 Preguntas de repaso 433 Problemas 433
Capítulo 12	Estructura y funcionamiento del procesador 437
12.1 12.2	Organización del procesador 438 Organización de los registros 440
	Registros visibles por el uuario 440 Registros de control y de estado 443 Eiemplos de organizaciones de registros de microprocesadores 444

12.3	Ciclo de instrucción 446
	El ciclo indirecto 446 Flujo de datos 447
12.4	Segmentación de instrucciones 449
	Estrategia de segmentación 449 Prestaciones de un cauce segmentado 455 Tratamiento de saltos 456 Segmentación del Intel 80486 461
12.5	El procesador Pentium 464
	Organización de los registros 464 Procesamiento de interrupciones 469
12.6	El procesador PowerPC 472
	Organización de los registros 472 Procesamiento de interrupciones 476
12.7 12.8	Lecturas recomendadas 479 Palabras clave, preguntas de repaso y problemas 480
	Palabras clave 480 Preguntas de repaso 480 Problemas 480
Capítulo 13	Computadores de repertorio reducido de instrucciones 485
13.1	Características de la ejecución de instrucciones 489
	Operaciones 490 Operandos 491 Llamadas a procedimientos 492 Consecuencias 492
13.2	Utilización de un amplio banco de registros 493
	Ventanas de registros 494 Variables globales 496 Un amplio banco de registros frente a una caché 496
13.3 13.4	Optimización de registros basada en el compilador 497  Arquitectura de repertorio reducido de instrucciones 499