Jerarquía de memorias Diseño de una caché Tiempo de acceso Performance de la caché

Subsistema de Memoria

Organización de computadoras

Universidad Nacional de Quilmes

16 de junio de 2014



Repaso

- a Notación científica
- **b** Punto Flotante
 - Interpretación
 - Rango
 - Resolución
 - Nacionalización y bit implícito
- c Estándar IEEE 754
 - Clases de números
 - Ceros
 - Oenormalizados
 - O Normalizados
 - Infinitos
 - Not A Number
 - Interpretación



- la velocidad de proceso (en cantidad de instrucciones ejecutadas por segundo) se duplica
- 4 el tamaño de la memoria se duplica
- 3 la velocidad de la memoria crece menos del 10 %

- la velocidad de proceso (en cantidad de instrucciones ejecutadas por segundo) se duplica
- 4 el tamaño de la memoria se duplica
- 3 la velocidad de la memoria crece menos del 10 %

- la velocidad de proceso (en cantidad de instrucciones ejecutadas por segundo) se duplica
- 2 el tamaño de la memoria se duplica
- 3 la velocidad de la memoria crece menos del 10 %

- la velocidad de proceso (en cantidad de instrucciones ejecutadas por segundo) se duplica
- 2 el tamaño de la memoria se duplica
- 3 la velocidad de la memoria crece menos del 10 %

Crece la brecha entre la velocidad del procesador y la velocidad de la memoria





Jerarquía de memorias Diseño de una caché Tiempo de acceso Performance de la caché

En la ejecución de cada instrucción se accede al menos una vez a memoria

En la ejecución de cada instrucción se accede al menos una vez a memoria



La velocidad de ejecución de instrucciones está limitada por el tiempo de acceso a memoria que es mucho mayor al de la CPU

¿Como mejorar la performance del procesador?

¿Como mejorar la performance del procesador?



Aumentar la cantidad de instrucciones ejecutadas por segundo

¿Como mejorar la performance del procesador?



Aumentar la cantidad de instrucciones ejecutadas por segundo

+ Disminuir el tiempo de acceso a memoria

El dilema: ¿Cuánta? ¿Cuán rápida? ¿Cuán costosa?




Mucha capacidad + mucha velocidad = : Mucho costo:










Se necesita que la memoria tenga: gran capacidad y gran velocidad



Relación de compromiso entre el costo, la capacidad y el tiempo de acceso

Relación de compromiso entre el costo, la capacidad y el tiempo de acceso



menor tiempo de acceso mayor costo por bit

Relación de compromiso entre el costo, la capacidad y el tiempo de acceso




- menor tiempo de acceso mayor costo por bit
- mayor capacidad **** menor costo por bit

Relación de compromiso entre el costo, la capacidad y el tiempo de acceso



- menor tiempo de acceso mayor costo por bit
- mayor capacidad **** menor costo por bit
- mayor capacidad **** mayor tiempo de acceso



Jerarquía de memorias Diseño de una caché Tiempo de acceso Performance de la caché

Caminos hacia la solución:

Se incorpora memoria interna a la CPU (Registros)

Caminos hacia la solución:

- Se incorpora memoria interna a la CPU (Registros)
- Se incorpora memoria externa al sistema (operada a través de un módulo de E/S)

Caminos hacia la solución:

- Se incorpora memoria interna a la CPU (Registros)
- Se incorpora memoria externa al sistema (operada a través de un módulo de E/S)
- Se utilizan muchos tipos de memoria combinados

Caminos hacia la solución:

- Se incorpora memoria interna a la CPU (Registros)
- Se incorpora memoria externa al sistema (operada a través de un módulo de E/S)
- Se utilizan muchos tipos de memoria combinados

Subsistema de memoria: muchas memorias combinadas

Subsistema de memoria: muchas memorias combinadas



La interacción se optimiza para funcionar como una única memoria, grande y rápida

Subsistema de memoria: muchas memorias combinadas




La interacción se optimiza para funcionar como una única memoria, grande y rápida



Se organizan en una jerarquía




Antes, definiciones previas



Cada componente de almacenamiento puede caracterizarse según las dimensiones:

- Ubicación
- Unidad de transferencia
- Volatilidad
- Capacidad de escritura
- Método de acceso

Ubicación Interna o Externa al sistema de cómputos.



Volatilidad Una memoria es volátil cuando necesita alimentación eléctrica para mantener la información. Una memoria no volátil almacena información sin necesidad de tener alimentación y esa información no se deteriora.



Capacidad de escritura Las memorias de solo lectura NO pueden ser alteradas luego de ser escritas. Necesariamente deben ser también NO volátiles.



Read Only Memory (ROM)

Cuando un programa se carga en memoria permanece ahí hasta que

- a La memoria es sobreescrita
- b La computadora se apaga

ROM: Memoria de sólo lectura

- Para algunas aplicaciones, el programa no necesita ser cambiado y entonces puede ser 'hardwired' en una memoria de sólo lectura
- Las ROMs se utilizan para almacenar programas en videojuegos, calculadoras, hornos de microondas, computadoras de vehículos, etc.

ROM: Memoria de sólo lectura

- Para algunas aplicaciones, el programa no necesita ser cambiado y entonces puede ser 'hardwired' en una memoria de sólo lectura
- Quantificación Las ROMs se utilizan para almacenar programas en videojuegos, calculadoras, hornos de microondas, computadoras de vehículos, etc.

¿Algún otro ejemplo?



Jerarquía de memorias Diseño de una caché Tiempo de acceso Performance de la caché

Métodos de acceso

Secuencial La dirección de cada dato está almacenada junto con él. Debe recorrerse secuencialmente para buscar el dato. ****tiempo de acceso variable






Directo Aleatorio Asociativo

Secuencial

Directo La dirección de cada dato se basa en su ubicación física. Etapas del acceso:

- acceder directamente a la zona próxima del registro a buscar
- buscar secuencialmente dentro de esa zona.



Aleatorio Asociativo



Secuencial

Directo

Aleatorio Cada dato tiene un mecanismo de acceso único y cableado físicamente ****tiempo de acceso constante e independiente de los accesos anteriores. ¹

Asociativo

¹Random:(Statistics) governed by or involving equal chances for each item.

Secuencial


Directo

Aleatorio

Asociativo Cada celda es recuperada en función de su contenido en lugar de su dirección:

- Se busca un determinado patrón (clave) en cierto conjunto de bits de cada celda.
- Las comparaciones son simultáneas.
- El tiempo de acceso es constante.


Método de acceso aleatorio




Volvamos a la jerarquía de memorias

Solución: se emplea una jerarquía de memoria donde se complementan:

- costo por bit
- capacidad
- tiempo de acceso





- Registros: de velocidad igual a la cpu.
- Memoria principal: es volátil.
- Memoria secundaria: no volátil (ej: discos rígidos, tarjetas de memoria)



- ¿Porqué la memoria principal es volátil?
- ¿Porqué la memoria secundaria es no volátil?
- ¿Porqué las memorias principal y secundaria son de diferente tamaño?

¿Construir la memoria principal a base de registros?

¿Construir la memoria principal a base de registros?



¡NO!

Jerarquía de memorias Diseño de una caché Tiempo de acceso Performance de la caché

Principios de localidad

Localidad espacial

Localidad espacial



0000	ADD R0,R1
0001	SUB R1,R3
0002	AND R1,
0003	0×0F0F

Localidad espacial



0000	ADD R0,R1
0001	SUB R1,R3
0002	AND R1,
0003	0x0F0F

Localidad espacial



0000	ADD R0,R1
0001	SUB R1,R3
0002	AND R1,
0003	0×0F0F

Localidad temporal

Localidad temporal



```
0000 ADD R0,R1
0001 SUB R1,R3
0002 JMP -3
```

Localidad temporal



0000	ADD R0,R1
0001	SUB R1,R3
0002	JMP -3

Localidad temporal



0000	ADD R0,R1
0001	SUB R1,R3
0002	JMP -3

Localidad temporal



```
0000 ADD R0,R1
0001 SUB R1,R3
0002 JMP -3
```

Las celdas mas usadas se las quiere mas a mano

Las celdas mas usadas se las quiere mas a mano



¿Cómo se relaciona esto con la jerarquía de memoria que propusimos?

Las celdas mas usadas se las quiere mas a mano




¿Cómo se relaciona esto con la jerarquía de memoria que propusimos?



Se puede agregar una memoria mas pequeña pero mas rápida que la principal, para almacenar estas celdas

Jerarquía mejorada



Objetivos

La memoria caché tiene como objetivo

Objetivos

La memoria caché tiene como objetivo


- proveer una velocidad de acceso cercana a la de los registros
- pero al mismo tiempo proveer un mayor tamaño de memoria

Objetivos

La memoria caché tiene como objetivo

- proveer una velocidad de acceso cercana a la de los registros
- pero al mismo tiempo proveer un mayor tamaño de memoria

Para esto la caché contiene una copia de porciones de la memoria principal



Jerarquía de memorias Diseño de una caché Tiempo de acceso Performance de la caché

Pero... ¿Cómo es una lectura?

(1) La CPU pide una celda X

- (1) La CPU pide una celda X
- (2) La cache controla si X está cacheada

- (1) La CPU pide una celda X
- (2) La cache controla si X está cacheada
 - √ Si está cacheada (hit o acierto): se otorga X a la CPU

- (1) La CPU pide una celda X
- (2) La cache controla si X está cacheada
 - √ Si está cacheada (hit o acierto): se otorga X a la CPU
 - × Si NO está cacheada (fault o fallo):
 - Se lee un bloque de memoria principal que contiene X
 - Se cachea el bloque
 - se otorga X a la CPU

- (1) La CPU pide una celda X
- (2) La cache controla si X está cacheada
 - √ Si está cacheada (hit o acierto): se otorga X a la CPU
 - × Si NO está cacheada (fault o fallo):
 - Se lee un bloque de memoria principal que contiene X
 - Se cachea el bloque
 - se otorga X a la CPU



- (1) La CPU pide una celda X
- (2) La cache controla si X está cacheada
 - √ Si está cacheada (hit o acierto): se otorga X a la CPU
 - × Si NO está cacheada (fault o fallo):
 - Se lee un bloque de memoria principal que contiene X
 - Se cachea el bloque
 - se otorga X a la CPU

Jerarquía de memorias Diseño de una caché Tiempo de acceso Performance de la caché

Ajá... ¿Y la escritura?

(1) La CPU pide la escritura del valor V en la celda X

- (1) La CPU pide la escritura del valor V en la celda X
- (2) La cache controla si X está cacheada

- (1) La CPU pide la escritura del valor V en la celda X
- (2) La cache controla si X está cacheada
 - √ Si está cacheada (hit o acierto): se escribe V en la copia de X en la cache

- (1) La CPU pide la escritura del valor V en la celda X
- (2) La cache controla si X está cacheada
 - √ Si está cacheada (hit o acierto): se escribe V en la copia de X en la cache
 - × Si NO está cacheada (fault o fallo):
 - Se lee un bloque de memoria principal que contiene X
 - Se cachea el bloque
 - se escribe V en la copia de X en la cache

- (1) La CPU pide la escritura del valor V en la celda X
- (2) La cache controla si X está cacheada
 - √ Si está cacheada (hit o acierto): se escribe V en la copia de X en la cache
 - × Si NO está cacheada (fault o fallo):
 - Se lee un bloque de memoria principal que contiene X
 - Se cachea el bloque
 - 3 se escribe V en la copia de X en la cache

- (1) La CPU pide la escritura del valor V en la celda X
- (2) La cache controla si X está cacheada
 - √ Si está cacheada (hit o acierto): se escribe V en la copia de X en la cache
 - × Si NO está cacheada (fault o fallo):
 - Se lee un bloque de memoria principal que contiene X
 - Se cachea el bloque
 - se escribe V en la copia de X en la cache

Jerarquía de memorias Diseño de una caché Tiempo de acceso Performance de la caché

¿Cómo comprueba la caché si X está cacheada?

Memoria asociativa

¿Cómo registra la caché qué celdas están cacheadas?

Memoria asociativa

¿Cómo registra la caché qué celdas están cacheadas?



Almacena una etiqueta (tag) que identifica cada celda


```
ranura; tag | contenido de la celda de memoria ...
```

Memoria asociativa

¿Cómo registra la caché qué celdas están cacheadas?



Almacena una etiqueta (tag) que identifica cada celda




Memoria Asociativa




• La memoria principal se organiza en M bloques de K celdas cada uno.

۵



- La memoria principal se organiza en M bloques de K celdas cada uno.
- La <u>memoria caché</u> tiene **C** <u>líneas</u> (ranuras) de **K** celdas.






- La memoria principal se organiza en M bloques de K celdas cada uno.
- La memoria caché tiene C líneas (ranuras) de K celdas.


C < M *** cada bloque no tienen ranura permanente *** se necesita identificar cada bloque en cada ranura





- La memoria principal se organiza en M bloques de K celdas cada uno.
- La memoria caché tiene **C** <u>líneas</u> (ranuras) de **K** celdas.

C < M *** cada bloque no tienen ranura permanente *** se necesita identificar cada bloque en cada ranura



Diseño de una caché: Tamaño

Debe ser:

- suficientemente pequeña para que el costo global se asemeje al de la memoria principal sola
- suficientemente grande para que el tiempo de acceso global se acerque al de la caché

Además, una caché mas grande tiende a ser un poco mas lenta.

amaño unción de correspondencia Igoritmos de reemplazo olíticas de escritura amaño de bloque


Función de correspondencia

Diseño de una caché: Función de correspondencia

La función de correspondencia (mapeo) asocia los bloques de memoria con ranuras de la caché.

Suponer:

- una memoria de $2^6 = 64$ celdas
- ullet un tamaño de bloque de 4 celdas ightarrow 16 bloques
- una caché de 8 ranuras de 4 celdas cada una



maño nción de correspondencia goritmos de reemplazo slíticas de escritura maño de bloque


Correspondencia directa

Correspondencia directa

- Cada ranura se corresponde con un determinado conjunto de bloques de memoria, y cada bloque puede estar en solo una ranura.
- En cada ranura puede cargarse uno de 16/8=2 bloques de memoria.
- Para saber cual está cargado, se utiliza una etiqueta de 1 bit, y las direcciones de memoria se parten en los siguientes campos:
 tag(1b) ranura (3b) palabra (2b)

Tamaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura

Correspondencia directa



Tamaño Tunción de correspondencia Algoritmos de reemplazo Políticas de escritura Tamaño de bloque

Correspondencia directa

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda
- Función de correspondencia directa

¿Qué tamaño tiene el tag?

Correspondencia directa

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda
- Función de correspondencia directa

¿Qué tamaño tiene el tag?



16 celdas = 16 bloques repartidos en 4 líneas

16/4=4 bloques por línea

Se debe distinguir cuál de esos 4 bloques es el que está almacenado

Correspondencia directa

Para una dirección de memoria dada:

- se identifica la ranura
- se compara el primer bit con el tag de la ranura
- si coinciden se recupera la palabra dentro del bloque según los últimos 2 bits
 - Ventajas: simple y económico para implementar. No requiere

memoria de acceso aleatorio.

Desventajas: si un programa accede reiteradamente a palabras en

diferentes bloques pero que se corresponden a la

misma ranura ocurren muchos fallos.



Famaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Famaño de bloque

Correspondencia directa

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda
- Función de correspondencia directa

¿En que línea debo buscar la dirección 1010 ?

Correspondencia directa

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda
- Función de correspondencia directa

¿En que línea debo buscar la dirección 1010 ?



(tag) 10 | 10 (línea)



imaño inción de correspondencia goritmos de reemplazo olíticas de escritura imaño de bloque

Correspondencia asociativa

- Cualquier bloque puede almacenarse en cualquier ranura.
- El tag corresponde al número de bloque

- Cualquier bloque puede almacenarse en cualquier ranura.
- El tag corresponde al número de bloque
- entonces la dirección se divide en:

```
tag(4b) palabra (2b)
```

- Cualquier bloque puede almacenarse en cualquier ranura.
- El tag corresponde al número de bloque
- entonces la dirección se divide en:

tag(4b)	palabra (2b)
---------	--------------

Ventajas: Flexibilidad

Desventajas: La política de reemplazo es compleja, requiriendo

hardware y tiempo. Además, necesita una memoria

de acceso aleatorio y un tag "grande".

「amaño iunción de correspondencia Mgoritmos de reemplazo Políticas de escritura 「amaño de bloque

Correspondencia asociativa

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda
- Función de correspondencia asociativa

¿Qué tamaño tiene el tag?

Famaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Famaño de bloque

Correspondencia asociativa

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda
- Función de correspondencia asociativa

¿Qué tamaño tiene el tag?



No hay patrón de asignación cualquier bloque en cualquier línea 16 celdas = 16 bloques

Se debe distinguir cuál de esos 16 bloques es el que está almacenado en cada línea



Tamaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Tamaño de bloque

Correspondencia asociativa

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda
- Función de correspondencia asociativa

¿En que línea debo buscar la dirección 1010 ?

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda
- Función de correspondencia asociativa

¿En que línea debo buscar la dirección 1010 ?



¡En todas!



amaño unción de correspondencia Igoritmos de reemplazo olíticas de escritura amaño de bloque

Correspondencia asociativa por conjuntos

amaño unción de correspondencia Algoritmos de reemplazo Políticas de escritura Tamaño de bloque

Correspondencia asociativa por conjuntos

- Combina la flexibilidad del mapeo asociativo y la simplicidad del directo.
- Las ranuras se agrupan en conjuntos

Correspondencia asociativa por conjuntos

- Combina la flexibilidad del mapeo asociativo y la simplicidad del directo.
- Las ranuras se agrupan en conjuntos

Suponer conjuntos de 2 ranuras \rightarrow la cache tiene 4 conjuntos.

- Se usa el mapeo directo para encontrar el conjunto correspondiente a la dirección de memoria
- Se usa mapeo asociativo dentro del conjunto para encontrar el bloque.

Famaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Famaño de bloque

Correspondencia asociativa por conjuntos

Para una dirección de memoria dada:

- se identifica la ranura
- 2 se compara el primer bit con el tag de la ranura
- si coinciden se recupera la palabra dentro del bloque según los últimos 2 bits
 - Ventajas: simple y económico para implementar. No requiere

memoria de acceso aleatorio.


Desventajas: si un programa accede reiteradamente a palabras en

diferentes bloques pero que se corresponden a la

misma ranura ocurren muchos fallos.



Correspondencia asociativa por conjuntos



Tamaño unción de correspondencia Algoritmos de reemplazo Políticas de escritura Tamaño de bloque

Correspondencia asociativa por conjuntos

La dirección se divide en:

	tag(2b)	conjunto (2b)	palabra (2b)
--	---------	---------------	--------------

Para una dirección de memoria dada:

- se identifica el conjunto
- Se comparan los primeros 2 bits con los tags de las ranuras del conjunto
- si hay coincidencia se recupera la palabra dentro del bloque según los últimos 2 bits

Tamaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Tamaño de bloque

Correspondencia asociativa por conjuntos

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda y conjuntos de 2 líneas
- Función de correspondencia asociativa por conjuntos

¿Qué tamaño tiene el tag?

Correspondencia asociativa por conjuntos

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda y conjuntos de 2 líneas
- Función de correspondencia asociativa por conjuntos

¿Qué tamaño tiene el tag?



16 celdas = 16 bloques. Conj de 2 líneas •••• 4/2= 2 conj
16 bloques/2 conjuntos= 8 bloques por conjunto
¿cuál de los 8 bloques está almacenado en cada línea del conjunto?
••••• tag=3bits

Famaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Famaño de bloque

Correspondencia asociativa por conjuntos

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda y conjuntos de 2 líneas
- Función de correspondencia asociativa por conjuntos

¿En que línea debo buscar la dirección 1010 ?

Famaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Famaño de bloque

Correspondencia asociativa por conjuntos

Ejercicio

- Memoria principal de 16 celdas de 1 byte cada una
- Memoria caché de 4 líneas
- Bloques de 1 celda y conjuntos de 2 líneas
- Función de correspondencia asociativa por conjuntos

¿En que línea debo buscar la dirección 1010 ?



(tag) 101 | 0 (conjunto)

En todas las líneas del conjunto 0

maño nción de correspondencia goritmos de reemplazo líticas de escritura maño de bloque

Algoritmos de reemplazo

Algoritmos de reemplazo

Cuando se produce un fallo y un nuevo bloque debe ser cargado en la caché, debe elegirse una ranura (donde generalmente ya hay un bloque) para ocupar.

- Para el mapeo directo hay solo una posible ranura para un determinado bloque, así que no hay que elegir nada
- Para los mapeos asociativo y asociativo por conjuntos se necesita un algoritmo de reemplazo.

Γamaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Γamaño de bloque

Algoritmo LRU (Least Recently Used)

Menos recientemente usado

Se reemplaza el bloque que ha estado mas tiempo en la caché y sin referencias.

Algoritmo LRU (Least Recently Used)

Menos recientemente usado

Se reemplaza el bloque que ha estado mas tiempo en la caché y sin referencias.

Esto es facil de implementar en un caché asociativo por conjunto a 2 ranuras por conjunto:

- Cada ranura tiene un bit de USO.
- Cuando se hace referencia a un determinado bloque, su ranura se marca con USO=1 y la otra ranura con USO=0
- Cuando se trae un nuevo bloque se utiliza la ranura marcada USO=0.

Según el principio de localidad, este enfoque dará una buena tasa de aciertos.

Famaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Famaño de bloque

Algoritmo FIFO (First In-First Out)

El primero que llega es el primero que se va.

Se reemplaza el bloque que ha estado en la caché por mas tiempo.


Algoritmo FIFO (First In-First Out)

El primero que llega es el primero que se va.

Se reemplaza el bloque que ha estado en la caché por mas tiempo.

Se implementa con una lista circular:

- Las referencias a los bloques no computan nada
- Cuando se trae un nuevo bloque:
 - se pone en el lugar del primero de la lista
 - Se actualiza la lista para que el nuevo quede al final.



Tamaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Tamaño de bloque

Algoritmo LFU (Least Frequently Used)

Menos frecuentemente usado.

• Se reemplaza el bloque que ha sido usado menos veces.

Famaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Famaño de bloque

Algoritmo LFU (Least Frequently Used)

Menos frecuentemente usado.

- Se reemplaza el bloque que ha sido usado menos veces.
- Puede implementarse con un contador de accesos en cada ranura.

Algoritmo Aleatorio

- Se elige una ranura al azar
- Algunos estudios de simulación muestran que esta implementación es apenas menos performante que los anteriores

Políticas de escritura

Antes de que un bloque pueda ser reemplazado debe analizarse si fue modificado en caché pero no en memoria.

- imes Si NO fue modificado o se pisa con el bloque nuevo
- √ Si fue modificado → La memoria debe ser actualizada.

Políticas de escritura

Las posibles políticas de escritura deben tener en cuenta lo siguiente:

- Más de un dispositivo puede tener acceso a la memoria principal (ej: modulo de entrada-salida) Si una palabra fue alterada en la caché es inválida en Memoria principal.
- Cuando varios procesadores comparten la memoria a través de distintas caché.

Write-through

- Es la política mas simple.
- Todas las escrituras de caché se replican a memoria principal en el acto.

Ventajas: Puede haber otros dispositivos cach-cpu que

monitoreen las lineas de escritura a memoria.

Desventajas: Puede generarse un cuello de botella en memoria

Write-back

- Las actualizaciones a memoria se hacen sólo cuando un bloque es candidato a ser reemplazado.
- Se utiliza un bit dirty que se enciende cuando se hace una modificación en cache
- si dirty=1 cuando se reemplaza el bloque, se escribe en memoria

Ventaja: Las escrituras son mas eficientes

Desventaja: Algunas partes de la memoria son inválidas \rightarrow los

accesos de los módulos de entrada-salida deben pasar

por caché (cuello de botella)



Write-back vs. Write-through

 La experiencia muestra que solo el 15 % son accesos de escritura, por lo que una simple política Write-through en mas comunmente usada que Write-back

amaño unción de correspondencia Igoritmos de reemplazo olíticas de escritura amaño de blogue

Tamaño de bloque

¿Cuál es el tamaño de bloque óptimo?

Tamaño Función de correspondencia Algoritmos de reemplazo Políticas de escritura Tamaño de bloque

Tamaño de bloque

¿Cuál es el tamaño de bloque óptimo?

Cuando se hace referencia a una palabra, se carga en la caché un número de palabras adyacentes.

Tamaño de bloque

¿Cuál es el tamaño de bloque óptimo?

Cuando se hace referencia a una palabra, se carga en la caché un número de palabras adyacentes.

- Si el bloque crece, la tasa de aciertos crece por el principio de localidad, hasta un cierto límite cuando se incluyen palabras demasiado distantes.
- ullet Los bloques mas grandes reducen el número de bloques en caché o la información es reemplazada mas rápido

Tamaño de bloque

¿Cuál es el tamaño de bloque óptimo?

Cuando se hace referencia a una palabra, se carga en la caché un número de palabras adyacentes.

- Si el bloque crece, la tasa de aciertos crece por el principio de localidad, hasta un cierto límite cuando se incluyen palabras demasiado distantes.
- ullet Los bloques mas grandes reducen el número de bloques en caché ightarrow la información es reemplazada mas rápido

La relación entre tamaño de bloque y tasa de aciertos es compleja y no hay un valor óptimo para el tamaño de bloque. Un valor razonable es entre 4 y 8 palabras.



Tasa de acierto y Tiempo efectivo de acceso

Dos indicadores de la performance de la memoria caché son:

 Si tenemos n accesos a memoria, y de esos k fueron hit, la tasa de aciertos se calcula como:

$$ta = \frac{\#k}{\#n}$$

la tasa de fallos se calcula como:

$$tf = 1 - ta$$



Tiempo de acceso Total

Si tenemos n accesos, una tasa de aciertos Ta y conocemos el tiempo de cache tc y el tiempo de respuesta de la memoria tm:

•
$$tp = n*Ta*tc + n*(1-Ta)*(tc+tm)$$

- Memoria principal con
 - a bloques de 16 palabras
 - b tiempo de acceso de 2500ns
- Memoria caché con
 - a mapeo (correspondencia) directo
 - b 4 ranuras de 16 palabras
 - c tiempo de acceso de 80ns
 - d inicialmente vacía
- Programa: Ensamblado en las celdas 48 a 95



Evento	Dirección	Bloque	Tiempo
1 fallo	48	3	2500ns + 80ns
15 aciertos	49-63	3	80*15ns=1200ns
1 fallo	64	4	$2500 \mathrm{ns} + 80 \mathrm{ns}$
15 aciertos	65-79	4	80*15ns=1200ns
1 fallo	80	5	$2500 \mathrm{ns} + 80 \mathrm{ns}$
15 aciertos	81-95	5	80*15ns=1200ns

```
#aciertos: 45

#fallos: 3

#refs 48

tasa de aciertos = 45/48 = 0.9375

tiempo de acceso efectivo = \frac{45*80ns+3*(2500ns+80ns)}{48} = \frac{3600+7740}{48} = \frac{11340ns}{48} = 236,25ns
```

#aciertos: 45

!! el TAE es mucho mayor al TAC, pero se debe al alto costo de un acceso a memoria.



- 1 Jerarquía de memorias
- Diseño de una caché
 - Tamaño
 - Función de correspondencia
 - Algoritmos de reemplazo
 - Políticas de escritura
 - Write-through
 - Tamaño de bloque
- Tiempo de acceso
- Performance de la caché



Read Only Memory (ROM)

ROM: Memoria de sólo lectura

Cuando un programa se carga en memoria permanece ahí hasta que

- a La memoria es sobreescrita
- b La computadora se apaga

ROM: Memoria de sólo lectura

- Para algunas aplicaciones, el programa no necesita ser cambiado y entonces puede ser 'hardwired' en una memoria de sólo lectura
- Las ROMs se utilizan para almacenar programas en videojuegos, calculadoras, hornos de microondas, computadoras de vehículos, etc.

ROM: Memoria de sólo lectura

- Para algunas aplicaciones, el programa no necesita ser cambiado y entonces puede ser 'hardwired' en una memoria de sólo lectura
- Las ROMs se utilizan para almacenar programas en videojuegos, calculadoras, hornos de microondas, computadoras de vehículos, etc.

¿Algún otro ejemplo?



PROM: Memoria de sólo lectura programable

PROM


- Para grandes producciones, la ROM se programa en fábrica, pero también existen las ROM Programables (PROM) que son escritas por el usuario usando un dispositivo para tal fin.
- 2 Las PROM pueden utilizarse para implementar Unidades de control o ALUs

EPROM: Memoria de sólo lectura programable

EPROM y EEPROM

Si es necesario escribirla mas de una vez:

- Las EPROM pueden ser borradas con luz ultravioleta,
- 2 Las EEPROM que pueden borrarse eléctricamente.



Memoria EPROM



Borrador de EPROM

