

Laboratorio 2:

Lógica secuencial

lectura de señales asíncronas y módulos genéricos

Diseño automático de sistemas


José Manuel Mendías Cuadros

Dpto. Arquitectura de Computadores y Automática Universidad Complutense de Madrid



Presentación

- Diseñar un cronómetro de vueltas que cuente segundos módulo 60:
 - Cambio de estado (contando o parado) a activación de starStop_n.
 - Reinicio síncrono a activación de clear_n.
 - Parada de visualización (pero continúa la cuenta interna) a activación de lap_n.
- Tomará las señales y visualizará la cuenta del siguiente modo:
 - Los segundos los mostrará en decimal en los displays 7-segs de la placa XST.
 - Los puntos de dichos displays parpadearán a 5 Hz.
 - Las señales de entrada las tomará de 3 pulsadores de la placa XST:
 - PB2: startStop_n, PB3: lap_n, PB4: clear_n
 - o Podrá resetearse asíncronamente pulsando el pulsador PB1 de la placa XSA-3S.
 - Para la medida del tiempo, tomará como base el reloj a 50 MHz de la placa XSA-3S.




Presentación lectura de pulsadores/interruptores

- La señal generada por un pulsador/interruptor tiene las siguientes características:
 - Es asíncrona: puede cambiar en cualquier momento con independencia del reloj.
 - Leída por un sistema secuencial puede llevar a sus biestables a metaestabilidad.
 - Tiene rebotes: cada pulsación se traduce en un tren de pulsos de presión y otro tren de pulsos de depresión.
 - Una única pulsación puede interpretarse erróneamente como una serie de ellas.
 - Es de baja frecuencia: en comparación con las señales síncronas del sistema, es una señal que hace cambia con poca frecuencia y se activa durante largos periodos.
 - Leída por un sistema secuencial de alta frecuencia, una única pulsación se traduce en una serie de valores idénticos leídos durante un gran número de ciclos consecutivos.
- Por ello, toda señal leída por un sistema secuencial y procedente de un pulsador/interruptor es necesario adecuarla a través de:
 - Sincronizador: hace que la señal cambie en instantes síncronos.
 - Eliminador de rebotes: elimina los vaivenes transitorios de la señal.
 - Detector de flancos: convierte una señal que se activa durante varios ciclos en una que lo hace durante un solo ciclo.

problema (i)




- Para que biestable disparado por flanco tenga un comportamiento predecible, la entrada debe estar estable en las proximidades del flanco:
 - Como mínimo debe estar estable durante el tiempo de setup (antes del flanco) y durante tiempo de hold (después del flanco).




problema (ii)


- Cuando se viola el tiempo de hold o el de setup, el biestable entra en un estado metaestable caracterizado por:
 - o El retardo de propagación del biestable no está acotado.
 - o El valor de salida del biestable es impredecible
 - o Si un biestable entra en metaestabilidad puede arrastrar al resto de biestables.
 - Mientras no se estabilice, no lo hacen las señales que dependen de él.



problema (iii)

- Las herramientas EDA garantizan que los circuitos internamente tienen un comportamiento predecible:
 - o Porque diseñan la lógica combinacional de manera que todas las señales internas se estabilizan fuera del periodo de apertura de todos los biestables.
 - Lo hacen asegurando que los retardos de la lógica combinacional sintetizada satisfacen las ligaduras de retardo máximo y mínimo establecidas en cada camino.





ligadura de retardo máximo:


$$t_{CLK} \ge (t_d^{f_1} + t_d^{lc} + t_s^{f_2})$$

ligadura de retardo mínimo:

$$(t_c^{ff_1} + t_c^{lc}) \ge t_h^{ff_2}$$


problema (iv)

- Sin embargo, una señal externa (o proveniente de otro dominio de reloj) puede cambiar en cualquier momento
 - Pudiendo llevar a metaestabilidad a algunos de los biestables que la leen directa o indirectamente.
 - Que lo haga, depende del momento del ciclo en que se produzca cada uno de los cambios asíncronos y del retardo de la lógica combinacional que atraviese la señal.



sincronizador de 2 etapas (i)

- Un sincronizador es un circuito que retrasa los cambios de una señal al inicio de alguno de los ciclos siguientes.
 - De este modo los cambios de la señal sincronizada nunca se producirán durante el periodo de apertura de los biestables que la leen.
 - La señal sincronizada será una señal interna que las herramientas EDA podrán garantizar que tenga una temporización correcta.




DAS

Señales asíncronas

sincronizador de 2 etapas (ii)

- Se construye encadenando un número suficiente de flip-flops.
 - El número necesario depende de las condiciones de funcionamiento del sistema.




- El sincronizador evita que los biestables del sistema entren en metaestabilidad
 - Sin embargo, como la señal de entrada es asíncrona, los biestables que forman el sincronizador pueden entrar en metaestabilidad.



sincronizador de 2 etapas (iii)



- Un sincronizador se dice que en un ciclo dado falla
 - Si propaga metaestabilidad a su salida, en otro caso se dice que acierta.
- Para que un sincronizador de 2 etapas falle, es necesario:
 - Que la señal de entrada cambie durante el periodo de apertura del primer biestable.
 - Que el primer biestable continúe en estado metaestable pasado un ciclo de reloj
 - De manera que el segundo biestable capture la metaestabilidad.



sincronizador de 2 etapas (iv)



- Calculemos analíticamente la tasa de fallos (nunca nula):
 - La probabilidad de que exista una transición en la entrada del sincronizador durante el tiempo de apertura del primer biestable es:

$$p_a = rac{t_a}{t_{clk}} = t_a \cdot f_{clk}$$
 $egin{array}{ccc} t_a & : ext{tiempo de apertura del biestable} \ t_{clk} & : ext{periodo del reloj de muestreo} \ f_{clk} & : ext{frecuencia del reloj de muestreo} \ \end{array}$

 La probabilidad de que tras dicha transición el biestable continúe en estado metaestable durante un cierto tiempo de espera es:

$$p_{fallo} = t_a \cdot f_{clk} \cdot e^{rac{-t_w}{ au}}$$
 au : tiempo de regeneración t_w : tiempo de espera

 Suponiendo que cualquier transición de la entrada puede provocar fallo de sincronización y que el periodo de espera debe ser de 1 ciclo (para que el segundo biestable capture la metaestabilidad del primero):

$$f_{fallo} = f_x \cdot t_a \cdot f_{clk} \cdot e^{\frac{-t_{clk}}{\tau}}$$
 : frecuencia de conmutación de la entrada

o El tiempo medio entre fallos:

$$t_{MTBE} = \frac{1}{f_{fallo}} = \frac{e^{\frac{t_{clk}}{\tau}}}{f_x \cdot t_a \cdot f_{clk}}$$

sincronizador de 2 etapas (v)



- Haciendo las siguientes suposiciones:
 - o $t_a = 0.2 \text{ ns} = 0.2 \cdot 10^{-9} \text{ s} / \tau = 0.2 \text{ ns} = 0.2 \cdot 10^{-9} \text{ s}$
- Un sincronizador de 2 etapas que conecta un pulsador a un sistema sistema secuencial a 50 MHz fallará:
 - o $f_{clk} = 50 \text{ MHz} = 50 \cdot 10^6 \text{ s}^{-1} / t_{clk} = 20 \text{ ns} = 20 \cdot 10^{-9} \text{ s}$
 - o $f_x = 0.1 \text{ KHz} = 0.1 \cdot 10^3 \text{ s}^{-1}$
 - o $t_{MTTF} = 8.52 \cdot 10^{35}$ años (la edad del universo = $13.7 \cdot 10^9$ años)
- Sin embargo si aumentamos la frecuencia de reloj a 500 MHz fallará:
 - o $f_{clk} = 500 \text{ MHz} = 500 \cdot 10^6 \text{ s}^{-1} / t_{clk} = 2 \text{ ns} = 2 \cdot 10^{-9} \text{ s}$
 - o $f_x = 0.1 \text{ KHz} = 0.1 \cdot 10^3 \text{ s}^{-1}$
 - o $t_{MTTF} = 37 \text{ min}$

No obstante los fabricantes tratan de reducir t_a y en especial τ de modo que el problema aparece solo a altas frecuencias de reloj:


- 90's: $t_a = 50$, $\tau = 0.3$
- 10's: $t_a = 0.1$, $\tau = 0.04$ (Xilinx)

sincronizador de 2 etapas (vi)



```
library ieee;
use ieee.std_logic_1164.all;
entity synchronizer is
 port (
                                                aux(0)
                                                             aux(1)
          : in std_logic;
    clk
          : in std_logic;
    xSync : out std_logic
  );
end synchronizer;
architecture syn of synchronizer is
begin
                               sería equivalente usando una señal
 process (clk)
   variable aux : std logic vector(1 downto 0);
 begin
    xSync <= aux(1);
    if rising_edge(clk) then
      aux(1) := aux(0);
      aux(0) := x;
    end if;
  end process;
end syn;
```


synchronizer.vhd






problema


- Toda señal proveniente de un contacto mecánico presenta un vaivén transitorio tras cada cambio de estado.
- Un eliminador de rebotes es un circuito que, conocida la duración del rebote, filtra las transiciones que siguen a todo cambio de estado




eliminador de rebotes




eliminador de rebotes




eliminador de rebotes




eliminador de rebotes




eliminador de rebotes




eliminador de rebotes



eliminador de rebotes



debouncer.vhd





debouncer. vhd



KHz = ciclos/ms al multiplicarlo por ms resultan los ciclos que se necesita contar

```
timer:
process (rst_n, clk)
  constant TIMEOUT : natural := (BOUNCE*FREQ)-1;
                    : natural range 0 to TIMEOUT;
  variable count
begin
  if count=0 then
    timerEnd <= '1';</pre>
  else
    timerEnd <= '0';</pre>
  end if;
  if rst n='0' then
    count := 0;
  elsif rising_edge(clk) then
    if startTimer='1' then
      count := TIMEOUT ;
    elsif timerEnd='0' then
      count := count - 1;
    end if:
  end if;
end process:
```

la cuenta es local al proceso, es de tipo natural por comodidad. La herramienta determinará el número de bits necesarios

usa una variable porque la fsm no necesita conocer la cuenta, solo necesita saber el final de ella

debouncer. vhd


```
fsm:
process (rst n, clk, x n)
  type states is (
    waitingKeyDown,
    keyDownDebouncing,
    waitingKeyUp,
    KeyUpDebouncing);
  variable state: states;
begin
  xDeb n <= '1';
  startTimer <= '0';
  case state is
    when waitingKeyDown =>
      if x n='0' then
        startTimer <= '1';</pre>
      end if:
    when keyDownDebouncing =>
      xDeb n <= '0';
    when waitingKeyUp =>
      xDeb n <= '0';</pre>
      if x n='1' then
        startTimer <= '1';</pre>
      end if:
    when KeyUpDebouncing =>
      null:
  end case;
```

```
if rst n='0' then
    state := waitingKeyDown;
  elsif rising edge(clk) then
    case state is
      when waitingKeyDown =>
        if x n='0' then
          state := keyDownDebouncing;
        end if:
      when keyDownDebouncing =>
        if timerEnd='1' then
          state := waitingKeyUp;
        end if;
      when waitingKeyUp =>
        if x n='1' then
          state := KeyUpDebouncing;
        end if:
      when KeyUpDebouncing =>
        if timerEnd='1' then
          state := waitingKeyDown;
        end if:
    end case:
  end if:
end process;
```

Señales de baja frecuencia

problema


- Las señales provenientes de la interacción humana cambian a baja frecuencia.
 - o Un valor a escala humana se interpreta como múltiples a escala microelectrónica.
- Un detector de flanco es un circuito que transforma señales activas durante muchos ciclos en señales activas durante un único ciclo.



Señales de baja frecuencia

detector de flancos

 Para detectar los flancos, compara el valor de la señal actual con el que tenía hace un ciclo.



Señales de baja frecuencia


```
library ieee;
use ieee.std_logic_1164.all;
entity edgeDetector is
  port (
    rst n : in std logic;
                                x n
    clk : in std logic;
    x_n : in std_logic;
                                 clk
    xFall : out std_logic;
    xRise : out std logic
  );
end edgeDetector;
architecture syn of edgeDetector is
begin
  process (rst n, clk)
    variable aux1, aux2: std logic;
  begin
    xFall <= (not aux1) and aux2;
    xRise <= aux1 and (not aux2);</pre>
    if rst_n='0' then
      aux1 := '1';
      aux2 := '1';
    elsif rising edge(clk) then
      aux2 := aux1;
      aux1 := x_n;
    end if:
  end process;
end syn;
```

xRise




diagrama RTL

















DAS

Diseño principal







leftSegs




leftSegs




leftSegs



leftSegs






Contador modular genérico

modcounter.vhd

```
library ieee;
use ieee.std logic 1164.all;
use work.common.all;
entity modCounter is
  generic
   MAXVALUE: natural -- valor maximo alcanzable
  );
 port
   rst_n : in std_logic;
                          -- reset asíncrono del sistema (a baja)
   clk : in std logic;
                          -- reloj del sistema
   clear : in std logic;
                           -- puesta a 0 sincrona
   ce : in std_logic;
                           -- capacitacion de cuenta
   tc : out std logic;
                           -- fin de cuenta
   la anchura del puerto es genérica
 );
end modCounter;
                                               y usa función de common para
                                               definirla
library ieee;
use ieee.numeric std.all;
architecture syn of modCounter is
  signal cs : unsigned(count'range);
                            ************
begin
                                           el uso de range es más expresivo y
                                           compacto que volver a usar el genérico
end syn;
```

Contador modular genérico

modcounter.vhd




41

end syn;

Diseño principal

lab2.vhd





lab2.vhd



```
begin
                                                         en reposo los pulsadores valen '1'
  startStopSynchronizer : synchronizer
    generic map ( STAGES => 2, INIT => '1' );
    port map ( ... );
  startStopDebouncer : debouncer
                                                          sincroniza, elimina rebotes y detecta
    generic map ( FREQ => 50_000, BOUNCE => 50 )
                                                         flancos de startStop
    port map ( ... );
  startStopEdgeDetector : edgeDetector
    port map ( ..., xRise => open );
  clearSynchronizer: synchronizer
    generic map ( ... );
    port map ( ... );
  clearDebouncer : debouncer
                                                          sincroniza, elimina rebotes y detecta
    generic map ( ... )
                                                          flancos de clear
    port map ( ... );
  clearEdgeDetector : edgeDetector
    port map ( ... );
  lapSynchronizer: synchronizer
    generic map ( ... );
    port map ( ... );
  lapDebouncer : debouncer
                                                          sincroniza, elimina rebotes y detecta
    generic map ( ... )
                                                         flancos de lap
    port map ( ... );
  lapEdgeDetector : edgeDetector
    port map ( ... );
```

lab2.vhd

```
toggleFF:
process (rst n, clk)
begin
  if rst n='0' then
    startStopTFF <= ...;</pre>
    lapTFF
             <= ...;
  elsif rising edge(clk) then
    if ... then
      startStopTFF <= ...;</pre>
    end if;
    if ... then
      lapTFF <= ...;</pre>
    end if:
  end if:
end process;
cycleCounter : modCounter
  generic map ( MAXVALUE => 5_000_000-1 )
  port map ( ... );
decCounter : modCounter
  generic map ( MAXVALUE => 9 )
  port map ( ... );
secLowCounter : modCounter
  generic map ( ... )
  port map ( ... );
secHighCounter : modCounter
  generic map ( ... )
  port map ( ... );
```

biestables T para startStop y lap

contador de ciclos en una decima de segundo

contador 0-9 de décimas de segundo

contador 0-9 de unidades de segundo

contador 0-6 de decenas de segundo

lab2.vhd

lapRegister: process (rst_n, clk) begin if rst n='0' then secLowReq <= ...;</pre> secHighReg <= ...;</pre> elsif rising edge(clk) then if ... then secLowReq <= ...</pre> secHighReg <= ...;</pre> elsif ... then secLowReg <= ...;</pre> secHighReg <= ...;</pre> end if: end if; end process; leftConverterMux : secHighMux <= ... when ... else ...;</pre> rigthConverterMux: secLowMux <= ... when ... else ...;</pre> leftConverter : bin2seqs port map (...); rigthConverter : bin2segs port map (...);

registros de lap (almacenan la cuenta actual cuando se pulsa)

multiplexan la salida del contador o del registro de lap

convierten a 7-segmetos

end syn;

Tareas



- Crear el proyecto lab2 en el directorio DAS
- Descargar de la Web en el directorio **common** los ficheros: 2.
 - synchronizer.vhd, debouncer.vhd y edgedetector.vhd
- Descargar de la Web en el directorio **lab2** los ficheros: 3.
 - modcounter.vhd, lab2.vhd y lab2.ucf
- Completar el fichero common. vhd con la declaración de los nuevos 4. componentes reusables (el contador modular: no)
- Completar el código omitido en los ficheros: 5.
 - modcounter.vhd y lab2.vhd
- Añadir al proyecto los ficheros: 6.
 - common.vhd, bin2segs.vhd, synchronizer.vhd, debouncer.vhd, edgedetector.vhd, modcounter.vhd, lab2.vhd y lab2.ucf
- Sintetizar, implementar y generar el fichero de configuración. 7.
- Conectar la placa y encenderla. 8.
- Descargar el fichero lab2.bit 9.

46

Acerca de Creative Commons





- Ofrece algunos derechos a terceras personas bajo ciertas condiciones. Este documento tiene establecidas las siguientes:
 - Reconocimiento (Attribution):
 En cualquier explotación de la obra autorizada por la licencia hará falta reconocer la autoría.
 - No comercial (Non commercial):

 La explotación de la obra queda limitada a usos no comerciales.
 - Compartir igual (Share alike):

 La explotación autorizada incluye la creación de obras derivadas siempre que mantengan la misma licencia al ser divulgadas.

Más información: https://creativecommons.org/licenses/by-nc-sa/4.0/