

简介

本参考手册面向应用开发人员，提供有关如何使用 STM32U5 系列微控制器的存储器和外设的完整信息。

有关订购信息以及器件的机械与电气特性，请参见相应的数据手册。

有关 Arm® Cortex®-Mx 内核的信息，请参见相应的 Arm® 技术参考手册，可从 <http://infocenter.arm.com> 获取。

STM32U5 系列微控制器搭载 ST 最先进的专利技术。

相关文档

- STM32U535xx 数据手册 (DS14217)
- STM32U545xx 数据手册 (DS14216)
- STM32U535xx 和 STM32U545xx 器件勘误手册 (ES0587)
- STM32U575xx 数据手册 (DS13737)
- STM32U585xx 数据手册 (DS13086)
- STM32U575xx 和 STM32U585xx 器件勘误手册 (ES0499)
- STM32U59xxx 数据手册 (DS13633)
- STM32U5Axxx 数据手册 (DS13543)
- STM32U59xxx 和 STM32U5Axxx 器件勘误手册 (ES0553)
- STM32 Cortex®-M33 MCU 编程手册 (PM0264)

目录

1	文档约定	122
1.1	概述	122
1.2	寄存器相关缩写词列表	122
1.3	词汇表	123
1.4	外设可用性	123
2	存储器和总线架构	124
2.1	系统架构	124
2.1.1	快速 C 总线	126
2.1.2	慢速 C 总线	126
2.1.3	S 总线	127
2.1.4	DCACHE S 总线	127
2.1.5	GPDMA 总线	127
2.1.6	OTG_HS 总线	127
2.1.7	LTDC 总线	127
2.1.8	GPU2D 总线	127
2.1.9	GFXMMU 总线	128
2.1.10	SDMMC1 和 SDMMC2 控制器 DMA 总线	128
2.1.11	总线矩阵	128
2.1.12	AHB/APB 总线桥	128
2.1.13	SmartRun 域 (SRD)	128
2.2	Arm TrustZone 安全架构	129
2.2.1	默认 Arm TrustZone 安全状态	130
2.2.2	Arm TrustZone 外设分类	131
2.3	存储器结构	135
2.3.1	简介	135
2.3.2	存储器映射和寄存器边界地址	136
2.3.3	嵌入式 SRAM	146
2.3.4	Flash 概述	146
3	系统安全	147
3.1	主要安全功能	147
3.2	安全安装	148

3.3	安全启动	148
3.3.1	唯一自举入口和 BOOT_LOCK	148
3.3.2	系统 Flash 中的不可变信任根	149
3.4	安全更新	149
3.5	使用 TrustZone 实现资源隔离	149
3.5.1	TrustZone 安全架构	150
3.5.2	Cortex-M33 的 Armv8-M 安全扩展	150
3.5.3	使用 IDAU/SAU 分配存储器和外设	150
3.5.4	使用 GTZC 分配存储器和外设	152
3.5.5	管理 TrustZone 感知外设中的安全性	156
3.5.6	激活 TrustZone 安全	162
3.5.7	禁用 TrustZone 安全	163
3.6	其他资源隔离	163
3.6.1	使用安全隐藏保护 (HDP) 实现临时隔离	163
3.6.2	使用 Cortex 特权模式实现资源隔离	164
3.7	安全执行	167
3.7.1	存储器保护单元 (MPU)	167
3.7.2	嵌入式 Flash 写保护	167
3.7.3	入侵检测和响应	168
3.8	安全存储	170
3.8.1	硬件密钥管理	171
3.8.2	唯一 ID	172
3.9	加密引擎	172
3.9.1	加密引擎特性	172
3.9.2	安全 AES 协处理器 (SAES)	173
3.9.3	动态解密引擎 (OTFDEC)	174
3.10	产品生命周期	174
3.10.1	通过读保护 (RDP) 管理生命周期	175
3.10.2	推荐的选项字节设置	178
3.11	访问控制调试	178
3.11.1	通过读保护 (RDP) 实现调试保护	178
3.12	软件知识产权保护与协同开发	179
3.12.1	通过 RDP 实现软件知识产权保护	180
3.12.2	通过 OTFDEC 实现软件知识产权保护	180
3.12.3	其他软件知识产权保护	182