AGSTU	TEKNISK RAPPORT	AGSTU
Författare: Darwin Rengifo E-postadress :	Uppgift: TIMER_IP Komponent Fil: darwin_rengifo_HWSW_IP_Timer Version : 1	

HW/SW IP KOMPONENT-
PROTOTYP AV TIMER_IP

Darwin Rengifo

2019-02-24

Sammanfattning:
Denna rapport beskriver arkitekturen för den hårdvaran Timer IP. Den arkitekturen innehåller två komponenten: En komponent som kontrollerar hårdvaran funktionalitet och en top-fil för att skapa kommunikation Avalon interface för den läsning och skrivning. Denna rapport innehåller, projektarkitektur och beskrivning av utvecklade komponenter. För att slutsats sammanfattningen detta projekt visar integration av Timer IP komponent med Qsys verktyget för att skapar kommunikation mellan HW/SW.

Innehåll


1. INLEDNING 2
2. HÅRDVARAN ARKITEKTUR FÖR INGÅENDE KOMPONENTER. 3
2.1 Komponenter 3
2.1.1 Timer_hw_IP 3
2.1.1.1 Timer_top 3
2.1.2 System ID 3
2.1.3 On-Chip RAM 3
2.1.4 JTAG UART 3
3. KONSTRUKTIONS BESKRIVNING 4
3.1 Systemarkitektur 4
3.2 Delsystem 5
3.2.1 Toppnivån 5
3.2.1.1 Systemarkitektur 5
3.2.2 Timer IP – komponent 6
3.2.3 Funktionalitetet Timer - komponent 7
3.2.3.1 Systemarkitektur 7
4. VERIFFIERING 8
4.1 Testbänken 8
4.2 Resultat från simulerin 8
5. SYSTEM VALIDATION PÅ NIOS II(SW) 9

1. INLEDNING

Denna rapport beskriver som bygger en hårdvaran Timer IP komponent. Det kommer att validerats resultat på modelsim. Det skapar på Nios mjukvara för att visar komponenten funktionalitet.

2. HÅRDVARAN ARKITEKTUR FÖR INGÅENDE KOMPONENTER.

Systemarkitekturen som FPGA:n programmerats med är en enkel bussarkitektur med en mikroprocessor av typen Nios II som styr, se Figur 1.



Figur 1. Systemarkitektur, blockschema FPGA

2.1 Komponenter

I projektet ska flera komponenter utvecklas.

2.1.1 Timer_hw_IP

Filen som skapar Avalon bus interface av läsning/skrivning även instansierar komponent som använder för att ändrar hastighet frekvensen.

2.1.1.1 Timer_top

Kontrollerar sekvensen av reset-stop-start-read på hårdvaran.

2.1.2 System ID

En komponent som innehåller information om hårdvaruversion.

2.1.3 On-Chip RAM

Intern styrenhet för SDRAM-minnet.

2.1.4 JTAG UART


Kommunikationsgränssnitt mellan USB Blaster och data/instruktionsbus. Används för kommunikation mellan PC och CPU för programmering och debuggning.

3. KONSTRUKTIONS BESKRIVNING


Programmet körs på kortet DE10-Lite är en robust hårdvara design plattform som byggde kring Altera MAX 10 FPGA med en Nios II-CPU som är anpassad för ingenjörsjobbet.

3.1 Systemarkitektur


TOPPNIVÅN arkitektur visas i Figur 2, i figur 3 visar komponenthierarki och i figur 4 visar QSYS interface.



Figur 2. Systemarkitekturen för hårdvaran TIMER_IP



Figur 3. Komponenthierarki för hårdvaran TIMER_IP



Figur 4. QSYS interface för TIMER_IP komponenter

3.2 Delsystem

Systemet innehålla följande komponenter:


3.2.1 Toppnivån

Komponent namn: ***Timer_top_ip***

3.2.1.1 Systemarkitektur

Den toppnivån användas för att instansierar Qsys interface son innehålla TIMER_HW_IP komponenten.

TOPPNIVÅN symbol visas i Figur 5 och i Tabell 1 visar In- och utsignalerna.



Figur 5. TOPPNIVÅN för ultraljudsensor

Tabell 1. In- och utsignalerna till TOPP filen

Signal	Namn	Riktning	Typ
Klocksignal 50 MHz	CLOCK_50	in	std_logic
Switch reset	RESET_N	in	std_logic
Chip select	CS_N	in	std_logic
Address	ADDR	in	std_logic_vector(1 downto 0)
Write Enable	WRITE_N	in	std_logic
Read Enable	READ_N	in	std_logic, std_logic_vector
Write data 32 bitar	DIN	in	std_logic_vector(31 downto 0)
Read data 32 bitar	DOUT	out	std_logic_vector(31 downto 0)


3.2.2 Timer IP – komponent

Komponent namn: ***TIMER_HW_IP***
*Instansnamn****: b0v_inst_TIMER_HW_IP***

3.2.2.1 Systemarkitektur

Det skapar interface för att CPU'n kan read och skriver genom denna komponent.

TIMER_HW_IP-komponentens symbol visas i Figur 6 och i Tabell 2 visar In- och utsignalerna.



Figur 6. TIMER_HW_IP komponent

Tabell 2. In- och utsignalerna till TIMER_HW_IP fil

Signal	Namn	Riktning	Typ
Klocksignal 50 MHz	CLOCK_50	in	std_logic
Switch reset	RESET_N	in	std_logic
Chip select	CS_N	in	std_logic
Address	ADDR	in	std_logic_vector(1 downto 0)
Write Enable	WRITE_N	in	std_logic
Read Enable	READ_N	in	std_logic, std_logic_vector
Write data 32 bitar	DIN	in	std_logic_vector(31 downto 0)

Read data 32 bitar	DOUT	out	std_logic_vector(31 downto 0)

Ingången signaler

CLOCK_50: 50Mhz input clock.
sw(reset_n): Reset av signalen. Active low.
cs_n: Det blir noll för aktivering läsning eller skrivning.
address: Två bitar. Offset noll till address="00" och offset fira till address="01".
write_n: aktiverar med "0" för skrivning på Avalon interface
read_n: aktiverar med "0" för läsning på Avalon interface
din: Data bus ingång som skriver till komponenten

Utgången signaler

dout: Data bus utgång som läser från komponenten


3.2.3 Funktionalitetet Timer - komponent

Komponent namn: ***timer_top***
*Instansnamn****: timer_function***

3.2.3.1 Systemarkitektur

Komponenten som kontrollerar hårdvaran funktionalitet(Reset, Stop,Start,Read).

TIMER_TOP-komponentens symbol visas i Figur 7 och i Tabell 3 visar In- och utsignalerna.



Figur 7. TIMER_TOP komponent

Tabell 3. In- och utsignalerna till TIMER_TOP filen

Signal	Namn	Riktning	Typ
Klocksignal 50 MHz	CLOCK_50	in	std_logic
Switch reset	reset_n	in	std_logic
Kontroll hårdvaran	control_timer	in	std_logic_vector(1 downto 0)
Timer värde	timer_data	out	std_logic_vector(31 downto 0)

Ingången signaler

CLOCK_50: 50Mhz input clock.
reset_n: reset av signalen. Active low.
control_timer: Den kontrollera hårdvaran funktionen av timer

Utgången signaler

Timer_data: Den innehålla nuvarande timer värde.

4. VERIFFIERING

4.1 Testbänken

Figur 8 visar teststimuli som bygger för programmet

```
constant sys_clk_period : TIME := 50 ns;
CLOCK_50 <= NOT CLOCK_50 after 10 ns;

timer_top_ip_test : PROCESS
BEGIN
	RESET_N  <= '0';
	wait for 3*sys_clk_period;
	RESET_N  <= '1';  -- switchs-reset upp
	wait for 6*sys_clk_period;

	--- write cykel --
	CS_N     <= '0';
	WRITE_N  <= '0';
	ADDR     <= "01";
	DIN      <= "00000000000000000000000000000000"; -- visa timer_stop
	wait for 2*sys_clk_period;
	DIN      <= "01000000000000000000000000000000"; -- visa timer_reset
	wait for 2*sys_clk_period;
	DIN      <= "10000000000000000000000000000000"; -- visa timer_start.Det börjar räkning.
	wait for 2*sys_clk_period;
	CS_N     <= '1';
	WRITE_N  <= '1';
	wait for 2*sys_clk_period;

	--- read cykel --
	CS_N     <= '0';
	READ_N   <= '0';
	ADDR     <= "00";
	wait for 2*sys_clk_period;
	CS_N     <= '1';
	READ_N   <= '1';
	wait for 2*sys_clk_period;

WAIT;
END PROCESS timer_top_ip_test;
```

Figur 8. Tesbänken visar en cykel för skrivning och en cykel för läsning

4.2 Resultat från simulerin

Följande figur 9 visar signaler efter verifiering i ModelSim.



Figur 9. Simulering visar alla aktiveringen signaler för varje skriv/läs cykel

5. SYSTEM VALIDATION PÅ NIOS II(SW)

Figur 10 visar C koden för att validerar IP komponenten på mjukvaran. Figur 11 visar validering resultat

```c
#include <stdio.h>
#include <altera_avalon_timer_regs.h>

int main()
{
    int seconds= 0, minutes=0;
    TIMER_RESET();
    TIMER_STOP();
    TIMER_START();

    while(1) {
        while(TIMER_READ() < 50000000); //wait 1 second
        TIMER_RESET();
        TIMER_START();
        seconds++;
        if (seconds < 59)
            printf("Second = %d\n", seconds);
        else {
            minutes++;
            seconds= 0;
            printf("Minutes = %d\n", minutes);
        }
    }
  return 0;
}
```

Figur 10. C koden visar funktionalitet av Timer IP komponent på mjukvaran



Figur 11. Validering resultat