AGSTU	TEKNISK RAPPORT	AGSTU
Författare: Darwin Rengifo E-postadress :	Uppgift: Obligatorisk uppgift nr 2 Fil: darwin_rengifo_vhdl_uppgift_2.pdf Version : V1 Datum: 2017-11-23	

Obligatorisk uppgift nr 2

PARALLELL VHDL

Sammanfattning:

Rapporten beskriver hur konstruera ett inbyggt system som styr en sjusegmentsdisplay från tre brytarna SW(2), SW(1) och SW(0). De tre brytarna måste räkna från 0 till 3 och måste visa varje nummer på sjusegmentsdisplay och sen när räknar från 4 till 7 måste visa ”E” på sjusegmentsdisplay.

.

INNEHÅLL

1. Kravspecifikation……3
2. Skapa ett Quartus-projekt med namnet ” vhdl_uppgift_2..”……4
3. Skapa ett testprotokoll (ska vara med i leveransen)……4
4. Filhuvud och kommentarer……4
5. Verifiera alla testfallen med ModelSim. Validera alla testfallen på FPGAn (redovisas inte för kunden)……5
6. Bilagor……7

Författare: Darwin Rengifo

E-postadress :

Uppgift: Obligatorisk uppgift nr 2

Fil: darwin_rengifo_vhdl_uppgift_2.pdf

Version : V1

Datum: 2017-11-23


1. Kravspecifikation

Tabell 1: Kravspecifikation från kund

<table>
<tr><th>Krav id</th><th>Beskrivning</th><th>Utfört Ja/nej</th></tr>
<tr><td colspan="3">Konstruktionskrav</td></tr>
<tr><td>1</td><td>Skapa ett Quartus-projekt som heter ” vhdl_uppgift_2”</td><td>Ja= figur 1</td></tr>
<tr><td>2</td><td>Tabell 2 visar vad som ska visas på displayen. Verifiera med simulatorn för några värden i tabellen. Tryckknapp eller brytare kan användas.

Tabell 2: Vad som ska visas på displayen
<table>
<tr><th>Brytare 1-3,</th><th>7 seg Display visar</th><th>Tryck Knapp3</th><th>Tryck knapp2</th><th>Tryck knapp1</th><th>Kommentar</th></tr>
<tr><td>0, ”000”</td><td>0</td><td></td><td></td><td></td><td></td></tr>
<tr><td>1, ”001”</td><td>1</td><td></td><td></td><td>nedtryckt</td><td></td></tr>
<tr><td>2, ”010”</td><td>2</td><td></td><td>nedtryckt</td><td></td><td></td></tr>
<tr><td>3, ”011”</td><td>3</td><td></td><td>nedtryckt</td><td>nedtryckt</td><td></td></tr>
<tr><td></td><td></td><td></td><td></td><td></td><td></td></tr>
<tr><td>4-7,</td><td>E</td><td colspan="3">Övriga kombinationer</td><td>8-15 ska det stå E</td></tr>
</table></td><td></td></tr>
<tr><td colspan="3">Testprotokoll</td></tr>
<tr><td>3</td><td>Skapa ett testprotokoll (ska vara med i leveransen)</td><td>Ja= figur 2</td></tr>
<tr><td colspan="3">VHDL-filer</td></tr>
<tr><td>4</td><td>Filhuvud och kommentarer</td><td>Ja= figur 3</td></tr>
<tr><td colspan="3">Verifierings-/Valideringskrav</td></tr>
<tr><td>5</td><td>Verifiera alla testfallen med ModelSim. Validera alla testfallen på FPGAn (redovisas inte för kunden)</td><td>Ja= figur 4</td></tr>
<tr><td colspan="3">Rapportkrav</td></tr>
<tr><td>6</td><td>Inga</td><td></td></tr>
<tr><td colspan="3">Leveranskrav</td></tr>
<tr><td>7</td><td>Leveransen ska ske till plattformen Itslearning.
Leveransen ska innehålla:
• Testprotokoll
• Det arkiverade Quartus-projekt.
Namnet på leveransen ska vara en fil med namnet ”fornamn_efternamn_vhdl_uppgift_2” (zip eller rar). Sista leveransdag se kursschema.</td><td>Ja</td></tr>
</table>

2. Skapa ett Quartus-projekt med namnet ” vhdl_uppgift_4”



Figur 1: Projekt vhdl_uppgift_2

3. Skapa ett Testprotokoll

För att verifiera och validera konstruktionens olika funktioner används följande testprotokoll (se figur 2).

Tabell 2: Testprotokoll (förslag)

Testfall	**Beskrivning insignalerna Brytare 1-3**	**7 seg Display visar**	**Verifiering Simulatorn**	**Validering Kortet**
1	SW [2, 1, 0] = ”000” = 0	0	OK/ej OK	OK/ej OK
2	SW [2, 1, 0] = ”001” = 1	1	OK/ej OK	OK/ej OK
3	SW [2, 1, 0] = ”010” = 2	2	OK/ej OK	OK/ej OK
4	SW [2, 1, 0] = ”011” = 3	3	OK/ej OK	OK/ej OK
5	SW [3, 2, 1, 0] = övriga kombinationer = ”E”	E	OK/ej OK	OK/ej OK

Figur 2: Tabell visar resultaten i 7 seg display

4. Filhuvud och kommentarer


För att se karakteristiker av det projekt, det finns en filhuvud att är ingår på på VHDL-kod. Den filhuvud beskriver vilken hardware och software hade behövt för att konstruera (se figur 3).

```
------------------
-- Company: TEIS AB
-- Engineer: AndrÃ© Norberg
--
-- Create Date: 2017 september 01
-- Design Name: vhdl_uppgift_2.vhd
-- Target Devices: ALTERA MAX 10 10M50DAF484C7G
-- Tool versions: Quartus v17.0 and ModelSim
-- Testbench file: vhdl_uppgift_2.vht
-- Do file: vhdl_uppgift_2_run_msim_rtl_vhdl.do
-- Description:
--    Det är ett inbyggt system som styr en sjusegmentsdisplay från brytarna.
--
-- In_signals:
-- SW        -- 3 Brytarna
-- SW[0]
-- SW[1]
-- SW[2]
--
-- Out_signals:
-- LEDG_out       -- 7 green leds located at LEDG
--
-- Validated with "ModelSim - Altera" and verified with DE10-Lite board
-- by AndrÃ© Norberg
------------------
```

Figur 3: En kort beskrivning av projekten

5. Verifiera alla testfallen med ModelSim. Validera alla testfallen på FPGAn (redovisas inte för kunden)

På ModelSim beskriver insignalerna SW[2,1,0] med åtta testfallen och 7 segment display på utsignalerna LEDG_out[6,5,4,3,2,1,0] (se figur 4).



Figur 4: Modelsim visar signal när tryckt knappen KEY0(knapp_in_1_n)

6. Billaga

Bilaga A Tips på kommentarer i koden

Konstanter kan användas för att få koden mera lättläst, t.ex.


```
constant VISA_NOLL_C: std_logic_vector(6 downto 0) := "1000000";
constant VISA_ETT_C:    std_logic_vector(6 downto 0) := "1111001"; ……
```

Testbänkens filhuvud (exempel)

```
-- Description:
--                          7 Segment decoding of an Octal Number
--                          Only (0,1,2,3) are valid, 4..7 generates Error (E)
--
--                          Segment is decoded as follows
--
--                            ==(0)==
--                           |       |
--                           |       |
--                          (5)     (1)
--                           |       |
--                           |       |
--                            ==(6)==
--                           |       |
--                           |       |
--                          (4)     (2)
--                           |       |
--                           |       |
--                            ==(3)==
--
-- In_signals:
--                KEY_N          : Keys (0,1,2)
-- Out_signals:
--                DISPLAY_N      : First 7-Segment display (HEX0)
-- Observe that segments is active low.
-------------------------------------------------------------------------------
```

Bilaga B Valideringstips (DE2-115 board)

I denna uppgift behöver valideringen inte dokumenteras men följande är tips för framtiden. Se figur 2 och figur 3.



Figur 2: Testfall 2, när tryckknapp 2 hålls nedtryckt visas siffran 2.



Figur 3: Testfall 4-7