AGSTU	TEKNISK RAPPORT	AGSTU
Författare: Darwin Rengifo E-postadress :	Uppgift: Obligatorisk uppgift nr 4 Fil: darwin_rengifo_vhdl_uppgift_4.pdf Version : V1 Datum: 2017-11-06	

Obligatorisk uppgift nr 4

TILLSTÅNDSMASKINER

Sammanfattning:

Rapporten beskriver hur jag kan konstruera en inbyggt system som kontrollera en dörr. För att göra det använder jag tillståndsmaskiner.

Författare: Darwin Rengifo

E-postadress :

Uppgift: Obligatorisk uppgift nr 4

Fil: darwin_rengifo_vhdl_uppgift_4.pdf

Version : V1

Datum: 2017-11-06

INNEHÅLL

1. Kravspecifikation.....3-4

2. Sammanfattning av teoriavsnitt 4.....4

3. Skapa ett Quartus-projekt med namnet ” vhdl_uppgift_4”.....5

4. Skapa en VHDL-fil till konstruera ett inbyggt system.....5

5. Valfria kontakter och lysdioder på FPGA kortet kan användas.....5

6. Två vippor i rad på alla insignaler utom på klockan.....6

7. Beskriv tillståndsmaskinerna för dörrstyrningen med lås.....6

7.1 Beskriv med tillståndsgraf.....6-7


7.2 Pulsdiagram från ModelSim när maskinen går mellan några tillstånd.....7


7.3 Grindar (RTL från Quartus verktyget).....8

Författare: Darwin Rengifo E-postadress :	Uppgift: Obligatorisk uppgift nr 4 Fil: darwin_rengifo_vhdl_uppgift_4.pdf Version : V1 Datum: 2017-11-06

1. Kravspecifikation

Tabell 1: Kravspecifikation från kund

Krav id	Beskrivning	Utfört Ja/nej
	Konstruktionskrav	
1	Skapa ett Quartus-projekt med namnet ” vhdl_uppgift_4”,	Ja= Se figur 1
2	Dörr med lås Skapa en VHDL-fil med följande lås (kan bygga på föregående konstruktion). Det finns ett feltillstånd som man bara kan komma ifrån med att aktivera signalen reset_n (Switch 9). Reset_n startar från tillståndet ”öppen”. Se figur 2. Insignaler (använd brytare om det inte räcker): KEY(0) = nedtryckt; Stäng KEY(1) = nedtryckt; Öppna KEY(2) = nedtryckt; Lås KEY(3) = nedtryckt; Lås upp SW = Reset_n CLK_50 = CLOCK50 Utsignaler: LEDR[0] = Lyser när dörren är Öppen LEDR[1] = Lyser när dörren är stängd LEDR[2] = Lyser när dörren är låst LEDR[0-2] = Alla tre lysdioderna lyser när dörren har kommit i feltillståndet Funktion: Starttillstånd: Öppen dörr, efter reset_n  **Figur 2: Avancerad dörr - tillståndsgraf, starttillstånd öppen dörr**	Ja
2c	Valfria kontakter och lysdioder på FPGA kortet kan användas.	Ja= Se figur 2
	Testprotokoll	
3	Inga krav	


VHDL-kod		
5b	Lägg in två vippor i rad på alla insignaler utom på klockan (clk i figur 3). (Varför kommer att diskuteras senare i kursen).  **Figur 3: Två vippor i rad på ingångarna**	Ja= se figur 3
Verifierings-/Valideringskrav		
6	Simulera några tillstånd och validera på kortet.	Ja
Rapportkrav		
7	1. Beskriv tillståndsmaskinerna för dörrstyrningen med lås a. Beskriv med tillståndsgraf* b. Visa med pulsdiagram från ModelSim när maskinen går mellan några tillstånd. c. Visa med grindar (RTL från Quartus verktyget). Markera de olika delarna i RTL - tillståndsmaskinen.	Ja= se figur 4,5,6 Ja= se figur 7 Ja= se figur 8
Leveranskrav		
8	Leveransen ska ske till plattformen Itslearning. Leveransen ska vara en fil (zip eller rar): • Rapport (se rapportkrav) • VHDL-filerna för de tillståndsmaskinerna. • Testbänken och do filen Namnet på leveransen ska vara ”fornamn_efternamn_vhdl_uppgift_4”. Sista leveransdag se kursschema.	Ja

*) De små maskinerna kan inte automatiskt genereras med Quartus, för det behövs större tillståndsmaskiner.

2. Sammanfattning av teoriavsnitt 4

Det här teoriavsnittet beskriver med några exempel och tillståndsdiagram hur är övergången mellan tillståndmaskinerna. Det teoriavsnittet visar beteenden när tillståndmaskin jobba på synkrona sätt det betyder att staten ändras endast när klocksignalen ändras.
Genom koden exemplen det kan se hur genomföra tillståndmaskinerna genom en kod skapa på VHDL.
Dessutom det här teoriavsnittet visar grindarna de olika delarna i RTL-Tillståndsmaskinen och använda RTL-Viewer från Quartus verktyget.
Genom tillståndsgraf av bubblor visar övergången mellan ett tillstånd och andra.

3. Skapa ett Quartus-projekt med namnet ” vhdl_uppgift_4”



Figur 1: Projekt vhdl_uppgift_4

4. Skapa en VHDL-fil till konstruera ett inbyggt system

Den fil jag är bifoga på fil-rar som heter darwin_rengifo_vhdl_uppgift_4.

5. Valfria kontakter och lysdioder på FPGA kortet kan användas

```
-- In_signals:
-- CLOCK_50_in    -- 50MHz input clock
-- SW             -- 5 switchs keys
-- sw(0) = oppen     (öppnar dörren '1'), ingenting ('0')
-- sw(1) = stänger   ('1'),   ingenting ('0')
-- sw(2) = låser     ('1'),   ingenting ('0')
-- sw(3) = Laser upp ('1'),   ingenting ('0')
-- sw(9) = reset_n   ('0'),   ingenting ('1')
--
-- Out_signals:
-- LEDR_out    -- 3 röda leds located at LEDR
-- LEDR[0] = Lyser när dörren är öppen
-- LEDR[1] = Lyser när dörren är stängd
-- LEDR[2] = Lyser när dörren är låst
-- LEDR[0-2] = Alla tre lysdioderna lyser när dörren har kommit i feltillståndet
--
```

Figur 2: Valfria kontakter i projekten

6. Två vippor i rad på alla insignaler utom på klockan

```
process(CLOCK_50_in, reset_n)
begin
if rising_edge(CLOCK_50_in) then
    SW_old_1 <= SW;
    Sw_int   <= SW_old_1;

    hw_reset <= sw_reset;
    reset_n  <= hw_reset;
end if;
end process;
```

VIPPA 1

VIPPA 2


VIPPA 1

VIPPA 2

Figur 3: Två asynkron vippor for varje insignalen

7. Beskriv tillståndsmaskinerna för dörrstyrningen med lås

7.1 Beskriv med tillståndsgraf



Figur 4: Tillståndsgraf visar övergången mellan tillstånd

Författare: Darwin Rengifo

E-postadress :

Uppgift: Obligatorisk uppgift nr 4

Fil: darwin_rengifo_vhdl_uppgift_4.pdf

Version : V1

Datum: 2017-11-06


	Source State	Destination State	Condition
1	fel_state	fel_state	
2	last_state	stangd_state	(Sw_int[3])
3	last_state	last_state	(!Sw_int[1]).(!Sw_int[0]).(!Sw_int[3])
4	last_state	fel_state	(!Sw_int[1]).(Sw_int[0]).(!Sw_int[3]) + (Sw_int[1]).(!Sw_int[3])
5	open_state	stangd_state	(Sw_int[1])
6	open_state	open_state	(!Sw_int[3]).(!Sw_int[2]).(!Sw_int[1])
7	open_state	fel_state	(!Sw_int[1]).(!Sw_int[3]).(Sw_int[2]) + (!Sw_int[1]).(Sw_int[3])
8	stangd_state	stangd_state	(!Sw_int[2]).(!Sw_int[0])
9	stangd_state	open_state	(Sw_int[0])
10	stangd_state	last_state	(!Sw_int[0]).(Sw_int[2])

Figur 5: State Transition

	Name	fel_state	last_state	stangd_state	open_state
1	open_state	0	0	0	0
2	stangd_state	0	0	1	1
3	last_state	0	1	0	1
4	fel_state	1	0	0	1


Figur 6: Encoding Table

7.2 Pulsdiagram från ModelSim när maskinen går mellan några tillstånd



Figur 7: Pulsdiagram som visar hur tillståndsmaskin fungerar

7.3 Grindar (RTL från Quartus verktyget)



Figur 8: Delarna i tillståndsmaskin