AGSTU	TEKNISK RAPPORT	AGSTU
Författare: Darwin Rengifo E-postadress :	Uppgift: TEIS ECS – Embedded Computer System Fil: darwin_rengifo_vhdl2_uppgift_1b.pdf Version : V1.0	

TEIS ECS - Embedded Computer System -

Darwin Rengifo

2018-10-29

Sammanfattning:
För att testar funktionalitet av SignalTap det kommer att använda projekten vhdl2_uppgift_1b.

Innehåll

1. INLEDNING 2
2. KRAVSPECIFIKATION 2
3. KONFIGURERING AV SIGNALTAP 3
4. JAMFÖRS MELLAN SIGNALTAP OCH MODELSIM 4

1. INLEDNING

Denna rapport beskriver användningen av SignalTap-verktyget i Alteras Quartus program, för verifikation av utsignaler horisontell räknare, vertikal räknare och horisontella synkronism, vertikal synkronism, mörk skärmen.

2. KRAVSPECIFIKATION

Tabell 1. Kravspecifikation från vhdl2_uppgift_1b





Krav id	Beskrivning	Utfört Ja/nej
	Konstruktionskrav	
1	Skapa ett Quartus-projekt med namnet vhdl2_uppgift_1b	Ja
2a	Använd SignalTap på komponenten VGA (vhdl2_uppgift_1a), och visa att det är samma pulsdiagram som från ModelSim (från verifiering, testprotokollets tester).	Ja
2b	För att visa att VGA-komponenten fungerar enligt VGA-protokollet ska skärmdumpar bifogas dels från ModelSim (vhdl2_uppgift_1a) dels från SignalTaps pulsdiagram.	Ja
	Testprotokoll	
3	Använd vhdl2_ uppgift_1a verifierings-testprotokoll	Ja
	VHDL-kod	
4	Inga krav	
	Verifierings/Valideringskrav	
5	Inga krav	
	Rapportkrav	







6	Kort jämförelse i ett dokument • Konfigurering av SignalTap (eget kapitel) • Ett kort dokument som visar de olika pulsdiagrammes från ModelSim (Kopieras från föregående uppgift) och jämförs med Pulsdiagram från SignalTap (eget kapitel)	Ja
Leveranskrav		
7	Leveransen ska ske till Itslearning. Leveransen ska vara rapporten och det arkiverade projektet. Namnet på rapporten ska vara ”förnamn_efternamn_vhdl2_uppgift_1b”. Sista leveransdag se kursschema.	Ja

3. KONFIGURERING AV SIGNALTAP

Följande stegen på Tabell 2 visar konfigurering av SignalTap i Quartus Prime av Altera för att körs en pulsdiagram.



Tabell 2. SignalTap konfigurering



	Steg	**Grafisk**
1	Tools -> SignalTap II Logic Analizer	
2	Konfigurering hårdvaran Enhet som finns på kortet	
3	Väljer .sof file från vhdl2_uppgift_1a.sof	
4	Konfigurerar signaler	
	System klockan : Clock_50 Antal data: 16K	
	En sekventiell Trigger Pre trigger position	

	Väljer Signaler som ska visar på simulering	
	Sätta reset_n, key[0], key[1], key[2] till '1'	
	Spara test av SignalTap och verktyget fråga om vi vill inkluderar filen till projekten vhdl2_uppgift_1b, svarar "YES"	
	Verifierar om filen har sparar korrekt på projekten, gå till: Assignments->Settings->SignalTap II Logic Analizer	
5	Kompilerar projekten	
6	Ladda ner .sof file till kortet	
7	Exekveras Run Analysis för att hanterar datan	

4. JAMFÖRS MELLAN SIGNALTAP OCH MODELSIM

Följande figurer (figur 1-4) visar olika signaler efter verifiering i SignalTap och ModelSim.

Figur 1. Fallande flank VGA_HS, horisontell synkpuls	 

Figur 2. Stigande flank VGA_HS	
Figur 3. Fallande flank VGA_VS, vertikal synkpuls	
Figur 4. Stigande flank VGA_VS	