AGSTU	TEKNISK RAPPORT	AGSTU
Författare: Darwin Rengifo E-postadress :	Uppgift: TEIS ECS – Embedded Computer System Fil: darwin_rengifo_vhdl2_uppgift_1_extra.pdf Version : V1.0	

TEIS ECS - Embedded Computer System -

Darwin Rengifo

2018-11-05

Sammanfattning:
Det är en testbänk av VGA-kontroller(vhdl2_uppgift_1a) som ska konstruerar med en bugg på komponent counter.vhd. På testbänk, det ska anges ”PASS” om VGA-signalerna(VGA_HS, VGA_VS) som synkroniserar VGA-skärmen är rätt och ”FAIL” om de inte stämmer med tidstämpling när det gick fel. Det kommer att blir fel när signalen VGA_HS det blir stigande flank när räknaren(x_counter = 662), i andra fallen är det korrekt.
Det kommer att blir fel när signalen VGA_VS det blir stigande flank när räknaren(y_counter = 494), i andra fallen är det korrekt.

Innehåll

1. INLEDNING 2
2. KRAVSPECIFIKATION 2
3. TESTPROTOKOLL FÖR VGA-KONTROLLER. 3
3.1 TESTPROTOKOLL 3
3.2 BESKRIVNING AV TESTBÄNK 3
4. DEMONSTRATIONEN PÅ TESTBÄNKEN 4

1. INLEDNING

Denna rapport beskriver som bygger en testbänk av typ 2 för VGA-kontroller (vhdl2_uppgift_1a) för kontrollsignalerna till VGAn. Systemet har analyserats genom simulering och verifiering i ModelSim.

2. KRAVSPECIFIKATION

Tabell 1. Kravspecifikation från vhdl2_uppgift_1_extra

Krav id	Beskrivning	Utfört Ja/nej
	Konstruktionskrav	
1	Skapa ett Quartus-projekt med namnet vhdl2_uppgift_1_extra	Ja
2a	Verifiera uppgift VGA (vhdl2_uppgift_1a). En funktionell testbänk av typ 2 ska skapas, det vill säga stimuli och ett funktionstest. Det ska anges ”PASS” om VGA-signalerna som synkroniserar VGA-skärmen är rätt och ”FAIL” om de inte stämmer med tidstämpling när det gick fel. Detta ska visas i ModelSim. Se följande kapitel, krav 6.	Ja
2b	Enbart följande signaler ska verifieras: VGA_HS, VGA_VS	Ja
	Testprotokoll	
3	Testprotokoll i eget kapitel	Ja
	VHDL-kod	
4	Regler och riktlinjer enligt VHDL och C ska följas.	Ja
	Verifierings/Valideringskrav	
5	Verifiera med ModelSim. Vidare ska två exempel visas, ett som fungerar och ett som inte fungerar (en bug i konstruktionen).	Ja

Rapportkrav		
6	Följande kapitel: - Testprotokoll (alla fallen för VGA-protokollet) - Beskrivning av testbänken - Demonstration: visa exempel när det fungerar och ett när det inte fungerar. Skärmdumpar bifogas från ModelSim pulsdiagram och felmeddelandet.	Ja
Leveranskrav		
7	Leveransen ska ske till Itslearning. Leveransen ska vara rapporten, det arkiverade projektet och namnet på filen ska vara ”förnamn_efternamn_vhdl2_uppgift_1_extra”. Sista leveransdag se kursschema.	Ja

3. TESTPROTOKOLL FÖR VGA-KONTROLLER.

3.1 TESTPROTOKOLL

Tabell 2. Testprotokoll för VGA-Kontroller

Testfall	Beskrivning	Acceptansbeskrivning	Verifiering
1	Reset_n = ’1’	Gör en reset av systemet.	Ja
2	vga_hs /= '1'	Horisontell sync(vga_hs) med fallande flank rätt = ’0’	Ja
3	vga_hs /= '0'	Horisontell sync(vga_hs) med stigande flank fel = ’1’. x_counter=662	Ja
6	vga_vs /= '1'	Vertikal sync(vga_vs) med fallande flank rätt= ’0’.	Ja
7	vga_vs /= '0'	Vertikal sync(vga_vs) med stigande flank fel= ’1’. y_counter=494.	Ja

3.2 BESKRIVNING AV TESTBÄNK

(1) Reset_n = ’1’: Det kommer att göra en reset på systemet för att kan börjar med simulering.

(2) vga_hs /= '1': När signalen vga_hs är rätt(fallande flank)=’0’ mellan räknaren 660 och 755 det kommer att visar en ”NOTE => OK” meddelande i konsolen. Figur 1 visar rätt meddelande av signalen vga_hs i konsolen.

(3) vga_hs /= '0': När signalen vga_hs är fel(stigande flank)='1' på räknaren 662(bugg i programet) det kommer att visar en "WARNING => ERROR" meddelande på konsolen. Figur 1 visar fel meddelande av signalen vga_hs i konsolen och Figur 2 visar felet i modelsim.


(4) vga_vs /= '1': När signalen vga_vs är rätt(fallande flank)='0' på räknaren 494 det kommer att visar en "NOTE => OK" meddelande i konsolen. Figur 3 visar rätt meddelande av signalen vga_vs i konsolen.

(5) vga_vs /= '0': När signalen vga_vs är fel(stigande flank)='1' på räknaren 494(bugg i programet) det kommer att visar en "WARNING => ERROR" meddelande på konsolen. Figur 4 visar fel meddelande av signalen vga_vs i konsolen och Figur 5 visar felet i modelsim.

4. DEMONSTRATIONEN AV TESTBÄNKEN

```
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run 17 ms
# ** Warning: NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0
#    Time: 0 ps  Iteration: 0  Instance: /vhdl2_uppgift_1_extra_vhd_tst/il/b2v_inst_display_rgb
# ** Warning: NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0
#    Time: 0 ps  Iteration: 0  Instance: /vhdl2_uppgift_1_extra_vhd_tst/il/b2v_inst_display_rgb
# ** Note: =======> TEST 1: OK, Fallande flank VGA_HS, horisontell syncpuls = '0' x_counter=660 <=======
#    Time: 26470 ns  Iteration: 3  Instance: /vhdl2_uppgift_1_extra_vhd_tst
# ** Warning: =======> TEST 1: ERROR, Stigande flank VGA_HS, horisontell syncpuls = '1' x_counter=663 <=======
```

Figur 1. Visar rätt och fel meddelande av signalen VGA_HS.




Figur 2. Felet i ModelSim av signalen VGA_HS.

```
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run 17 ms
# ** Warning: NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0
#    Time: 0 ps  Iteration: 0  Instance: /vhdl2_uppgift_1_extra_vhd_tst/il/b2v_inst_display_rgb
# ** Warning: NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0
#    Time: 0 ps  Iteration: 0  Instance: /vhdl2_uppgift_1_extra_vhd_tst/il/b2v_inst_display_rgb
# ** Warning: =======> TEST 2: ERROR, Stigande flank VGA_VS, vertikal syncpuls '1' y_counter=494  <=======
#    Time: 15804390 ns  Iteration: 3  Instance: /vhdl2_uppgift_1_extra_vhd_tst
# ** Note: =======> TEST 2: OK, Fallande flank VGA_VS, vertikal syncpuls = '0' y_counter=494  <=======
#    Time: 15804430 ns  Iteration: 3  Instance: /vhdl2_uppgift_1_extra_vhd_tst
```

Figur 3. Visar rätt meddelande av signalen VGA_VS.

```
# view signals
# .main_pane.objects.interior.cs.body.tree
# run 17 ms
# ** Warning: NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0
#    Time: 0 ps  Iteration: 0  Instance: /vhdl2_uppgift_1_extra_vhd_tst/i1/b2v_inst_display_rgb
# ** Warning: NUMERIC_STD.TO_INTEGER: metavalue detected, returning 0
#    Time: 0 ps  Iteration: 0  Instance: /vhdl2_uppgift_1_extra_vhd_tst/i1/b2v_inst_display_rgb
# ** Warning: =======> TEST 2: ERROR, Stigande flank VGA_VS, vertikal syncpuls '1' y_counter=494  <=======
#    Time: 15804390 ns  Iteration: 3  Instance: /vhdl2_uppgift_1_extra_vhd_tst
```

Figur 4. Visar fel meddelande av signalen VGA_VS.



Figur 5. Felet i ModelSim av signalen VGA_VS.