AGSTU	TEKNISK RAPPORT	AGSTU
Författare: Darwin Rengifo E-postadress :	Uppgift: TEIS ECS – Embedded Computer System Fil: darwin_rengifo_vhdl2_uppgift_1a.pdf Version : V1.0	

TEIS ECS - Embedded Computer System -

Darwin Rengifo

2019-01-17

Sammanfattning:
Det är en VGA-kontroller som ska konstruerar med en toppnivå file som innehåller en ”pll-komponent” för att dela 50Mhz klockan till 25Mhz för vga_sync och grafikminnet, en ”dp_ram(grafikminnet)”, skärmen och grafikminne har en upplösningen 320*240 pixlar med 3 bitars färg, 7 olika färgkombinationer och en synkroniseringsenheten en ”vga_sync(synkpulser)” för att skapa synkronisering signal av 640 x 480 pixel.

Innehåll

1. INLEDNING 2
2. KRAVSPECIFIKATION 2
3. BESKRIVNINGEN VGA PROTOKOLLET. 3
4. KONSTRUKTIONSBESKRIVNING 4
4.1 SYSTEM ARKITEKTUR 4
4.2 DELSYSTEM 5
4.2.1 TOPPNIVÅN 5
4.2.1.1 SYSTEM OCH ARKITEKTUR 5
4.2.2 SYNKRONISERINGSENHETEN - KOMPONENT 6
4.2.2.1 SYSTEM OCH ARKITEKTUR 6
4.2.3 GRAFIKMINET - KOMPONENT 7
4.2.3.1 SYSTEM OCH ARKITEKTUR 7
4.2.4 PLL - KOMPONENT 8
4.2.4.1 SYSTEM OCH ARKITEKTUR 8

1. INLEDNING

Denna rapport beskriver som bygga en VGA-prototyp som styrs av några test knappar och där resultatet visas på en VGA-skärm (för att validera konstruktionen). Vidare behövs även en VGA-kabel mellan kortet och skärmen. Systemet har analyserats genom simulering och verifiering i ModelSim och därefter validerats på ett lämpligt FPGA-kort.

2. KRAVSPECIFIKATION

Tabell 1. Kravspecifikation från vhdl2_uppgift_1a

Krav id	Beskrivning	Utfört Ja/nej
Konstruktionskrav		
1	Skapa ett Quartus-projekt med namnet vhdl2_uppgift_1a	Ja
2a	Kravspecifikationen är att konstruera en VGA-kontroller, kommentera koden.	Ja
2b	VGA-protokollet ska följas och dela 50 MHz klockan i en process för att få 25 MHz.	Ja
VHDL-kod		


4	Regler och riktlinjer för VHDL och C ska följas.	Ja
	Rapportkrav	
6	Skriv en rapport (pdf eller word): 1) Framsida med titel, ditt namn, e-post, datum och en kort sammanfattning 2) Innehållsförteckning, sidnumrering och kapitel nummer 3) Kravspecifikation, eget kapitel. 4) Beskriv VGA interfacet på kortet. 5) Beskriv VGA-protokollet. Ett tydligt pulsdiagram i förhållande till H- och V-räknarna för VGA-signalerna: VGA_HS och VGA_VS. (detta bör göras innan koden skrivs!), eget kapitel. 6) Testprotokoll för verifiering och ett enkelt protokoll för validering (olika protokoll), eget kapitel. 7) Konstruktionsbeskrivning, eget kapitel. a. System arkitektur b. Delsystem	Ja
	Ett dokumentationskrav är också att figurer och tabeller ska ha numrering och beskrivning. Figurbeskrivning under figuren och tabellbeskrivning ovanför tabellen.	Ja
	Leveranskrav	
7	Leveransen ska ske till Itslearning. Leveransen ska vara rapporten och det arkiverade projektet. Namnet på filen ska vara ”förnamn_efternamn_vhdl2_uppgift_1a”. Sista leveransdag se kursschema.	Ja


3. BESKRIVNINGEN VGA PROTOKOLLET.

På dessa följande pulsdiagram visar H- och V-räknarna för VGA-signalerna: vga_hs, vga_vs och blank.


Figur 3 visar som horisontell sync(vga_hs) aktiverar sig med fallande flank från horisontell räknaren 660 till 755, som är den tid krävs för att genererar alla pixlar i en hel horisontell linje.
Figur 4 visar som vertikal sync(vga_vs) aktiverar sig med fallande flank på vertikal räknaren 494, som är den tid krävs för att genererar alla linjer i skärmen(ram).

Figur 5 visar som blank(blank) aktiverar sig med fallande flank från horisontell räknaren 640 till 799 och genererar mörkt skärmen för horisontella linjer.






Figur 3. Visar räknaren för horisontell sync



Figur 4. Visar räknaren för blank




Figur 5. Visar räknaren för vertikal sync


4. KONSTRUKTIONSBESKRIVNING

Komponenten har ett pll-komponent för att delar klockan, ett minnesinterface som innehåller adresser till det interna VGA-minnet (bildminnet), data och read-/write-signaler och ett synkroniseringsenheten.

4.1 SYSTEM ARKITEKTUR



Figur 6. Systemarkitekturen för TEIS datorsystem



Figur 7. Komponenthierarki för VGA-Kontroller

4.2 DELSYSTEM

Systemet innehålla följande komponenter:


4.2.1 TOPPNIVÅN

Komponent namn: ***vga_component***
Instansnamn: ***b1v_inst_vga_component***

4.2.1.1 SYSTEM OCH ARKITEKTUR

Den toppnivån användas för att får ingången signaler, instansierar de andra komponenter och skickar utgången signaler till skärmen.

TOPPNIVÅN symbol visas i Figur 8 och tabell 7 visar In- och utsignalerna.



Figur 8. Toppnivån för VGA-kontroller

Tabell 4. In- och utsignalerna till topp filen

Signal	Namn	Riktning	Typ
Klocksignal 50 MHz	clock_50	in	std_logic
Switch reset	reset_n	in	std_logic
adress	adress_vga_w	In	std_logic_vector(16 downto 0)
data	data_vga_w	In	std_logic_vector(2 downto 0)
read-/write-signaler	write_vga	in	std_logic
Horizontell synkronism	vga_hs	out	std_logic
vertikal synkronism	vga_vs	out	std_logic
sync pulses	vga_blank_n	out	std_logic
Röd signal	vga_r	out	std_logic_vector(3 downto 0)
Grön signal	vga_g	out	std_logic_vector(3 downto 0)
Blå signal	vga_b	out	std_logic_vector(3 downto 0)

Ingången signaler

clock_50: 50Mhz input clock.
reset_n: Reset av signalen. Active low.
adress_vga_w: skriver adress från tillståndmaskin.
data_vga_w: skriver data från tillståndmaskin.
write_vga: aktiverar skrivning på ram minne.

Utgången signaler

vga_hs: Horizontell synkronism. Den kontrollerar början och slutet på en rad och ser till att skärmen visar pixlarna mellan vänster och höger del av den synliga delen av bildskärmen.
vga_vs: Vertikal synkronism. Kontrollerar början och slutet på en ram(frame) och ser till att den visas mellan topp och nedre kanten och inom skärmen synliga ram, alla linjer som sminka.
vga_blank_n: Horisontell och vertikal blank.
vga_r: Definierar röd färg av signalen.
vga_g: Definierar grön färg av signalen.
vga_b: Definierar blå färg av signalen.


4.2.2 SYNKRONISERINGSENHETEN - KOMPONENT

Komponent namn: ***vga_sync***
Instansnamn: ***b2v_inst_vga_sync***

4.2.2.1 SYSTEM OCH ARKITEKTUR

Den komponent användas för att räknar en skärm av 640 x 480 pixel för att kan aktivera horisontell, vertikal och mörk synkronisering även skapa adressen signal(addr_sync) som kommer att använda på grafikminnet. addr_sync är för 320 (pixel på en rad) * 240 (rader) upplösning.

VGA_SYNC komponent symbol visas i Figur 9 och tabell 5 visar In- och utsignalerna.



Figur 9. vga_sync för VGA-kontroller

Tabell 5. In- och utsignalerna till vga_sync komponent

Signal	Namn	Riktning	Typ
Klocksignal 25 MHz	clk_25	in	std_logic
Switch reset	reset_n	in	std_logic
Upplösning.	addr_sync	out	std_logic_vector(16 downto 0)
Mörk skärm	blank	out	std_logic
Horizontell syn	vga_hs	out	std_logic
Vertikal sync	vga_vs	out	std_logic

Ingången signaler
clk_25: 25Mhz input clock för VGA synkpulser och räknare.
reset_n: Reset av signalen. Active low.

Utgången signaler
Addr_sync: 320 (pixel på en rad) * 240 (rader) upplösning
h_counter: Det kommer att räkna från 0 till 799, även om den synliga bilden endast är 640 pixlar bred.
v_counter: Det kommer att räkna från 0 till 525, även om den synliga bilden endast är 480 pixlar hög.
blank: Det kommer att aktiverar(”0”) när Horisontellräknare(h_counter) är mellan (640 till 799).
vga_hs: Det kommer att aktiverar(”0”) när h_counter är mellan (660 till 755)
vga_vs: Det kommer att aktiverar('0') när "v_counter= 494"


4.2.3 GRAFIKMINET - KOMPONENT

Komponent namn: ***dp_ram***
Instansnamn: **b2v_inst_dp_ram**

4.2.3.1 SYSTEM OCH ARKITEKTUR

Den komponent användas för att skriver och läsa datan som kommer att visar på skärmen.

DP_RAM komponent symbol visas i Figur 10 och tabell 6 visar In- och utsignalerna.



Figur 10. Grafikminnet för VGA-kontroller

Tabell 6. In- och utsignalerna till dp_ram komponent

Signal	Namn	Riktning	Typ
Klocksignal 20 MHz	clk_25	in	std_logic
Klocksignal 50 MHz	clock_50	in	std_logic
Upplösning	addr_sync	in	std_logic_vector(16 downto 0)
Testfall Adress	addr_stma	in	std_logic_vector(16 downto 0)
Testfall Data	data_stma	in	std_logic_vector(2 downto 0)
Styr skrivning	we_n_stma	in	std_logic
Data vga	data_vga	out	std_logic_vector(2 downto 0)

Ingången signaler
clock_25: 25Mhz input clock.
clock_50: 50Mhz input clock.
reset_n: Reset av signalen. Active low.
addr_sync: 320 (pixel på en rad) * 240 (rader) upplösning.
addr_stma: skriver adress från tillståndmaskin.
data_stma: skriver data från tillståndmaskin.
we_n_stma: aktiverar skrivning på ram minnet.

Utgången signaler
data_vga: data utgång till vga skärmen
.

4.2.4 PLL - KOMPONENT

Komponent namn: ***pll***
Instansnamn: **b2v_inst_ pll**

4.2.4.1 SYSTEM OCH ARKITEKTUR

Den komponent användas för att dela 50Mhz klockan till 25Mhz för vga_sync och grafikminnet.

PLL komponent symbol visas i Figur 11 och tabell 7 visar In- och utsignalerna.



Figur 11. Klockan 25Mhz för VGA synkpulser och grafikminnet

Tabell 7. In- och utsignalerna till pll komponent

Signal	Namn	Riktning	Typ
Klocksignal 50 MHz	inclk0	in	std_logic
Switch reset	reset_n	in	std_logic
Klocksignal 25 MHz	c0	out	std_logic

Ingången signaler

clock_50: 50Mhz input clock.

Utgången signaler

clk_25: 25Mhz input klock för VGA synkpulser och grafikminnet.