AGSTU	TEKNISK RAPPORT	AGSTU
Författare: Darwin Rengifo E-postadress :	Uppgift: TEIS ECS – Embedded Computer System Fil: darwin_rengifo_vhdl2_uppgift_4.pdf Version : V1.0	

TEIS ECS - Embedded Computer System -

Darwin Rengifo

2019-01-31

Sammanfattning:
Det använder Synopsys Design Constraint (SDC) för att utforma tidsverifieringar och design område. TimeQuest Timing Analyzer den används för att implementerar uppsättningen SDC-instruktioner som behöv för att specificera designtid begränsningar.

Innehåll

1. KRAVSPECIFIKATION....2
2. SDC FILEN....3
3. BESKRIVNING NÄTET....4
3.1 SETUP BESKRIVNING....5
3.1.1 NÄTET I VHDL-KODEN....8
3.1.2 RTL SCHEMA SETUP....9
3.2 HOLD BESKRIVNING....10
3.2.1 NÄTET I VHDL-KODEN....12
3.2.2 RTL SCHEMAT HOLD....12
4. ÄNDRING AV KLOCK FREKVENS....14
5. ERFARENHETER....15

1. KRAVSPECIFIKATION

Tabell 1. Kravspecifikation från vhdl2_uppgift_4

Krav id	Beskrivning	Utfört Ja/nej
Konstruktionskrav		
1	Skapa ett Quartus-projekt med namnet vhdl2_uppgift_4 och kopiera in VHDL- koden från den redan levererade vhdl2_uppgift 1a	Ja
2a	Lägg in alla tidskraven i en SDC-fil, använd I/O tidskraven som fins i bilaga A	Ja
2b	Hitta eventuella tidsfel	Ja
2c	Lös eventuella tidsproblem i konstruktionen	Ja
2d	De två klockdomänerna kan hanteras som exklusiva	Ja
Testprotokoll		
3	-	
VHDL-kod		
4	Regler och riktlinjer för SDC, VHDL och C ska följas.	Ja
Verifierings-/Valideringskrav		
5a	-	
5b	-	
Rapportkrav		

6	Skriv en rapport (pdf eller word): 1) Framsida med titel, förnamn, efternamn, e-post, datum och kort sammanfattning 2) Innehållsförteckning, sidnumrering och kapitel nummer 3) Den kompletta SDC-filen med kommentarer och snabbaste frekvensen som ett eget kapitel 4) Beskriv nätet med kortast slack, visa gärna var nätet är i VHDL-koden och RTL-schemat som ett eget kapitel 5) Tänk igenom de olika klockdomänerna, vad finns det för problem? Eget kapitel 6) Erfarenheter, eget kapitel Ett dokumentationskrav är också att figurer och tabeller ska ha numrering och beskrivning. Figurbeskrivning under figuren och tabellbeskrivning ovanför tabellen.	Ja
Leveranskrav		
7	Leveransen ska ske till Itslearning. Leveransen ska vara rapporten och det arkiverade projektet. Namnet på filen ska vara ”förnamn_efternamn_vhdl2_uppgift_4”. Sista leveransdag se kurs schema.	Ja

2. SDC FILEN.

På figur 1 visar top-nivå filen som använder för att jobbar med begränsningar tid. På figur 2 SDC-filen som visar system klockan generering "SYSTEM_CLOCK" från ingående klockan "CLOCK_50". En intern klockan "CLK_25" som är en del av "CLOCK_50". Den "CLK_25" det fungerar för att kopplar register inuti cells av systemet. Som sista del av SDC-filen visar ett undantag tid för är tvinga att TimeQuest verktyget ignorerar dessa bestämda vägar.

```
entity vhdl2_uppgift_4 is
    port (
        CLOCK_50 : in std_logic;
        reset_n  : in std_logic;
        key      : in std_logic_vector(2 downto 0);
        vga_hs   : out std_logic;
        vga_vs   : out std_logic;
        vga_r    : out std_logic_vector(3 downto 0);
        vga_g    : out std_logic_vector(3 downto 0);
        vga_b    : out std_logic_vector(3 downto 0)
    );
end vhdl2_uppgift_4;
```

Figur 1. Top-nivå som använder för att jobbar med begränsningar tid

```
#SDC file: timequest_example.sdc

#--Detta kommando beräknar och tillämpar konfigurationen och behåller klockans
#--"uncertainties" för varje överföring av clock-to-clock som finns i designen.
#-- Beräkningen av "uncertainties" försenas till nästa kall update_timing_netlist.
derive_clock_uncertainty


#-- skapa en clock "SYSTEM_CLOCK" med en tidperiod av 20ns
create_clock -name SYSTEM_CLOCK -period 20.000 [get_ports {CLOCK_50}]



#-- Genererar en intern klock "CLK_25" från system klockan "clk"
create_generated_clock -name CLK_25 \
      -source [get_pins {b2v_inst_klock_delare|clk_temp|clk}] \
      -divide_by 2 \
      [get_pins {b2v_inst_klock_delare|clk_temp|q}]


#-- Ignorerar tidsbegränsningarna på dessa bestämda vägar.
set_false_path -from [get_ports {key[0] key[1] key[2] reset_n}]
set_false_path -to [get_ports {vga_hs vga_vs vga_r[0] vga_r[1] vga_r[2] vga_r[3] \
                     vga_g[0] vga_g[1] vga_g[2] vga_g[3] \
                     vga_b[0] vga_b[1] vga_b[2] vga_b[3]}]
```

Figur 2. SCD filen för begränsningar tid

3. BESKRIVNING NÄTET

På figur 3 visar begränsningar tid för SETUP för den ”SYSTEM_CLOCK”.



Figur 3. Systemet ”SETUP” med begränsningar tid

3.1 SETUP BESKRIVNING

- ✓ **Launch Clock:** Det är när clockcykeln av ”SYSTEM_CLOCK” börjar. Det börjar med noll.
- ✓ **Set Relationship:** ”SYSTEM_CLOCK” har en period av 20ns.
- ✓ Latch clock: Det är när clockcykeln av ”SYSTEM_CLOCK” slutar. Det slutar i 20ns
- ✓ **Data Arrival Time:** Det här är den tid som kravs för att datan ska sprida sig genom det ursprungen flip-flopen, reser genom den kombinerade logiken och komma fram till destinations flip-flopen innan nästa klock flanken inträffar. På figur 4 vi kan se att Data Arrival Time är 2.905ns
  - Clock Delay: På figur 3 visar en försenad klockan av 1.218ns.
  - Data Delay: På figur 3 visar en försenad klockan av 1.687ns.

- ✓ **Data Required Time:** Minsta tiden som kravs för att datan ska kunna "latched" i destinationsregistret. På figur 4 vi kan se att Data Requered Time är 21.199ns.
  - Clock Delay: På figur 3 visar en försenad klockan av 1.183ns.

På figur 4 visa Data Arrival Time for SETUP resultaten och på figur 5 formel.

Path #1: Setup slack is 18.294

Path Summary | Statistics | Data Path | V


	Property	Valu
1	From Node	display_rgb:b2v_inst_dis
2	To Node	display_rgb:b2v_inst_dis
3	Launch Clock	SYSTEM_CLOCK
4	Latch Clock	SYSTEM_CLOCK
5	Data Arrival Time	2.905
6	Data Required Time	21.199
7	Slack	18.294

Figur 4. Data Arrival Time för SETUP

DATA ARRIVAL TIME = Launch clock + Tclk1 + Clock Delay + Data Delay

Figur 5. Formel för Data Arrival Time

- ✓ **Slack:** Det är skillnaden mellan (Data Required Time (Setup) – Data Arrival Time) för en tidsväg. För tidsväg bestämmer "Slack" om konstruktionen jobbar med hastighet eller önskade frekvens. På figur 5 visar resultat av Slack och på figur 6 visa formel.



Path #1: Setup slack is 18.294

Path Summary | Statistics | Data Path | V

	Property	Value
1	From Node	display_rgb:b2v_inst_disp
2	To Node	display_rgb:b2v_inst_disp
3	Launch Clock	SYSTEM_CLOCK
4	Latch Clock	SYSTEM_CLOCK
5	Data Arrival Time	2.905
6	Data Required Time	21.199
7	Slack	18.294

Figur 5. SETUP Data Time

SETUP SLACK = Data Requeried Time – Data Arrival Time

Figur 6. Formel för SLACK

- ✓ **Clock Pessimism:** På figur 7 visar på rad 9 i "Data Required" finns en fördröjning av 0.023ps(picoseconds) som kallas "clock pessimism removed". Detta representerar klockpessimismen mellan de två sub-modellerna som inte är riktig, och lägger i grunden skillnaden igen. Observera att denna -0.023ps läggs till i den "Data Required", som underlättar överensstämmelse med konfigurationstiden, så att raderingen av pessimism i klockan sätt hjälper oss att stänga tiden. Linje 9 subtraherar 0.023ps klockpessimism. Detta hjälper oss att möta väntetiden.

- ✓ **Clock Uncertainty:** På rad 3 i "Data Required" vi kan se att "Clock Uncertainty" minskar på -0.020ns för att behålla "uncertainty". I SETUP minskar "uncertainty".

- ✓ **Tsu:** Indikerar elementerna av tiden mikro-SETUP. "micro setup time".

Path #1: Setup slack is 18.294

Path Summary | Statistics | Data Path | Waveform

Data Arrival Path

	Total	Incr	RF	Type	Fanout	Location	Element
1	0.000	0.000					launch edge time
2	⌄ 1.218	1.218					clock path
1	0.000	0.000					source latency
2	0.000	0.000			1	PIN_M8	CLOCK_50
3	0.000	0.000	RR	IC	1	IOIBUF_X0_Y18_N15	CLOCK_50~input|i
4	0.708	0.708	RR	CELL	1	IOIBUF_X0_Y18_N15	CLOCK_50~input|o
5	0.708	0.000	RR	IC	1	CLKCTRL_G3	CLOCK_50~inputclkctrl|inclk[0]
6	0.708	0.000	RR	CELL	21	CLKCTRL_G3	CLOCK_50~inputclkctrl|outclk
7	0.708	0.000	RR	IC	1	FF_X45_Y41_N9	b2v_inst_display_rgb|Sw_int[1]|clk
8	1.218	0.510	RR	CELL	1	FF_X45_Y41_N9	display_rgb:b2v_inst_display_rgb|Sw_int[1]
3	⌄ 2.905	1.687					data path
1	1.425	0.207		uTco	1	FF_X45_Y41_N9	display_rgb:b2v_inst_display_rgb|Sw_int[1]

Data Required Path

	Total	Incr	RF	Type	Fanout	Location	Element
2	⌄ 21.206	1.206					clock path
1	20.000	0.000					source latency
2	20.000	0.000			1	PIN_M8	CLOCK_50
3	20.000	0.000	RR	IC	1	IOIBUF_X0_Y18_N15	CLOCK_50~input|i
4	20.708	0.708	RR	CELL	1	IOIBUF_X0_Y18_N15	CLOCK_50~input|o
5	20.708	0.000	RR	IC	1	CLKCTRL_G3	CLOCK_50~inputclkctrl|inclk[0]
6	20.708	0.000	RR	CELL	21	CLKCTRL_G3	CLOCK_50~inputclkctrl|outclk
7	20.708	0.000	RR	IC	1	FF_X49_Y53_N25	b2v_inst_display_rgb|vga_g[0]|clk
8	21.183	0.475	RR	CELL	1	FF_X49_Y53_N25	display_rgb:b2v_inst_display_rgb|vga_g[0]
9	21.206	0.023					clock pessimism removed
3	21.186	-0.020					clock uncertainty
4	21.199	0.013		uTsu	1	FF_X49_Y53_N25	display_rgb:b2v_inst_display_rgb|vga_g[0]

Figur 7. SETUP Data Path

3.1.1 NÄTET I VHDL-KODEN

På figur 8 visar hur ser ut nätet i VHDL-koden till ”SYSTEM_CLOCK”.

HOLD

Data Arrival Path

	Total	Element
1	0.000	launch edge time
2	1.218	clock path
1	0.000	source latency
2	0.000	CLOCK_50
3	0.000	CLOCK_50~input|i
4	0.708	CLOCK_50~input|o
5	0.708	CLOCK_50~inputclkctrl|inclk[0]
6	0.708	CLOCK_50~inputclkctrl|outclk
7	0.708	b2v_inst_display_rgb|Sw_int[1]|clk
8	1.218	display_rgb:b2v_inst_display_rgb|Sw_int[1]

Data Required Path

	Total	Element
2	21.206	clock path
1	20.000	source latency
2	20.000	CLOCK_50
3	20.000	CLOCK_50~input|i
4	20.708	CLOCK_50~input|o
5	20.708	CLOCK_50~inputclkctrl|inclk[0]
6	20.708	CLOCK_50~inputclkctrl|outclk
7	20.708	b2v_inst_display_rgb|vga_g[0]|clk
8	21.183	display_rgb:b2v_inst_display_rgb|vga_g[0]
9	21.206	clock pessimism removed
3	21.186	clock uncertainty
4	21.199	display_rgb:b2v_inst_display_rgb|vga_g[0]

VHDL-KODEN

```
entity vhdl2_uppgift_4 is
    port (
        CLOCK_50 : in std_logic;
        reset_n  : in std_logic;
        key      : in std_logic_vector(2 downto 0);
        vga_hs   : out std_logic;
        vga_vs   : out std_logic;
        vga_r    : out std_logic_vector(3 downto 0);
        vga_g    : out std_logic_vector(3 downto 0);
        vga_b    : out std_logic_vector(3 downto 0)
    );
end vhdl2_uppgift_4;
```

```
key_process:process(CLOCK_50, reset_n_in)
    begin
    if reset_n_in = '0' then
        Sw_old_1 <= (others => '0');
        Sw_int   <= (others => '0');
    else
        if rising_edge(CLOCK_50) then -- fla
            Sw_old_1 <= key;
            Sw_int   <= Sw_old_1;
        end if;
    end if;
end process key_process;
```

```
rgb_process: process(CLOCK_50, reset_n_in, x_counter, y_counter)
begin

  if reset_n_in = '0' then
    vga_r<= (others => '0');
    vga_g<= (others => '0');
    vga_b<= (others => '0');
  elsif rising_edge(CLOCK_50) then
```

Figur 8. SETP nätet i VHDL-koden

3.1.2 RTL SCHEMA SETUP

På figur 9 visar "Path Sumary" med data tiderna som behöver för att visa datan.


Path #1: Setup slack is 18.294

Path Summary | Statistics | Data Path | Waveform

	Property	Value
1	From Node	display_rgb:b2v_inst_display_rgb|Sw_int[1]
2	To Node	display_rgb:b2v_inst_display_rgb|vga_g[0]
3	Launch Clock	SYSTEM_CLOCK
4	Latch Clock	SYSTEM_CLOCK
5	Data Arrival Time	2.905
6	Data Required Time	21.199
7	Slack	18.294

Figur 9. SETP nätet i Path Sumary

På figur 10 visar RTL schema till Data Arrival Tid.




Figur 10. RTL Data Arrival Tid.

På figur 11 visar RTL schema till Data Requerid Tid.



Figur 11. RTL Data Requerid Tid.


På figur 12 visar RTL schema till Slack Tid.



Figur 12. RTL Slack Tid.

3.2 HOLD BESKRIVNING

På figur 13 visar begränsningar tid för HOLD.



Figur 13. Systemet "HOLD" med begränsningar tid

- ✓ **Slack:** Det är skillnaden mellan (Data Arrival Time – Data Required Time (Hold)) för en tidsväg. För tidsväg bestämmer "Slack" om konstruktionen jobbar med hastighet eller frekvens önskade. På figur 14 visar resultat av Slack och på figur 15 visa formel.

Path #1: Hold slack is 0.216

Path Summary | Statistics | Data Path | Wa

	Property	Value
1	From Node	display_rgb:b2v_inst_displa
2	To Node	display_rgb:b2v_inst_displa
3	Launch Clock	SYSTEM_CLOCK
4	Latch Clock	SYSTEM_CLOCK
5	Data Arrival Time	1.585
6	Data Required Time	1.369
7	Slack	0.216

Figur 14. HOLD Slack

HOLD SLACK = Data Arrival Time - Data Requeried Time

Figur 15. Formel för SLACK

- ✓ **Clock Pessimism:** På figur 16 visar på rad 9 i "Data Required" finns en fördröjning av -0.023ps(picoseconds) som kallas "clock pessimism removed". Detta representerar klockpessimismen mellan de två sub-modellerna som inte är riktig, och lägger i grunden skillnaden igen. Observera att denna -0.023ps läggs till i den "Data Required", som underlättar överensstämmelse med konfigurationstiden, så att raderingen av pessimism i klockan sätt hjälper oss att stänga tiden. Linje 9 subtraherar -0.023ps klockpessimism. Detta hjälper oss att möta väntetiden.
- ✓ **Clock Uncertainty:** På rad 3 i "Data Required" vi kan se att "Clock Uncertainty" ökar på 1.195ns för att behålla "uncertainty". I HOLD ökar "uncertainty".
- ✓ **uTh:** Indikerar elementerna av tiden mikro-HOLD. "micro hold time".

Path #1: Hold slack is 0.216

Path Summary | Statistics | Data Path | Waveform

Data Arrival Path

	Total	Incr	RF	Type	Fanout	Location	Element
1	0.000	0.000					launch edge time
2	⌄ 1.183	1.183					clock path
1	0.000	0.000					source latency
2	0.000	0.000			1	PIN_M8	CLOCK_50
3	0.000	0.000	RR	IC	1	IOIBUF_X0_Y18_N15	CLOCK_50~input|i
4	0.708	0.708	RR	CELL	1	IOIBUF_X0_Y18_N15	CLOCK_50~input|o
5	0.708	0.000	RR	IC	1	CLKCTRL_G3	CLOCK_50~inputclkctrl|inclk[0]
6	0.708	0.000	RR	CELL	21	CLKCTRL_G3	CLOCK_50~inputclkctrl|outclk
7	0.708	0.000	RR	IC	1	FF_X49_Y53_N29	b2v_inst_display_rgb|Reset_t1|clk
8	1.183	0.475	RR	CELL	1	FF_X49_Y53_N29	display_rgb:b2v_inst_display_rgb|Reset_t1
3	⌄ 1.585	0.402					data path
1	1.390	0.207		uTco	1	FF_X49_Y53_N29	display_rgb:b2v_inst_display_rgb|Reset_t1
2	1.390	0.000	FF	CELL	1	FF_X49_Y53_N29	b2v_inst_display_rgb|Reset_t1|q
3	1.390	0.000	FF	IC	1	LCCOMB_X49_Y53_N8	b2v_inst_display_rgb|Reset_n_in~feeder|datad
4	1.516	0.126	FF	CELL	1	LCCOMB_X49_Y53_N8	b2v_inst_display_rgb|Reset_n_in~feeder|combout
5	1.516	0.000	FF	IC	1	FF_X49_Y53_N9	b2v_inst_display_rgb|Reset_n_in|d
6	1.585	0.069	FF	CELL	1	FF_X49_Y53_N9	display_rgb:b2v_inst_display_rgb|Reset_n_in

Data Required Path

	Total	Incr	RF	Type	Fanout	Location	Element
1	0.000	0.000					latch edge time
2	⌄ 1.195	1.195					clock path
1	0.000	0.000					source latency
2	0.000	0.000			1	PIN_M8	CLOCK_50
3	0.000	0.000	RR	IC	1	IOIBUF_X0_Y18_N15	CLOCK_50~input|i
4	0.708	0.708	RR	CELL	1	IOIBUF_X0_Y18_N15	CLOCK_50~input|o
5	0.708	0.000	RR	IC	1	CLKCTRL_G3	CLOCK_50~inputclkctrl|inclk[0]
6	0.708	0.000	RR	CELL	21	CLKCTRL_G3	CLOCK_50~inputclkctrl|outclk
7	0.708	0.000	RR	IC	1	FF_X49_Y53_N9	b2v_inst_display_rgb|Reset_n_in|clk
8	1.218	0.510	RR	CELL	1	FF_X49_Y53_N9	display_rgb:b2v_inst_display_rgb|Reset_n_in
9	1.195	-0.023					clock pessimism removed
3	1.195	0.000					clock uncertainty

Figur 16. HOLD Data Path

3.2.1 NÄTET I VHDL-KODEN

På figur 17 visar hur ser ut nätet i VHDL-koden till ”SYSTEM_CLOCK”

HOLD

Data Required Path

	Total	Element
1	0.000	latch edge time
2	1.195	clock path
1	0.000	source latency
2	0.000	CLOCK_50
3	0.000	CLOCK_50~input|i
4	0.708	CLOCK_50~input|o
5	0.708	CLOCK_50~inputclkctrl|inclk[0]
6	0.708	CLOCK_50~inputclkctrl|outclk
7	0.708	b2v_inst_display_rgb|Reset_n_in|clk
8	1.218	display_rgb:b2v_inst_display_rgb|Reset_n_in
9	1.195	clock pessimism removed
3	1.195	clock uncertainty
4	1.369	display_rgb:b2v_inst_display_rgb|Reset_n_in

VHDL-KODEN

```
entity vhdl2_uppgift_4 is
    port (
        CLOCK_50 : in std_logic;
        reset_n  : in std_logic;
        key      : in std_logic_vector(2 downto 0);
        vga_hs   : out std_logic;
        vga_vs   : out std_logic;
        vga_r    : out std_logic_vector(3 downto 0);
        vga_g    : out std_logic_vector(3 downto 0);
        vga_b    : out std_logic_vector(3 downto 0)
    );
end vhdl2_uppgift_4;

reset_process:process(CLOCK_50, reset_n)
variable Reset_t2: std_logic;
    begin
        if rising_edge(CLOCK_50) then --
            Reset_t1 <= Reset_n;
            Reset_t2 := Reset_t1;
            Reset_n_in <= Reset_t2;
        end if;
end process reset_process;
```

Figur 17. HOLD nätet i VHDL-koden

3.2.2 RTL SCHEMAT HOLD

På figur 18 visar ”Path Sumary” med data tiderna som behöver för att visa datan.


Path #1: Hold slack is 0.216

Path Summary | Statistics | Data Path | Waveform

	Property	Value
1	From Node	display_rgb:b2v_inst_display_rgb|Reset_t1
2	To Node	display_rgb:b2v_inst_display_rgb|Reset_n_in
3	Launch Clock	SYSTEM_CLOCK
4	Latch Clock	SYSTEM_CLOCK
5	Data Arrival Time	1.585
6	Data Required Time	1.369
7	Slack	0.216


Figur 18. HOLD nätet i Path Sumary

På figur 19 visar RTL schema till Data Arrival Tid.




Figur 19. RTL Data Arrival Tid.

På figur 20 visar RTL schema till Data Required Tid.



Figur 20. RTL Data Required Tid.

På figur 21 visar RTL schema till Data Required Tid.



Figur 21. RTL Slack Tid.

4. ÄNDRING AV KLOCK FREKVENS

För att testa beteende av signalerna ändrade jag CLOCK_50 ”SYSTEM_CLOCK” av 20ns till 5ns och den påverkade resultat på SETUP i Slack.

Efter kompilering i Quartus II visar två ”VIOLATED-SLACK” i setup som se på figur 22 och Figur 23.

```
332115 ============================================================
332115 From Node    : counter:b2v_inst_counter|x_counter[6]
332115 To Node      : display_rgb:b2v_inst_display_rgb|vga_b[2]
332115 Launch Clock : CLK_25
332115 Latch Clock  : SYSTEM_CLOCK
332115
332115 Data Arrival Path:
332115
332115 Total (ns)  Incr (ns)     Type  Element
332115 ==========  ========= ==  ====  ===================================
332115       0.000      0.000           launch edge time
332115       6.164      6.164  R        clock network delay
332115       6.371      0.207     uTco  counter:b2v_inst_counter|x_counter[6]
332115       6.371      0.000 FF  CELL  b2v_inst_counter|x_counter[6]|q
332115       6.953      0.582 FF    IC  b2v_inst_display_rgb|LessThan7~1|datab
332115       7.398      0.445 FR  CELL  b2v_inst_display_rgb|LessThan7~1|combout
332115       7.842      0.444 RR    IC  b2v_inst_display_rgb|rgb_process~17|datab
332115       8.242      0.400 RF  CELL  b2v_inst_display_rgb|rgb_process~17|combout
332115       8.531      0.289 FF    IC  b2v_inst_display_rgb|rgb_process~19|dataa
332115       8.886      0.355 FF  CELL  b2v_inst_display_rgb|rgb_process~19|combout
332115       9.164      0.278 FF    IC  b2v_inst_display_rgb|vga_b[2]|asdata
332115       9.563      0.399 FF  CELL  display_rgb:b2v_inst_display_rgb|vga_b[2]
332115
332115 Data Required Path:
332115
332115 Total (ns)  Incr (ns)     Type  Element
332115 ==========  ========= ==  ====  ===================================
332115       5.000      5.000           latch edge time
332115       8.747      3.747  R        clock network delay
332115       8.806      0.059           clock pessimism removed
332115       8.786     -0.020           clock uncertainty
332115       8.799      0.013     uTsu  display_rgb:b2v_inst_display_rgb|vga_b[2]
332115
332115 Data Arrival Time  :     9.563
332115 Data Required Time :     8.799
332115 Slack              :    -0.764 (VIOLATED)
332115 ============================================================
```

Figur 22. Slack -0.764 (VIOLATED)


```
332115 Path #1: Setup slack is -0.272 (VIOLATED)
332115 ============================================================
332115 From Node    : counter:b2v_inst_counter|x_counter[6]
332115 To Node      : display_rgb:b2v_inst_display_rgb|vga_b[2]
332115 Launch Clock : CLK_25
332115 Latch Clock  : SYSTEM_CLOCK
332115
332115 Data Arrival Path:
332115
332115 Total (ns)  Incr (ns)     Type  Element
332115 ==========  ========= ==  ====  ===================================
332115       0.000      0.000           launch edge time
332115       5.623      5.623  R        clock network delay
332115       5.814      0.191     uTco  counter:b2v_inst_counter|x_counter[6]
332115       5.814      0.000 FF  CELL  b2v_inst_counter|x_counter[6]|q
332115       6.336      0.522 FF    IC  b2v_inst_display_rgb|LessThan7~1|datab
332115       6.743      0.407 FR  CELL  b2v_inst_display_rgb|LessThan7~1|combout
332115       7.165      0.422 RR    IC  b2v_inst_display_rgb|rgb_process~17|datab
332115       7.538      0.373 RF  CELL  b2v_inst_display_rgb|rgb_process~17|combout
332115       7.800      0.262 FF    IC  b2v_inst_display_rgb|rgb_process~19|dataa
332115       8.123      0.323 FF  CELL  b2v_inst_display_rgb|rgb_process~19|combout
332115       8.374      0.251 FF    IC  b2v_inst_display_rgb|vga_b[2]|asdata
332115       8.740      0.366 FF  CELL  display_rgb:b2v_inst_display_rgb|vga_b[2]
332115
332115 Data Required Path:
332115
332115 Total (ns)  Incr (ns)     Type  Element
332115 ==========  ========= ==  ====  ===================================
332115       5.000      5.000           latch edge time
332115       8.424      3.424  R        clock network delay
332115       8.476      0.052           clock pessimism removed
332115       8.456     -0.020           clock uncertainty
332115       8.468      0.012     uTsu  display_rgb:b2v_inst_display_rgb|vga_b[2]
332115
332115 Data Arrival Time  :     8.740
332115 Data Required Time :     8.468
332115 Slack              :    -0.272 (VIOLATED)
332115 ============================================================
```

Figur 23. Slack -0.272 (VIOLATED)

Som kan se att på figur 22 och figur 23 det fins en negativ skillnad på slack indikerar att tiden bryter: signalen kommer efter den tid som kravs(Data arrival Time).

Puls av data ingången måste förbli stabil under en viss tid före klock flanken (Tsetup). Denna tid garanterar att flip-flopen kan fångar data på rätt sätt och orsakar inte att flip-flopen fungerar i sin uncertainty område.

På figur 24 visar som Data Arrival är efter 5.0ns(efter Latch), Den förklarar därför det fins en negativ skillnad på slack när kompilering programmet eftersom det inte uppfyller tidskraven för SETUP.



Figur 24. Fel av tidskraven i Slack

5. ERFARENHETER

Som erfarenheter lärde jag till:

- ✓ Jobbar med SDC-filen för att skapa ”Constraining” tid på systemet klockan, pins, med set_path_false för att ignorerar somliga paths under analys tiden.
- ✓ Fått jag mera kunskaper om kravs av tid som behöver SETUP och HOLD för att data kan platsar utan problem mellan flankerna klock.
- ✓ Att jobbar med Timequest verktyget för att analyserar ”Constraining” tid på grafiska sätt.
- ✓ Det grafiska läget TimeQuest hjälper till att analysera beräkningarna av ”Constraining” tid för SETUP och HOLD för att förstå hur de fungerar.
- ✓ Analyserar möjliga problemen när uppfyller inte med kravs tid av HOLD och SETUP.