

作品名称

(不要出现任何涉及学校名称等内容)

摘要

在此处撰写摘要内容，不超过 800 字。

第一部分 作品概述

1.1 功能与特性

在此处撰写功能与特性内容，不超过 400 字。可插入重要图片。

1.2 应用领域

在此处撰写应用领域内容，不超过 400 字。可插入重要图片。

1.3 主要技术特点

在此处撰写主要技术特点内容，不超过 400 字。

1.4 主要性能指标

在此处撰写主要性能指标内容，不超过 200 字。建议使用表格。

1.5 主要创新点

- 创新点 1;
- 创新点 2;
- 创新点 3;

1.6 设计流程

在此处撰写设计流程内容，不超过 200 字。可插入重要图片。

第二部分 系统组成及功能说明

2.1 FPGA 设计

本作品的 FPGA 设计基于 GOWIN TANG 138k 兼容 GOWIN TANG 60k 芯片。在本作品中，FPGA 实现了数据的调制解调、信源编码与信道编码、与各个模块进行交互等功能，是本作品的核心。FPGA 与其他各个系统的整体框图如下：




图 1: 系统整体框图

FPGA 系统包括 AD9361 配置模块、UART 通信模块、调制解调模块、信号处理模块等。接收通道中，FPGA 接收来自 AD9361 的基带 I/Q 数据，经过滤波、同步、解调等处理后得到原始信号，随后通过以太网发送到上位机进行进一步处理和分析。发送通道中，FPGA 接收上位机发送的数据，经过编码、调制等处理后将数据转换为基带 I/Q 信号，并通过 AD9361 进行无线传输。系统的以太网收发依赖于 GOWIN Triple Speed Ethernet MAC IP Core 与以太网芯片 RTL8211，FPGA 设计将数据转换为了以太网数据包格式，通过 IP 核和物理芯片实现了以太网收发。

2.1.1 AD9361 模块

AD9361 模块完成了 AD9361 的初始化、输入输出差分数据处理、AD9361 寄存器读写等功能。AD9361 模块通过 SPI 接口与 AD9361 进行通信，完成对 AD9361 寄存器的配置和控制。AD9361 模块还包括数据接口部分，负责将来自 AD9361 的基带 I/Q 数据进行处理，并将处理后的数据传输到 FPGA 的其他模块进行后续处理。




图 2: AD9361 模块框图

在该模块中,主要包括以下几个子模块:RX DATA PROCESSOR、TX DATA PROCESSOR、AD9361 SPI 和 AD9361 INIT ROM。在上电后,AD9361 SPI 会首先将 AD9361 INIT ROM 中的寄存器写入 AD9361 完成初始化,在初始化结束后,AD9361 SPI 会进入待机状态,等待外部信号 SPI CTRL 来触发 SPI 的读/写使能状态机,完成对 AD9361 寄存器的读写操作。读取命令和写入命令来自系统上位机,每次读取会读取 AD9361 的所有寄存器并发送给上位机,写入命令则会将上位机发送的寄存器地址和数据写入 AD9361。

在数据处理部分,RX DATA PROCESSOR 负责对来自 AD9361 的接收数据进行处理,首先利用原语 TLVDS IBUF 将差分信号转化为单端信号,随后对信号进行延迟处理,延迟量可由上位机实时控制。在数据、数据帧、时钟三者对其后,根据数据帧进行 LVDS 数据的拼接,最后得到 AD9361 采集的 12 位信号和数据时钟。此数据时钟作为后续所有数据处理模块的时钟源。

TX DATA PROCESSOR 则负责对发送数据进行处理,输入数据为调制模块输出的基带 I/Q 数据,根据 AD9361 LVDS 模式的时序将其拆解为两个 6 位 DDR 数据,并且在同时钟下产生数据帧信号。在这种情况下输出的数据、数据帧和数据时钟理论上是对应的,但由于线路延时等问题,实际情况并非如此,因此在 TX DATA PROCESSOR 中同样加入了 IODELAY 原语对数据进行延时处理,延迟量同样可由上位机实时控制,确保数据、数据帧和时钟三者对其后发送给 AD9361。在数据延迟后,数据、数据帧、数据时钟被 TLVDS OBUF 转换为差分信号,输出给 AD9361。

2.1.2 UART 通信模块

UART 通信模块负责与上位机进行通信,接收上位机发送的指令并将其传输给 FPGA 的其他模块,同时将 FPGA 的状态信息发送给上位机。UART 通信模块采用标准的 UART 协议,支持可配置的波特率和数据格式。UART 通信模块包括接收、发送和命令处理三个子模块,接收模块负责接收上位机发送的数据,并将数据送入命令集模块转化为相应指令;发送模块负责将 AD9361 的状态信息等发送给上位

机。




图 3: UART 通信模块框图

由于 AD9361 的寄存器为 20 位，但是只是用了其中的 18 位，因此多出的两位就会被浪费掉（这是由于上位机与 FPGA 之间交互使用了 ASCII 码，而五个 ASCII 码在经过转换后为 20 位）。所以本模块使用余下的两位可以构建寄存器表拓展使用。以此为基础，我们构建了配置本作品各项参数的寄存器表，如下所示：

	A	B	C	D
1	寄存器地址	值	作用	
2	FFFF	0	启动FM解调	
3		1	启动PSK解调	
4		2	软复位	
5		3	发送单音信号	
6		4	发送数据信号	
7		...	...	
8				
9				
10		F	读取/刷新寄存器	
11	FD0-FD5	0-255	TX DATA DELAY	12.5ps/LSB
12	FD6		TX FRAME DELAY	
13	FE0-FE5		RX DATA DELAY	
14	FE6		RX FRAME DELAY	
15	FC0	0-255	音量	
16				
17				
18				

图 4: UART 指令集

本寄存器表中地址和数据位并不固定，一方面是为了让出 AD9361 的寄存器；在另一方面，本作品的寄存器数量少，因此可以通过地址和数据位的灵活配置来实现更多的功能。通过本寄存器表，我们实现了上位机对整体系统的控制。

2.1.3 调制模块

本作品使用 8PSK 调制方式传输数据。调制模块包括输入 fifo、8-3 转换器和 psk 调制模块，将以太网输入数据进行 8PSK 调制，输出基带 I/Q 数据供 TX DATA PROCESSOR 使用。




图 5: 调制模块框图

输入 fifo 用于缓存以太网输入数据，确保数据的连续性和稳定性。由于射频前端的带宽限制以及调制方式传输速率限制，本作品传输速率最高为 30.72Mbps，相比于以太网的传输速率要低很多，因此需要使用 fifo 对数据进行缓存，防止数据丢失。在输入数据较多时，ASYNC FIFO 模块还会输出一个 pause 信号，来告诉上位机暂停发送数据，防止 fifo 溢出。在以太网一帧数据发送完毕后，buffer 会开始将

2.2 系统上位机

本作品上位机使用 Python QT 库开发，提供友好的图形用户界面，方便用户进行射频参数的配置和系统监控。上位机使用 uart 与 FPGA 通信，传输速率可自主调整，最高可达 115200 波特率。上位机会发送 5 字节 ASCII 码指令给 FPGA，FPGA 接收并解码为相应的指令做出响应。系统上位机的主要功能包括：

- 射频参数配置：用户可以通过图形界面方便地设置 AD9361 的工作频率、增益等参数，实时调整以满足不同的应用需求。
- 解调模式切换：支持多种解调模式的选择，如 PSK、FM 等，用户可以根据实际需求进行切换。
- 状态监控：上位机能够显示 AD9361 的工作状态，包括信号强度、误码率等关键指标，能够手动刷新状态、修改寄存器值等，帮助用户了解系统性能和修改系统参数。
- 系统软复位：提供软复位功能，允许用户通过上位机界面重置系统，方便调试和恢复系统状态。
- 加载自定义配置文件：支持用户加载预设的 AD9361 配置文件，快速应用不同的工作参数。

- 数据记录与分析：支持将射频参数和状态数据记录到本地文件，便于后续分析和优化系统性能。
- 用户友好界面：采用直观的图形界面设计，使用户能够轻松操作，无需深入了解底层硬件细节。




图 6: 上位机界面

上位机主要由三个板块构成，最左侧为消息栏和发送栏，用户可以在消息栏查看系统反馈的信息，在发送栏输入指令并点击 SEND 即可发送给 FPGA，Clear Log 和 Clear Send 分别可以清空消息栏、发送栏的内容，在发送栏的下方还有标红的系统软复位 Reset 按钮，点击即可进行系统软复位；

中间部分为参数配置区，其中各个板块的作用如下：

- UART Control：设置连接的串口，点击 Refresh 可以刷新串口列表，点击 Connect 和 Disconnect 可以连接/断开串口。
- LO Frequency：分别设置 TX 和 RX 的频率，需要注意的是超出题目范围的 LO 频率是不可设置的。
- TX Power：设置发射功率。
- FM：设置是否开启 FM 解调、FM 信号频率以及音频喇叭的音量。

需要注意的是：所有设置均需要点击 set 后才会生效；

右侧为状态监控区，在板卡上电后，系统会将 AD9361 的所有寄存器读取并显示在状态监控区，用户可以通过点击 Refresh 手动刷新寄存器状态，Refresh 下方的 Jump 按钮可以快速跳转到指定的寄存器位置。在寄存器监控栏内，寄存器内容将会以地址、十进制值、十六进制值和二进制值四种形式显示，用户可以直接双击任意寄存器值对其进行修改，或者在输入框中输入寄存器地址和数值来修改寄存器的值。在 Jump 按键的下方，可以选择保存寄存器数据到制定路径。上位机也支持加载预设的寄存器配置文件，用户可以在 Load Path 中输入文件位置来加载预设的配置文件，点击 Refresh 即可刷新。例如目前上位机加载的文件 load.ini 为配置 TX、RX 延时的寄存器文件，在 section 中选择 rx data test 并点击 load 可以将 3f500, 3f40b 依次写入 AD9361，点击 set rx delay 可以将设置的 7 个延时数据依次加载入 FPGA 中的 RX IODELAY 原语中。ini 文件中的数据格式如下图。

```

You, 20 hours ago | 2 authors (You and one other)
1  [close test]
2  3f4 = 00
3  3f5 = 00
4  fff = f4
5
6  [rx data test]
7  3f5 = 00
8  3f4 = 0b
9
10 [tx data test]
11 3f4 = 00
12 fff = f3
13 3f5 = 01
14 wxhenry, 2 days ago • load reg
15 ; [set rx delay]

```

图 7: ini 文件内容格式

需要指出的是，所有的配置都可以通过左侧的发送栏发送对应的 ASCII 码指令来实现，用户可以通过上位机消息栏界面查看对应的指令格式，并通过发送栏发送指令来实现对系统的控制。

2.3 射频前端

本作品使用 AD9361 的官方评估版 FMCOMMS3 作为射频前端。AD9361 是一款高性能、集成度高的 RF 收发器，支持宽频带和多种调制方式，适用于各种无线通信应用。FMCOMMS3 评估板提供了完整的硬件平台，方便用户进行快速原型开发和测试。AD9361 包含了射频收发器、模数转换器（ADC）、数模转换器（DAC）以及数字信号处理模块，支持从 70 MHz 到 6 GHz 的频率范围，带宽可达 56 MHz。该评估板还配备了多种接口，如 LVDS、SPI 和 I2C，便于与 FPGA 或处理器进行通信。此外，FMCOMMS3 评估板具有灵活的配置选项，允许用户根据具体应用需求调整参数，如增益控制、滤波器设置和频率规划。通过使用 AD9361 和 FMCOMMS3 评估板，用户能够快速实现高性能的无线通信系统设计，满足不同应用场景的需求。AD9361 采用零中频架构直接变频器具有非常优异的噪声系数和线性度，对射频前端的低噪声放大器的要求不高。发射器同样采用直接变频架构，可以满足较高的调制精度，同时拥有超低的噪声特性。

在内部接收信号处理流程中，射频信号通过信号接收通道传送到基带处理器，经过多级滤波器改善其数字信号的信噪比，最后根据配置的不同，I、Q 两路信号会以不同的交织方式组成一路或者两路信号传送给基带处理单元进行后续的数据处理。相比基于分立元件构建的信号特征提取与识别系统，AD9361 采用了高度集成化的设计，具有良好的性能和较低的功耗，不仅能简化系统结构，而且可以避免因射频链路设计缺陷引起的信号调制识别设备性能难以满足系统设计需求的问题。

AD9361 含有 2 个接收通道和 2 个发送通道，支持 TDD 和 FDD 两种工作模式，本作品使用 lvds, 1R1T, FDD 模式。




图 8: AD9361 系统框图

2.3.1 AD9361 配置流程

AD9361 的配置主要是通过调整寄存器的值来进行，AD9361 有超过 1000 个寄存器，每个寄存器都有特定的功能和作用。正确配置 AD9361 是本作品的关键步骤之一。配置流程主要包括以下几个步骤：

- 根据应用需求确定合适的工作模式，重点需要确定频率范围、带宽和增益等参数。
- 根据频率范围和带宽选择合适的滤波器设置，利用官方提供的 Matlab 工具 AD936x filter wizard 生成滤波器 ftr 文件。
- 使用官方提供的配置工具 AD9361 Evaluation Software 对 AD9361 进行初始配置。使用已经确定好的滤波器文件、工作模式和其他参数进行配置，生成初始化寄存器表。
- 将寄存器配置转换为 verilog 代码，方便在 FPGA 中实现对 AD9361 的控制。
- 上板验证，依次校准通道数据延时、IQ 正交校准、DC 偏移等参数，确保 AD9361 工作在最佳状态。最后进行增益配置，根据选择的增益模式进行增益的调整。

后续对 AD9361 配置的介绍中会提到寄存器配置的具体内容，所有提到的寄存器包括其值均为 16 进制表示，AD9361 的寄存器地址范围为 0x000 到 0x3FE，每个寄存器的值为 8 位。

本题目要求频率可选择 389.5 510.0MHz, 779 1020MHz, 2400 2483.5MHz 等三个频段中的任意一个，对于 AD9351 来说，这些频段均在其工作范围之内，可以通过配置寄存器来实现频率的实时切换。作品要求实现数据、语音、视频等信号的无线传输，综合考虑数据速率和传输距离，选择 16MHz 的带宽、61.44MHz 的采样率进行传输。

使用官方 Matlab 插件 AD936x Filter Wizard 设计滤波器，分别为 TX 和 RX 生成对应的滤波器系数文件。选择正确的采样率和带宽，设计出满足要求的滤波器，并将滤波器系数导出为 FTR 文件，供后续配置使用。




图 9: AD9361 滤波器设计工具

随后在 AD9361 Evaluation Software 中进行基本配置。首先在第一页配置器件版本、是否使用模板以及通道数量。




图 10: AD9361 Evaluation Software 基本配置 1

在第二页配置输入参考时钟来源为外部晶振, 频率为 40MHz, 设置 DCXO 和 PLL 参数, 确定 AD9361 的 BBPLL 和 RFPLL 的输入频率, 以便于以后对 LO 进行配置。




图 11: AD9361 Evaluation Software 基本配置 2

在第三页配置采样率为 61.44MHz，带宽为 16MHz，并在第四页和第五页分别为 TX、RX 选择对应的滤波器文件。




图 12: AD9361 Evaluation Software 基本配置 3




图 13: AD9361 Evaluation Software 基本配置 4




图 14: AD9361 Evaluation Software 基本配置 5

在第六页选择工作模式为 LVDS, FDD。




图 15: AD9361 Evaluation Software 基本配置 6

第七页是选择 PN 翻转、IQ 翻转等设置，本作品在初始化阶段未进行修改。在后续的上板验证中会进行相应的调整。




图 16: AD9361 Evaluation Software 基本配置 7

第八页是 ENSM 设置，选择 FDD 和 SPI 控制模式，SPI 控制模式可以更方便的利用上位机对工作状态进行修改，启用 ENABLE、TXNRX 两个在 FDD 中的非必要信号对 TX、RX 通道进行控制，方便实时控制发送与关闭。




图 17: AD9361 Evaluation Software 基本配置 8

在最后一页选择 AGC 模式为 FAST ATTACK，点击 finish 后在首页导出为寄存器配置文本。使用本作品中的 Python 脚本将寄存器文本转换为 verilog 代码，方便在 FPGA 中进行调用。




图 18: AD9361 Evaluation Software 基本配置 9

随后进行上板验证，首先利用 3F4-3F5 寄存器启动芯片自检，利用 006-007 寄存器校准通道数据延时。根据官方提供的自检手册，首先设置 3F40B，使芯片内部生成一个单音信号直接通给 RX 接收输出点，不经过内部模拟通道。然后利用 gao 逻辑分析仪抓取 rx 数据波形，参考官方提供的数据时序图，时序错误可能会导致数据高低位反拼接，或者 IQ 翻转拼接并且一路数据反拼接，根据这两种情况对时延进行调整。除去 006-007 提供 0.3ns/LSB 的调整外，我们在 FPGA 内部准备了 IODELAY 原语对其进行延迟，使用上位机进行配置延迟时间，该原语提供 12.5ps/LSB 的调整精度，可以更精细的调整时序，最

终达到了理想的时序效果。




图 19: AD9361 LVDS 1T1R RX 时序图

随后设置 3F400, 3F501 启动 TX 通道校准, 在这种设置下, TX 接口会被直连至 RX 接口, 在 FPGA 内产生一个单音信号给 TX, 就能在 RX 接口接收到相应的信号, 由于目前已经调好 RX 的时延, RX 的时序已经完全正确, 所以此时能够对 TX 进行校准。TX 的时序与 RX 类似, 使用相同的调整方法即可。需要注意的是, 在调整延时可能会遇到 TX/RX FRAME 和 DATA 错位 180° 的问题, 在这种时候可以通过调整此前已经提到的 TX/RX FRAME 的 PN 翻转来解决, 相应的寄存器为 03D 和 03E。




图 20: AD9361 LVDS 1T1R TX 时序图

完成时序校准后, 进行 IQ 正交校准和 DC 偏移的校准。首先进行 IQ 正交校准, 通过设置 3F403 使用 AD9361 内部单音信号源, 发送一个已知频率的单音信号, 单音信号的频率可以通过 3F4[7:6] 配置, 随后通过频谱仪观测 TX 信号的频谱图。此时可以观测到 TX 信号不仅有本振泄露, 还有镜像干扰。通过设置 09F01, 开启手动调整 TX Quadrature Calibration 功能, 然后对 08E-08F 寄存器进行调整, 直到镜像消失。镜像校准后, 进行本振泄露校准, 调整 0A0-0A1 寄存器中的 NCO 频率, 直到本振泄露最小。

AD9361 具有 DC offset tracking 功能, 可以自动校准 DC 偏移, 但是在连续发送同一个符号时, 该功能可能反而会导致 DC 偏移加重。发送调制信号并且从外部环回 RX 通道, 使用 gao 抓取波形在上位机分析采样点分布情况, 可以看出采样点是否出现 DC 偏移。先发送不存在连续同符号序列, 开启 DC offset tracking, 观察采样点分布情况, 若采样点分布正常, 则说明 DC offset tracking 已经正确校准 DC 偏移, 随后关闭该功能即可。




图 21: AD9361 校准前后对比

2.3.2 AD9361 RF and BB PLL Synthesizer 配置

AD9361 RF and BB PLL Synthesizer 用于生成射频和基带信号所需的本振频率。该部分的配置首先要确定输入时钟源和输入时钟频率，FMCOMMS3 评估版可以使用外部晶振作为时钟源，频率为 40MHz；也可以使用外部输入时钟源，本作品选择使用 40M 晶振。根据寄存器手册配置 TX 和 RX 的 Fref 为 80MHz，选择 BBPLL 的 Fref 为 40MHz。




图 22: AD9361 输入时钟

根据输入的 F_{ref} 和官方提供的 PLL Synthesizer Block Diagram, 计算出所需的 PLL 参数, 随后进行寄存器配置即可得到所需的 LO 频率。




图 23: AD9361 PLL Synthesizer

根据下列公式:

$$F_{RFPLL} = LO \times 2^{VCO\ Divider+1}$$

$$F_{RFPLL} = F_{ref} \times \left(N_{Integer} + \frac{N_{Fractional}}{8388593} \right)$$

$$N_{Fractional} = \text{Round} \left(8388593 \times \left(\frac{F_{RFPLL}}{F_{ref}} - N_{Integer} \right) \right)$$

$$N_{Integer} = \text{Floor} \left(\frac{F_{RFPLL}}{F_{ref}} \right)$$

其中, F_{RFPLL} 为所需的 RF PLL 频率, F_{ref} 为输入时钟频率, LO 为所需的本振频率, $VCO\ Divider$ 为 VCO 分频器值, $N_{Integer}$ 为 11 位分频整数部分, $N_{Fractional}$ 为 23 位分频小数部分。

以及官方提供的 VCO Divider 选择表, 可以计算出所需的 PLL 参数。

The “VCO Divider” is programmed in register 0x005.

LO Frequency Range (MHz)	Divide by	Set VCO divider<2:0> to
3000~6000	2	0
1500~3000	4	1
750~1500	8	2
375~750	16	3
187.5~375	32	4
93.75~187.5	64	5
46.875~93.75	128	6
Up to 4GHz	Use External VCO. Tx LO = Ext VCO ÷ 2 See External LO Section	7

Table 2 VCO Divider Selection

图 24: AD9361 VCO Divider 选择表

例如输出 800MHz 的 LO 频率时，选择 VCO Divider 为 2，计算得到整数分频为 80，小数分频为 0。随后根据寄存器手册配置相应的寄存器值，完成 PLL 的配置。

BBPLL 的配置会影响 AD9361 的采样率设置，在初始化设置时，AD9361 Evaluation Software 会根据选择的采样率自动计算出 BBPLL 的参数，并进行相应的寄存器配置，这里不再赘述。

2.3.3 AD9361 输出衰减配置

AD9361 支持输出衰减控制，通过控制寄存器 073 可以实现对输出信号的衰减。该寄存器的值范围为 0-179，对应的衰减范围为 0-89.5dB，步进为 0.5dB。本作品根据实际需求设置合适的输出衰减值，以确保输出信号在合理范围内，避免过载或信号失真。

2.4 硬件系统介绍

2.4.1 硬件整体介绍

硬件整体介绍内容。

2.4.2 电路各模块介绍

从总体到局部，逐级给出各模块的具体设计图，并标记出关键的输入、输出信号线，可以是电路图、SCH 原理图、PCB 版图等截图。

2.5 软件系统介绍

2.5.1 软件整体介绍

软件整体介绍（含 PC 端或云端），结合关键图片。

2.5.2 软件各模块介绍

根据总体框图，给出各模块的具体设计说明。从顶层到底层逐次给出各函数的流程图及其关键输入、输出变量。

第三部分 完成情况及性能参数

3.1 整体介绍

整个系统实物的正面、斜 45° 全局性照片。

3.2 工程成果

3.2.1 机械成果

机械成果实物照片。

3.2.2 电路成果

电路成果实物照片。

3.2.3 软件成果

软件界面照片。

3.3 特性成果

逐个展示功能、性能参数等量化指标。可加重要仪器测试或现场照片。

第四部分 总结

4.1 可扩展之处

在此处撰写可扩展之处内容，不超过 300 字。

4.2 心得体会

在此处撰写心得体会内容，不超过 1000 字，可包括研发和制作细节。

第五部分 参考文献

1. 参考文献 1

2. 参考文献 2

3.