



第十届全国大学生集成电路创新创业大赛

青软晶尊赛道

基于 tsmc40nm 工艺的 LDO 芯片设计

报告类型：仿真报告 / 设计报告

队伍编号：CICCXXXXXXXX

团队名称：我 boss 得了 mvp!

指导教师：XXX

April 22, 2026

Contents

1	快速预览简介	2
1.1	关键技术	2
1.2	作品亮点	2
1.3	指标说明	2
2	模块接口说明	2
3	系统架构分析	2
3.1	电路架构	2
3.2	模块一：电压基准	4
3.3	模块二：误差放大器	7
3.3.1	第一级放大器分析	8
3.3.2	第三级：单位增益缓冲级	10
3.4	模块三：限流模块	12
3.5	模块四：过温保护模块	12
3.6	模块五：数字模块	13
3.7	PSRR 性能分析	13
4	仿真结果	15
4.1	Bandgap 模块	15
4.2	主环路仿真结果	17
4.3	限流、过温保护、数字控制模块仿真结果	17
4.4	系统整体仿真结果	17
4.4.1	电压输出能力	18
4.4.2	电压输出精度	18
4.4.3	系统 psrr	18
4.4.4	系统功耗	18
4.4.5	系统保护功能	18
5	版图设计	18
5.1	版图规划	18
5.2	DRC/LVS 验证	18
5.3	后仿验证	18
6	项目总结	19
6.1	已完成工作	19
6.2	需要改进的部分	19
6.3	后续工作	19
	参考文献	20

1 快速预览简介

1.1 关键技术

1.2 作品亮点

- 亮点一：极低的静态功耗，最小可达
- 亮点二：创新性放大器反馈结构，大幅提升系统的温漂系数，仅有 0
- 亮点三： 1A 大输出电流，2V 宽输出范围
- 亮点四：采用了独特的误差放大器结构，大幅优化了 psrr 性能

1.3 指标说明

Table 1 项目关键指标汇总

序号	指标名称	前仿结果	后仿结果	项目需求
1	频率范围	1~1 MHz	1~1 MHz	1~1 MHz
2	占空比范围	1%~99%	1%~99%	1%~99%
3	温度稳定性	<10%	<10%	<10%
4	功耗	<10 mW	<10 mW	越小越好

2 模块接口说明

Table 2 芯片引脚接口定义

序号	接口名	A/D	电平	I/O	备注
1	IN	A	3.3	I	输入电压
2	GND	A	0	I	地
3	OUT	A	0.8-2.8	O	输出电压
4	EN	D	3.3/0	I	使能输入
5	TSD	D	3.3/0	O	过热输出
6	OVC	D	3.3/0	O	过流输出
7	CON	A	-	I	控制电压

3 系统架构分析

3.1 电路架构

本作品使用传统 LDO 架构，包含电压基准、误差放大器、功率晶体管和反馈网络等核心模块。整体架构如图 1所示。




Figure 1 系统架构框图

根据图示，系统的误差放大器接受来自反馈网络的输出电压信号，并与电压基准进行比较，调整功率晶体管的导通程度以稳定输出电压。

$$V_{fb} = V_{ref} \quad (1)$$

$$V_{out} = \frac{R_1 + R_2 + R_3}{R_2 + R_3} V_{fb} \quad (2)$$

或者

$$V_{out} = \frac{R_3}{R_3 + R_2} V_{fb} \quad (3)$$

其中， R_1 、 R_2 、 R_3 是反馈网络中的可调电阻。可以通过数字模块控制电阻阻值、输出路径，可输出较大的电压范围。

同时，系统包含过流保护和热关断功能以提高可靠性。系统可以通过外部控制接口调整输出电压和启停状态，满足不同应用场景的需求。

再由

$$\frac{\partial V_{be}}{\partial T} \approx -\frac{k}{q} \ln \frac{I}{I_s} + \frac{kT}{q} \frac{1}{I} \frac{\partial I}{\partial T} \quad (9)$$

根据 (1) - (10)，令 $\frac{\partial V_{be}}{\partial T} = 0$ 可以得到

$$\ln(n) * \frac{R_1}{R_2} \approx 17.2 \quad (10)$$

在设计中，我们取 $n = 8$ ，故：

$$\frac{R_1}{R_2} \approx 8.27 \quad (11)$$

以上结果未考虑放大器的增益和电流镜的误差等非理想因素，实际设计中需要进行优化以达到更好的温度稳定性。

在本模块的设计中，本作品采用了一种新型的反馈方案。将输出电流反馈到运放的偏置端，形成一个负反馈回路。这种设计可以有效降低电压基准的输出噪声和温度漂移，提高系统的稳定性和可靠性。在多个反馈环路的配合下，系统能够在不同温度和工艺条件下保持稳定的输出电压，满足项目对温度稳定性的要求。

先考虑常规放大器的非理想特性对电路的影响，假设放大器的增益为 A ，输入失调电压为 V_{os} ，则电压基准的输出电压可以表示为：

$$V_{ref} = V_{be1} + R_1 I_{ref} + V_{os} \quad (12)$$

$$I_{ref} = \frac{V_{be1} + V_{os} - V_{be2}}{R_2} \quad (13)$$

整理可得

$$V_{ref} = V_{be1} + \frac{R_1}{R_2} (V_{be1} - V_{be2}) + \left(1 + \frac{R_1}{R_2}\right) V_{os} \quad (14)$$

此时两边对温度进行求偏导，就会引入新的变量 $\frac{\partial V_{os}}{\partial T}$ ，导致系统温漂系数不为零。

在典型结构中，放大器的输出端接电流镜给两个晶体管提供偏置电流。假定电流镜是理想的，输出电压 V_{ref} 相对稳定，即一侧电流镜的 V_{ds} 认为不变。此时，电流镜的栅极电压就等于 $V_{os} * A$ ，根据 I_d 的表达式，可以整理到：

$$V_{gs} = V_{os} * A - V_{in} \quad (15)$$

$$I_d = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{gs} - V_{th})^2 \quad (16)$$

$$I_d = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{os} * A - V_{in} - V_{th})^2 \quad (17)$$

再根据式 (10)，可以整理到：

$$\frac{1}{2}\mu C_{ox} \frac{W}{L} (V_{os} * A - V_{in} - V_{th})^2 = \frac{V_{be1} + V_{os} - V_{be2}}{R_2} \quad (18)$$

$$C = \frac{1}{2}\mu C_{ox} \frac{W}{L} R_2 \quad (19)$$

$$CA^2 (V_{os})^2 - 2CA \left(V_{in} + V_{th} + \frac{1}{2AC} \right) (V_{os}) + C (V_{in} + V_{th})^2 - (V_{be1} - V_{be2}) = 0 \quad (20)$$

此时可以直观的看出 V_{os} 随增益的增大迅速减小，随增益的减小迅速增大。当然，也可以算出此时方程的解为：

$$V_{os} = \frac{V_{in} + V_{th} + \frac{1}{2AC} \pm \sqrt{(V_{in} + V_{th} + \frac{1}{2AC})^2 - ((V_{in} + V_{th})^2 - (V_{be1} - V_{be2}))}}{A} \quad (21)$$

此时就可以直观的发现，在增益较小时， V_{os} 会迅速增大；在增益提高时， V_{os} 的会越来越小。在 R_2 较大时， C 的数量级趋于 1，此时 V_{os} 与 A 的关系趋近于反比例函数。 V_{os} 会极其依赖于增益。在 80db 时， V_{os} 仍然有 mV 数量级，这大幅增加了系统的设计难度和功耗。

因此，我将电流镜的输出电流反馈回放大器，设计了全新的作用于 bandgap 的自偏置电路，有效提高了系统的温漂性能，降低了输入失调电压对系统温漂性能的影响，从而显著提升了系统的温度稳定性。

bandgap 的放大器采用了两级差分放大器，其中第一级采用 npn 管作为输入，射级接地。bjt 管的 V_{be} 和电流 I_c 的关系为：

$$I_c = I_s e^{\frac{V_{be}}{V_t}} \quad (22)$$

$$V_{be} = V_t \ln \frac{I_c}{I_s} \quad (23)$$

其中， I_s 是反向饱和电流。所以

$$V_{be3} - V_{be4} = V_{os} = V_t \ln \frac{I_{c3}}{I_s} - V_t \ln \frac{I_{c4}}{I_s} = V_t \ln \frac{I_{c3}}{I_{c4}} \quad (24)$$

同时，根据电路的偏置电流关系，考虑 mos 管的体效应，可以得到：

$$V_{os} = V_{be3} - V_{be4} \quad (25)$$

$$I_d = \frac{1}{2}\mu C_{ox} \frac{W}{L} (V_{os} * A - V_{in} - V_{th1})^2 (1 + \lambda_1 V_{dsp}) \quad (26)$$

$$V_{dsp} = V_d - V_{in} \quad (27)$$

$$I_d = \frac{1}{2}\mu C_{ox} \frac{W}{L} (V_{bias} - V_c - V_{th2})^2 (1 + \lambda_2 V_{dsn}) \quad (28)$$

$$V_{dsn} = V_d - V_c \quad (29)$$

$$I_d = I_c \quad (30)$$

其中，式 (22) 中的 P 管电流已经取绝对值，且 $\lambda_1 < 0$ ，以保证 $\lambda_1 V_{dsp} > 0$ ，所以可以求出：

$$V_d = V_{in} + \frac{2I_d}{\lambda_1 \mu C_{ox} \frac{W}{L} (V_{os} * A - V_{in} - V_{th1})^2} - \frac{1}{\lambda_1} \quad (31)$$

$$(32)$$

故：

$$V_{d1} - V_{d2} = \frac{2(I_{d1} - I_{d2})}{\lambda_1 \mu C_{ox} \frac{W}{L} (V_{os} * A - V_{in} - V_{th1})^2} \quad (33)$$

$$V_{d1} - V_{d2} = \frac{2I_s \left(e^{\frac{V_{be3}}{V_t}} - e^{\frac{V_{be4}}{V_t}} \right)}{\lambda_1 \mu C_{ox} \frac{W}{L} (V_{os} * A - V_{in} - V_{th1})^2} \quad (34)$$

由于 $\lambda_1 < 0$ ，所以 $V_{d1} - V_{d2}$ 与 $V_{be1} - V_{be2}$ 成反相关系。同时由于放大器极性的关系， V_{out} 与 $V_{d1} - V_{d2}$ 成正相关系。所以系统此时引入了新的负反馈回路。

同样，第二级放大器自己的偏置也是从输出电流复制而来，所以第二级放大器也有类似的负反馈回路。

此外，本模块还设计了有效的启动电路，在上电时注入启动电流，确保系统上电后能够正确进入工作状态。启动电路通过监测系统的电压和电流状态，在系统达到稳定工作条件时自动关闭，避免了不必要的功耗和潜在的稳定性问题。

3.3 模块二：误差放大器

误差放大器是 LDO 的核心模块，其增益决定了输出电压的负载调整率和线性调整率，其频率特性决定了环路的稳定性和瞬态响应速度。本作品的误差放大器采用三级结构：第一级为折叠轨到轨差分输入级（含差分转单端），第二级为共源级放大器，两级级联构成高增益误差放大器；第三级为单位增益跟随器（复用折叠轨到轨 OTA 结构），作为缓冲级驱动功率管栅极。




Figure 3 ea 架构示意图




Figure 4 ea 详细电路图

输入级选择折叠共源共栅结构是基于以下设计考量：折叠共源共栅是模拟 IC 设计中公认的最优折中运算放大器拓扑 [2]——在功耗、速度、噪声和输出摆幅四项指标间取得了良好的平衡。相比于套筒式共源共栅，折叠结构的输入共模范围可以天然地覆盖其中一个电源轨（GND），这使得互补 PMOS/NMOS 并联输入时可实现全轨到轨共模输入范围；相比于对称性 OTA，折叠结构避免了电流镜引入的额外非主极点，可以获得更高的 GBW。此外，折叠结构输入差分对看到完全对称的直流偏置和负载阻抗，有利于降低失调电压并改善 CMRR。

3.3.1 第一级放大器分析

第一级误差放大器由两个级联的放大器组成：折叠轨到轨差分输入级（含差分转单端）和共源级放大器。前者提供主增益并实现轨到轨共模输入，后者进一步提升增益并驱动第三级缓冲级。




Figure 5 opa1 电路图

1a. 折叠轨到轨差分输入级 输入级由互补 PMOS 和 NMOS 差分对并联构成，实现从 GND 到 V_{DD} 的全摆幅共模输入范围。设 PMOS 对跨导为 $g_{m,P}$ ，NMOS 对跨导为 $g_{m,N}$ ，输入差分小信号 v_{id} 作用时两路电流在折叠节点汇合，总等效跨导为：

$$G_m = g_{m,N} + g_{m,P} \quad (35)$$

在共模输入范围中间区域，两对差分对同时工作， G_m 达到最大值；当共模输入接近 V_{DD} 或 GND 时，仅有一对工作， G_m 减半。在设计中，通过调整两对管子的 W/L 比例和偏置电流，可以在全共模范围内将 G_m 的变化控制在可接受范围。

折叠共源共栅级将输入级输出电流“折叠”到互补类型的 cascode 管上。cascode 结构显著提高了输出阻抗——从输出端看进去，NMOS 侧 cascode 阻抗和 PMOS 电流源负载阻抗并联：

$$R_{out,folded} = R_{out,N} \parallel R_{out,P} \approx (g_{m,Nc} r_{o,Nc} r_{o,in}) \parallel (g_{m,Pc} r_{o,Pc} r_{o,Pload}) \quad (36)$$

其中 $r_{o,in} = r_{ds,Nin} \parallel r_{ds,tail}$ 为输入管和尾电流源的并联输出电阻。若两侧数量级相当， $R_{out,folded} \approx \frac{1}{2} g_{m,cascode} r_o^2$ ，相比于简单 OTA 中 $r_o \parallel r_o$ 的输出阻抗提高了一个 $g_m r_o$ 倍（约 20~30 倍）。

折叠轨到轨级的增益为：

$$A_{v1a} = G_m \cdot R_{out,folded} = (g_{m,N} + g_{m,P}) \cdot [(g_{m,Nc} r_{o,Nc} r_{o,in}) \parallel (g_{m,Pc} r_{o,Pc} r_{o,Pload})] \quad (37)$$

该级同时完成差分转单端，将双端差分信号转换为单端信号输出。

折叠共源共栅的高速特性 折叠共源共栅结构的一个关键优势在于其极点分布。电路中除输出节点外，所有内部节点阻抗均为 $1/g_m$ 量级——这意味着这些内部节点产生的非主极点频率极高。以 cascode 管源极节点为例，该节点阻抗约为 $1/g_{m,cascode}$ ，节点电容 C_p 为 cascode 管 C_{gs} 与输入管 C_{db} 之和，非主极点频率为：

$$p_{nd} \approx \frac{g_{m,cascode}}{C_p} \quad (38)$$

由于 $g_{m,cascode}/C_p$ 接近晶体管的特征频率 f_t ，该非主极点可达 $f_t/3$ 甚至更高 [2]，远高于输出极点。因此折叠共源共栅级仅有单一的有效非主极点，易于获得高 GBW，这是本设计选择该拓扑的重要原因。

1b. 共源级放大器 共源级以折叠轨到轨级的单端输出作为输入，提供额外增益以满足系统对开环增益的要求。设共源级放大管跨导为 $g_{m,CS}$ ，输出阻抗为 $r_{o,CS}$ ，负载阻抗为 $r_{o,L}$ ，则共源级增益为：

$$A_{v1b} = -g_{m,CS} \cdot (r_{o,CS} \parallel r_{o,L}) \quad (39)$$

其中负号表示反相放大。

第一级总增益 第一级误差放大器的总增益为两级级联之积：

$$A_{v1} = A_{v1a} \cdot A_{v1b} = G_m \cdot R_{out,folded} \cdot [-g_{m,CS} \cdot (r_{o,CS} \parallel r_{o,L})] \quad (40)$$

3.3.2 第三级：单位增益缓冲级

第三级为单位增益跟随器（缓冲级），复用了折叠轨到轨放大器结构，通过闭环反馈将增益配置为单位增益。




Figure 6 opa2 电路图

结构与功能 该级采用与第一级相同的折叠轨到轨 OTA 拓扑，但将其输出端直接连接到反相输入端，构成单位增益负反馈结构。闭环增益为：

$$A_{v2} \approx \frac{A_{v, \text{internal}}}{1 + A_{v, \text{internal}}} \approx 1 \quad (41)$$

其中 $A_{v, \text{internal}}$ 为该 OTA 的开环增益。在高开环增益条件下，闭环增益趋近于 1。

缓冲级的作用 虽然该级不提供额外增益，但在系统中承担三个关键功能：

1. **阻抗变换**：共源级输出阻抗 $R_{out,CS}$ 较高，直接驱动功率管栅极电容（通常数十 pF）会导致建立时间过长。单位增益跟随器将输出阻抗降低至 $1/g_{m,out}$ 量级，显著加快功率管栅极的充放电速度。
2. **隔离前后级**：缓冲级将共源级高阻抗输出与功率管栅极大电容隔离，避免次极点被拉低至 GBW 以内，有利于环路稳定性。
3. **频率补偿 (UGCC)**：缓冲级还兼作单位增益补偿模块，内部补偿网络通过零极点抵消策略改善环路相位裕度，并降低对输出电容 ESR 的要求，使系统可以使用低成本陶瓷电容 [1]。
4. **改善 PSR 性能**：缓冲级从 V_{DD} 到输出的馈通被闭环增益所抑制，电源噪声对功率管栅极的耦合大幅降低，从而改善系统整体 PSR。

总增益 误差放大器的总开环增益为：

$$A_{v,EA} = A_{v1a} \cdot A_{v1b} \cdot A_{v2} \approx A_{v1a} \cdot A_{v1b} \cdot 1 = A_{v1} \quad (42)$$

即增益完全由第一级（折叠轨到轨 + 共源级）提供，缓冲级仅负责驱动能力和阻抗变换。

频率补偿 系统主环路包含误差放大器和功率管两个增益级。Miller 补偿电容 C_c 跨接在共源级输出（即缓冲级输入）与缓冲级输出之间。补偿后，主极点位于共源级输出节点：

$$p_1 \approx \frac{1}{R_{out,CS} \cdot g_{m,pass} \cdot R_{out,L} \cdot C_c} \quad (43)$$

其中 $R_{out,CS} = r_{o,CS} \parallel r_{o,L}$ 为共源级输出阻抗， $g_{m,pass}$ 和 $R_{out,L}$ 分别为功率管的跨导和输出阻抗。单位增益频率为：

$$GBW \approx \frac{G_m \cdot |A_{v1b}|}{2\pi C_c} \quad (44)$$

非主极点位于功率管栅极节点（缓冲级输出）：

$$p_2 \approx \frac{g_{m,buf}}{C_{gate}} \quad (45)$$

其中 $g_{m,buf}$ 为缓冲级输出级等效跨导， C_{gate} 为功率管栅极电容。为保证相位裕度 $\Phi_m > 60^\circ$ ，需满足 $GBW < p_2/2$ 。

此外，本设计的第三级缓冲级（单位增益跟随器）还承担了单位增益补偿模块 (UGCC) 的角色 [1]。缓冲级内部的补偿网络 (R_z 、 C_z) 在环路传递函数中引入一个额外的零点：

$$Z_{UGCC} = \frac{1}{R_z \cdot C_z} \quad (46)$$

该零点与环路中的一个低频次极点相互抵消，从而改善相位裕度。同时，UGCC 在环路中提供了一个额外的低频极点，使得对输出端负载电容 ESR 的要求大幅降低——无需依赖大 ESR 电阻产生补偿零点，可以使用低 ESR 的陶瓷电容实现环路稳定。LDO 环路中各零极点的分布为：功率管输出节点为主极点 $P_{POW} \approx 1/(R_L C_L)$ ；ESR 零点 $Z_{ESR} = 1/(R_{ESR} \cdot C_L)$ 抵消 UGCC 的第一极点；UGCC 零点 Z_{UGCC} 抵消环路中一个低频极点；第一级输出极点 P_1 和 UGCC 第二极点 $P_{2,UGCC}$ 则通过合适的电路结构推至 GBW 以外。

3.4 模块三：限流模块

限流模块采用电流镜结构实现过流保护功能。当输出电流超过设定阈值时，限流模块会迅速响应，将输出功率管快速关断，防止芯片损坏。该模块的设计重点在于提高响应速度和准确性，以确保在过流事件发生时能够及时保护系统。




Figure 7 限流模块示意图

限流模块的核心是将电流转换成电压信号。通过电流镜将输出管的电流复制到模块中，利用：

$$I_{ref} = \frac{\frac{W_{out}}{L_{out}}}{\frac{W_{ref}}{L_{ref}}} I_{out} \quad (47)$$

$$V_{sense} = V_{in} - I_{ref} R_{sense} \quad (48)$$

其中， I_{ref} 是限流模块中的参考电流， I_{out} 是输出管的电流， W_{out} 、 L_{out} 、 W_{ref} 、 L_{ref} 分别是输出管和参考管的宽长比， V_{sense} 是限流模块中的电压信号， R_{sense} 是限流模块中的感测电阻。当 V_{sense} 低于设定的阈值时，限流模块会触发过流保护机制，迅速关断输出管，降低输出电压，防止芯片损坏。

3.5 模块四：过温保护模块

过温保护模块利用了三极管的 V_{be} 和 bandgap 输出的 PTAT 电流特性实现温度检测。当温度升高时， V_{be} 会下降，而 PTAT 电流会增加。控制 PTAT 电流的负载，使得在大于 125 度时：




Figure 8 过温保护模块示意图

$$V_{be} \leq I_{PTAT} * R_{temp} \quad (49)$$

此时比较器翻转，输出低电平，触发过温保护机制，关闭系统主要环路，降低输出电压，保护系统不受过热损害。同时，由于低电平将 Nmos 关闭，电流负载电阻增大，当温度回落到满足

$$V_{be} > I_{PTAT} * (R_{temp} + R_{hust}) \quad (50)$$

时，比较器重新翻转，输出高电平，重新打开系统的工作环路。

过温保护模块利用了滞回比较器的特性,通过引入滞回电阻 R_{hyst} ,在温度回落时提供额外的保护,防止系统频繁地在过温保护和正常工作状态之间切换,提高了系统的稳定性和可靠性。

3.6 模块五：数字模块

3.7 PSRR 性能分析

PSRR (Power Supply Rejection Ratio, 电源抑制比) 是衡量 LDO 抑制电源噪声能力的关键指标。根据赛题要求, 系统在 1kHz 频率下的 PSRR 需大于 80 dB。

根据多级反馈系统理论 [1], LDO 系统总的电源噪声抑制特性可表示为:

$$PSR_{LDO} = \frac{PSR_1}{\beta \cdot A_{o1a} \cdot A_{o1b}} + \frac{PSR_2}{\beta \cdot A_{o1a} \cdot A_{o1b} \cdot A_{o2}} + \frac{PSR_{POW}}{\beta \cdot A_{o1a} \cdot A_{o1b} \cdot A_{o2} \cdot A_{o.POW}} \quad (51)$$

其中 $\beta = R_{F2}/(R_{F1} + R_{F2})$ 为反馈网络分压系数, PSR_1 、 PSR_2 、 PSR_{POW} 分别为第一级 (折叠轨到轨)、第二级 (共源级)、功率级单独电源噪声抑制特性, A_{o1a} 、 A_{o1b} 、 A_{o2} 、 $A_{o,POW}$ 分别为各级的电压增益。




Figure 9 PSRR 分析示意图

1 kHz 频率下的 PSRR 分析 1 kHz 远低于系统环路的单位增益带宽 (GBW), 此时环路增益仍维持在开环增益附近。在高环路增益条件下, 式 (6-2) 中各项分母项 $\beta \cdot A_{loop}$ 远大于 1, 系统 PSRR 近似等于环路增益:

$$PSR_{LDO}|_{1kHz} \approx \frac{1}{\beta \cdot A_{loop}(1kHz)} \Rightarrow PSR_{LDO}|_{dB} \approx A_{loop,dB}|_{1kHz} \quad (52)$$

本设计中, 误差放大器第一级折叠轨到轨级增益 A_{v1a} 和第二级共源级增益 A_{v1b} 级联后总开环增益超过 100 dB。在 1 kHz 频率下, 环路增益衰减极小 (主极点频率极低), 仍可保持在 90 dB 以上, 远大于赛题要求的 80 dB, 裕量充足。

各级 PSR 贡献分析 从式 (6-2) 可以看出, 每一级的电源噪声贡献都被其前置环路增益所除。在 1 kHz 频率下:

第一级折叠轨到轨级的 PSR_1 直流增益接近于 1, 但由于折叠共源共栅结构中 cascode 管栅极接固定偏置电压 (交流地), V_{DD} 到输出的耦合路径被 cascode 管的高输出阻抗所隔离, PSR_1 在中频段已开始下降。再除以环路增益 $\beta \cdot A_{v1a} \cdot A_{v1b}$, 其对系统 PSRR 的贡献被充分抑制。

第二级共源级的 PSR_2 同样被环路增益 $\beta \cdot A_{v1a} \cdot A_{v1b}$ 所除。由于第一级提供高增益 A_{v1a} , 第二级的电源噪声贡献在系统总 PSRR 中占比极小。

功率级的 PSR_{POW} 被全环路增益 $\beta \cdot A_{v1a} \cdot A_{v1b} \cdot A_{v2} \cdot A_{v,POW}$ 所除, 同样被充分抑制。

PSRR 设计余量 综合以上分析, 本设计在 1 kHz 频率下预计可获得 90 dB 以上的 PSRR, 超过赛题要求 10 dB 以上。在中高频段, 环路增益逐渐下降, PSRR 随之降低, 但赛题对此频段无硬性指标要求。环路 GBW 的设计确保了 1 kHz 处于增益平坦区, PSRR 指标具有充足的工程裕量。

4 仿真结果

4.1 Bandgap 模块

对 bandgap 模块的仿真结果进行分析，验证其输出电压的稳定性、温度漂移特性以及上电状态的正确性。

tt、ss、ff 三个工艺角下对输出电压的仿真结果如下：




Figure 10 bandgap 输出电压随温度变化的仿真结果




Figure 11 bandgap 输出温漂系数

在 tt、ss、ff 三个工艺角下，-40、27、125 三个温度下，对 bandgap 启动上电进行仿真，结果如下：




Figure 12 bandgap 上电仿真结果

从上述仿真结果图可以得到 bandgap 的参数如下表：

Table 3 bandgap 模块前仿关键指标

指标	tt	ss	ff
温漂系数	2.66093	16.0958	31.4364

在 tt 工艺角下，系统的温漂系数仅为 2.66093 ppm，表明系统具有极好的温度稳定性。




Figure 13 bandgap 在 tt 工艺角下的输出电压随温度变化的仿真结果

为了满足系统输出电压精度在各个工艺角下的稳定，我们对上述结果进行了取舍，调整了电阻网络的参数，使得在 ss、ff 工艺角下的温漂系数也满足项目需求。调整后的仿真结果：




Figure 14 bandgap 调整电阻网络参数后的输出电压随温度变化的仿真结果

Table 4 bandgap 模块前仿关键指标

指标	tt	ss	ff
温漂系数	10.44	25.61	20.28

选择这套参数的原因是，题目要求在 25 度下的输出精度，在 25 度下，调整后的结果在三个工艺角下的输出电压差值最小，能够保证最终输出的结果精度最高。同时，这套参数的温漂系数也满足项目需求，能够保证系统在不同温度下的输出电压稳定。

4.2 主环路仿真结果

系统主环路指的是系统的 EA、功率管和反馈网络等核心模块的仿真结果。通过对主环路的仿真，可以验证系统的稳定性、频率响应、瞬态响应等关键性能指标。

本环节对系统主环路进行了 dc、stb、ac 仿真。在 tt、ss、ff 三个工艺角，-40、27、125 三个温度下，系统输出电压 1.8V，输出电流 0、500mA、1A 的情况下进行仿真。得到了系统的环路波特图、相位裕度、psr 性能等关键指标的仿真结果。

4.3 限流、过温保护、数字控制模块仿真结果

系统还有限流、过温保护、数字控制模块，这些控制模块保护了电路在极端环境下的安全，增强了芯片的可拓展性。

过温保护模块的仿真结果展示出系统能够在温度逐渐升高到 125 以上时给出响应，关闭系统主要环路，降低输出电压，保护系统不受过热损害。并且在温度逐渐回落到 125 度以下时，重新打开系统的工作环路。

限流模块的仿真结果表明，当输出电流超过设定阈值时，系统能够及时触发过流保护机制，迅速关断输出管，降低输出电压，防止芯片损坏。

数字控制模块的仿真结果验证了系统能够通过外部控制接口调整输出电压和启停状态，满足不同应用场景的需求。

4.4 系统整体仿真结果

完成了系统的每个模块仿真后，进行系统整体仿真，验证各模块协同工作时的性能表现。系统整体仿真包括 dc、ac、stb 等多种仿真类型，覆盖不同工艺角、温度和负载条件下的系统性能。

4.4.1 电压输出能力

通过对系统主环路电阻网络的调整，系统能够调整输出电压。仿真结果表明，在不同负载条件下，系统能够稳定输出预设的电压值，满足项目需求。

4.4.2 电压输出精度

根据电压输出能力的仿真结果，取 V_{outmax} 、 V_{outmin} 、1.8V 三个电压值，tt、ss、ff 三个工艺角下，输出电流 0、500mA、1A，对温度从-40-125 进行扫描，计算系统的输出电压精度。仿真结果表明，系统的输出电压精度满足项目需求，能够在不同工艺角和温度条件下保持稳定。

4.4.3 系统 psrr

系统的 psrr 性能是衡量系统抗电源噪声能力的重要指标。通过对系统进行 ac 仿真，分析系统在不同频率下的 psrr 性能。取 V_{outmax} 、 V_{outmin} 、1.8V 三个电压值，tt、ss、ff 三个工艺角下，输出电流 0、500mA、1A，温度-40、27、125 进行扫描。计算系统的 psrr 性能。仿真结果表明，系统的 psrr 性能满足项目需求，能够有效抑制电源噪声对输出电压的影响。此外，由于 V_{outmax} 无法满足 psrr 性能，我们还测试了可以在上述条件下保证 psrr 的 V'_{outmax} 。

4.4.4 系统功耗

系统的功耗是衡量系统能效的重要指标。通过对系统进行 dc 仿真，分析系统在不同负载条件下的功耗表现。取 V_{outmax} 、 V_{outmin} 、1.8V 三个电压值，tt、ss、ff 三个工艺角下，输出电流 0、500mA、1A，温度-40、27、125 进行扫描。计算系统的功耗。仿真结果表明，系统的静态电流远远小于 80uA，满足题目要求。

4.4.5 系统保护功能

系统的保护功能包括过流保护和过温保护。通过对系统进行 dc 仿真，输出电压在 V_{outmax} 、 V_{outmin} 、1.8V 三个电压值下，tt、ss、ff 三个工艺角下，温度-40、27、125 的条件下，扫描负载电阻，得到系统的过流保护性能。在输出电压在 V_{outmax} 、 V_{outmin} 、1.8V 三个电压值下，tt、ss、ff 三个工艺角下，输出电流 0、500mA、1A 的条件下，扫描温度，得到系统的过温保护性能。仿真结果表明，系统的过流保护和过温保护功能能够在设定的阈值条件下及时响应，保护系统免受过流和过热损害。

5 版图设计

5.1 版图规划

描述版图的整体布局策略、对称性考虑、匹配方案等。

5.2 DRC/LVS 验证

5.3 后仿验证

描述版图寄生参数提取后的仿真结果，与前仿进行对比分析。

6 项目总结

6.1 已完成工作

1. 完成了 XXX 模块的电路设计与仿真
2. 完成了 XXX 模块的版图设计
3. 完成了整体电路的前后仿验证
4. ...

6.2 需要改进的部分

- 待改进项一
- 待改进项二
- ...

6.3 后续工作

1. 整体版图连线及寄生参数提取
2. 整体性能后仿
3. 针对不足进行优化
4. ...

参考文献

References

- [1] 王忆, 何乐年. *CMOS 低压差线性稳压器*. 北京: 科学出版社, 2012.
- [2] W. Sansen, *Analog Design Essentials*. Springer, 2006.
- [3] B. Razavi, *Design of Analog CMOS Integrated Circuits*, 2nd ed. McGraw-Hill, 2017.
- [4] P. R. Gray et al., *Analysis and Design of Analog Integrated Circuits*, 5th ed. Wiley, 2009.