



H C VI N CÔNG NGH B U CHÍNH VI N THÔNG



BÀI GI NG MÔN

K THU T VIX LÝ

Gí ng viên:

TS. V H uTi n

ì n tho ì/E-mail:

0932357079 / tienvh@ptit.edu.vn

H c k /N m biên so n:

K 1/2014

K THU T VIX LÝ

N I DUNG

- Ch ng 1 – T ng quan v h vi x lý
- Ch ng 2 – B vi x lý ARM
- **Ch ng 3 – L p trình h p ng cho vi x lý ARM**
- Ch ng 4 – Vi i u khi n 8051
- Ch ng 5 – B m/ nh th i và UART trong 8051
- Ch ng 6 – L p trình ng t trong 8051

2

CHƯƠNG 3-L TRÌNH H P NG ARM

NỘI DUNG

1. **Giới thiệu về trình Assembly**
2. **Tập lệnh của ARM**
 1. Lệnh xử lý dữ liệu (data processing)
 2. Dịch chuyển dữ liệu (data movement)
 3. Điều khiển chương trình (flow control)
 4. Ngắt

3

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Cấu trúc chung của một chương trình h p ng :

```

AREA Example, CODE, READONLY      ; name this block of code
ENTRY                             ; mark first instruction
                                   ; to execute

start:
MOV    r0, #15                    ; Set up parameters
MOV    r1, #20
BL     firstfunc                  ; Call subroutine
SWI     0x11                      ; terminate
firstfunc:
ADD     r0, r0, r1                ; Subroutine firstfunc
MOV     pc, lr                   ; r0 = r0 + r1
                                   ; Return from subroutine
                                   ; with result in r0
END                                     ; mark end of file

```

The diagram illustrates the structure of the provided ARM assembly code. It identifies four key components with arrows pointing to specific parts of the code:


- label:** Points to the `start:` and `firstfunc:` labels.
- opcode:** Points to the `MOV` and `ADD` instructions.
- operands:** Points to the `r0, #15` and `r0, r0, r1` operands.
- comment:** Points to the semicolon-separated text on the right side of the code, such as `; name this block of code` and `; Set up parameters`.

4

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Cấu trúc chung của mã lệnh ARM

label <địa chỉ> lệnh <địa chỉ> ; chú thích



5

CHƯƠNG 3-L TRÌNH H P NG ARM

NỘI DUNG

1. Giới thiệu về trình Assembly
2. Trình của ARM
 1. Lệnh xử lý dữ liệu (data processing)
 2. Di chuyển dữ liệu (data transfer)
 3. Điều khiển chương trình (flow control)

6

CHƯƠNG 3-L TRÌNH H P NG ARM

■ c i m c a t p l nh ARM:

- K i n trúc Load – Store
- L nh 3 a ch
- T t c u là cách l nh có i u k i n
- Có kh n ng load/store nhi u thanh ghi ng th i
- Kh i d ch và kh i ALU có th ho t ng song song, do ó phép tính d ch và các phép tính toán có th c th c hi n ng th i.

CHƯƠNG 3-L TRÌNH H P NG ARM

■ L nh x lý d li u:

- L nh x lý d li u bao g m l nh di chuy n d li u gi a các thanh ghi (move), l nh s h c (arithmetic), l nh logic (logical), l nh so sánh (comparison) và l nh nhân (multiply).
- H u h t các l nh x lý d li u có th dùng b d ch (barrel shifter) x lý m t trong nh ng toán h ng c a l nh

CHƯƠNG 3-L TRÌNH H P NG ARM

- Lệnh xử lý dữ liệu
 - Arithmetic: **ADD ADC SUB SBC RSB RSC**
 - Logical: **AND ORR EOR BIC**
 - Comparisons: **CMP CMN TST TEQ**
 - Data movement: **MOV MVN**
- Lưu ý: các lệnh chỉ thực hiện trên thanh ghi, KHÔNG thực hiện trên bộ nhớ.
- Cú pháp:

<Operation>{<cond>}{S} Rd, Rn, Operand2

 - Lệnh so sánh tác động lên cờ và thanh ghi Rd không tác động
 - Lệnh di chuyển dữ liệu không tác động lên thanh ghi Rn
- Toán hạng 2 của ALU thông qua bộ dịch chuyển

CHƯƠNG 3-L TRÌNH H P NG ARM

- Di chuyển dữ liệu giữa các thanh ghi

MOV<cond><S> Rd, Rn, <operands>

MOVCS R0, R1 ; Nếu cờ C = 1 thì R0 := R1

MOVS R0, #0 ; R0 = 0
 ; Z = 1, N = 0
 ; C, V không tác động

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Di chuyển dữ liệu ghi a các thanh ghi:

- Lưu ý: H u h t các l nh trong ARM có tr ng i u ki n. Khi th a m n i u ki n ó thì l nh m i c th c hi n.

MOVCS R0, R1 ; R0 = R1 ch khi C = 1.

MOVCC R0, R1 ; R0 = R1 ch khi C = 0.

Mnemonic	Condition	Mnemonic	Condition
CS	Carry Set	CC	Carry Clear
EQ	Equal (Zero Set)	NE	Not Equal (Zero Clear)
VS	Overflow Set	VC	Overflow Clear
GT	Greater Than	LT	Less Than
GE	Greater Than or Equal	LE	Less Than or Equal
PL	Plus (Positive)	MI	Minus (Negative)
HI	Higher Than	LO	Lower Than (aka CC)
HS	Higher or Same (aka CS)	LS	Lower or Same

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Di chuyển dữ liệu ghi a các thanh ghi:

- G m có hai l nh:
 - *MOV R0, R2 ; R0 = R2*
 - *MVN R0, R2 ; move negative, R0 = ~ R2*

- Ví d :

Tr c: *r5 = 5*
r7 = 8
MOV r7, r5

Sau: *r5 = 5*
r7 = 5


CHƯƠNG 3-L TRÌNH H P NG ARM

- Các cách ghi :
 - Cách ghi thanh ghi:
 - `ADD R0, R1, R2` ; Các toán hạng là các thanh ghi
 - Cách ghi tức thì:
 - `ADD R3, R3, #1` ; $R3 = R3 + 1$
 - `ADD R8, R7, #0xff` ; $R8 = R7[7:0]$
- Dùng # để biểu diễn toán hạng tức thì
- Toán hạng có ký hiệu `0x` là giá trị hexa

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Barrel shifter:

Mnemonic	Description	Shift	Result
LSL	logical shift left	$x \ll y$	$x \ll y$
LSR	logical shift right	$x \gg y$	$(\text{unsigned})x \gg y$
ASR	arithmetic right shift	$x \ggg y$	$(\text{signed})x \ggg y$
ROR	rotate right	$x \text{ROR } y$	$((\text{unsigned})x \gg y) (x \ll (32 - y))$
RRX	rotate right extended	$x \text{RRX}$	$(\text{c flag} \ll 31) ((\text{unsigned})x \gg 1)$



CHƯƠNG 3-L TRÌNH H TRÌNH ARM

■ Dịch trái:



- MOV R0, R2, **LSL #2** ; R0 = R2<<2
; R2 không i

Ví dụ : **0...0 0011 0000**

Trước: R2 = 0x00000030

Sau: R0 = 0x000000C0

R2 = 0x00000030

CHƯƠNG 3-L TRÌNH H TRÌNH ARM

■ Dịch phải:



- MOV R0, R2, **LSR #2** ; R0 = R2<<2
; R2 không i

Ví dụ : **0...0 0011 0000**

Trước: R2 = 0x00000030

Sau: R0 = 0x0000000C

R2 = 0x00000030

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Dịch ph i s h c:



- MOV R0, R2, **ASR #2** ; R0 = R2 >> 2
; R2 không i

Ví d : **1010 0...0 0011 0000**

Tr c: R2 = 0xA0000030

Sau: R0 = 0xE800000C
R2 = 0xA0000030

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Quay ph i m r ng:



- MOV R0, R2, **RRX** ; R0 = R2 sau khi quay
; R2 không i


Ví d : **0...0 0011 0001**

Tr c: R2 = 0x00000031 ; C = 1

Sau: R0 = 0x80000018 ; C = 1
R2 = 0x00000031

CH NG 3-L TRÌNH H PNG ARM

- Cấu trúc lệnh mã hóa:



CH NG 3-L TRÌNH H PNG ARM

- Các lệnh s h c: C ng và tr
- instruction* <cond> <S> *Rd, Rn, N*

ADC	add two 32-bit values and carry	$Rd = Rn + N + \text{carry}$
ADD	add two 32-bit values	$Rd = Rn + N$
RSB	reverse subtract of two 32-bit values	$Rd = N - Rn$
RSC	reverse subtract with carry of two 32-bit values	$Rd = N - Rn - !(\text{carry flag})$
SBC	subtract with carry of two 32-bit values	$Rd = Rn - N - !(\text{carry flag})$
SUB	subtract two 32-bit values	$Rd = Rn - N$

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Các l nh s h c: C ng và tr

Ví d 1:

R0 = 0x00000000

R1 = 0x00000002

R2 = 0x00000001

SUB R0, R1, R2

Ví d 2:

R0 = 0x00000000

R1 = 0x00000077

RSB R0, R1, #0

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Các l nh s h c: C ng và tr

Ví d 3:

R1 = 0x00000001

SUBS R1, R1, #1

CPRS = ?

Ví d 4:

R0 = 0x00000000

R1 = 0x00000005

ADD R0, R1, R1, LSL #1

Exercise 2

Fill in the shaded areas.

Program counter PC = R15, #value = intermediate constant value

Current Program Status Register (CPSR)

31	28	27	8	7	6	5	4	0
N	Z	C	V	unused	IF	T	mode	

Address (H)		Comments	After instruction is run				
PC			PC (Hex)	C	R0(Hex)	R1(Hex)	R2 (Hex)
		All registers R0-R2 are reset to 0 here		0	0	0	
0000 1000	Mov r1, #15	;r1=15	0000 1004	0	0000 0000	0000 000f	ffff ffff
	Mov r2, #0xffffffff	;r2=#0xffffffff ;i.e. r2= -1					
	ADDs r0,r1,r2	;r0=r1+r2					
	ADCs r0,r1,r2	;r0=r1+r2+C					
	SUBs r0,r1,r2	;r0=r1-r2					
	SBCs r0,r1,r2	;r0=r1-r2+C-1					

CH NG 3-L TRÌNH H PNG ARM

■ L nh logic

instruction<cond><S> Rd, Rn, N

AND	logical bitwise AND of two 32-bit values	$Rd = Rn \& N$
ORR	logical bitwise OR of two 32-bit values	$Rd = Rn N$
EOR	logical exclusive OR of two 32-bit values	$Rd = Rn \wedge N$
BIC	logical bit clear (AND NOT)	$Rd = Rn \& \sim N$

CHƯƠNG 3-L TRÌNH H P NG ARM

■ L nh logic

- AND R0, R1, R2 ; R0 = R1 and R2
- ORR R0, R1, R2 ; R0 = R1 or R2
- EOR R0, R1, R2 ; R0 = R1 xor R2
- BIC R0, R1, R2 ; R0 = R1 and (~R2)

L nh BIC là l nh xóa bit: Các bit trong R1 s b xóa b i các bit c
ánh d u trong R2

R1 = 0x11111111 R2 = 0x0100101

BIC R0, R1, R2


R0 = 0x10011010

Exercise 3

Fill in the shaded areas.

Program counter PC =R15, #value = intermediate constant
value

Current Program Status Register (CPSR)



Address (H)		Comments	After instruction is run			
PC			R0(Hex)	R1(Hex)	R2(Hex)	NZ
	At the beginning		0000 0000H	0000 0055H	0000 0061H	00
0000 7000	ANDs r0,r1,r2	;r0=r1 and r2 (bit by bit)				
	ORRs r0,r1,r2	;r0=r1 or r2				
	EORs r0,r1,r2	;r0=r1 xor r2				
	BICs r0,r1,r2	;r0=r1 and (not r2)				

R1=55H=0101 0101 B
R2=61H=0110 0001 B
9EH=1001 1110 B

CHƯƠNG 3-L TRÌNH H P NG ARM

■ L nh so sánh

- Các l nh so sánh không t o ra k t qu nh ng nó tác ng n các bit c (N, Z, C, V) trong thanh ghi CPSR.
- Cú pháp: instruction<cond> Rn, N

CMN	compare negated	flags set as a result of $Rn + N$
CMP	compare	flags set as a result of $Rn - N$
TEQ	test for equality of two 32-bit values	flags set as a result of $Rn \wedge N$
TST	test bits of a 32-bit value	flags set as a result of $Rn \& N$

CHƯƠNG 3-L TRÌNH H P NG ARM

■ L nh so sánh

- CMP R1, R2 ; Thi t l p c d a trên k t qu $R1 - R2$
- CMN R1, R2 ; Thi t l p c d a trên k t qu $R1 + R2$
- TST R1, R2 ; bit test: Thi t l p c d a trên kq R1 and R2
- TEQ R1, R2 ; test equal: Thi t l p c d a trên kq $R1 \text{ xor } R2$

CH NG 3-L TRÌNH H PNG ARM

■ L nh so sánh

CMP r1, r2 ; set cc on r1 - r2 (compare)



- Same as SUB (subtract) except result of subtraction is not stored.
- Only the condition code bits (cc) {N,Z,C,V} in CPSR are changed

- N = 1 if MSB of (r1 - r2) is '1' (MSB of result is sign bit, 1 = negative)
- Z = 1 when the result is zero
- C = 1 when the result of an addition is greater than or equal to 2^{32} , if the result of a subtraction is positive.
- V = 1 (when result of add, subtract, or compare is $\geq 2^{31}$, or $< -2^{31}$). I.e.
 - if two -ve numbers are added, the result is +ve (underflow).
 - if two +ve numbers are added, the result is -ve (overflow). (0x7FFFFFFF+1=0x80000000)

CH NG 3-L TRÌNH H PNG ARM

■ L nh so sánh

Ví d :

R1 = a, R2 = b

if (R1 < R2)

R1 = a

else

R1 = b

CH NG 3-L TRÌNH H PNG ARM

Exercise 6

Fill in the shaded areas.

TST updates the N and Z flags according to the result, It does not affect the C or V flags.

Address (H)		Comments	After instruction is run		
PC			NZCV (binary)	R1 (Hex)	R2 (Hex)
		All registers R0-R2=0 and NZCV=0000, here			
0000 1000	Mov r1,#15	;r1=15 decimal			
	Mov r2,#0x240	;r2=0xF0 (0xf is 240 in decimal)			
	TST r1,r2	; set cc on r1 AND r2 (logical AND operation test bits)			
	TEQ r1,r2	; set cc on r1 xor r2 (test equivalent)			

Convert hex to decimal :<http://easycalculation.com/hex-converter.php>

CH NG 3-L TRÌNH H PNG ARM

■ L nh nhân

MLA<cond><S> Rd, Rm, Rs, Rn

MUL<cond><S> Rd, Rm, Rs

MLA	multiply and accumulate	$Rd = (Rm * Rs) + Rn$
MUL	multiply	$Rd = Rm * Rs$

- T t c các toán h ng ph i là thanh ghi
- Thanh ghi Rm, Rs ph i là hai thanh ghi khác nhau

CH NG 3-L P TRÌNH H P NG ARM

■ L nh nhân 64 bit

instruction<cond><S> RdLo, RdHi, Rm, Rs

SMLAL	signed multiply accumulate long	$[RdHi, RdLo] = [RdHi, RdLo] + (Rm * Rs)$
SMULL	signed multiply long	$[RdHi, RdLo] = Rm * Rs$
UMLAL	unsigned multiply accumulate long	$[RdHi, RdLo] = [RdHi, RdLo] \vdash (Rm * Rs)$
UMULL	unsigned multiply long	$[RdHi, RdLo] = Rm * Rs$

r0 = 0x00000000 r1 = 0x00000000

r2 = 0xf0000002 r3 = 0x00000002

EMULL r0,r1,r2,r3

r0 = 0xe0000004 r1 = 0x00000001

CH NG 3-L P TRÌNH H P NG ARM

■ L nh nhân 64 bit

instruction<cond><S> RdLo, RdHi, Rm, Rs

SMLAL	signed multiply accumulate long	$[RdHi, RdLo] = [RdHi, RdLo] + (Rm * Rs)$
SMULL	signed multiply long	$[RdHi, RdLo] = Rm * Rs$
UMLAL	unsigned multiply accumulate long	$[RdHi, RdLo] = [RdHi, RdLo] \vdash (Rm * Rs)$
UMULL	unsigned multiply long	$[RdHi, RdLo] = Rm * Rs$

r0 = 0x00000000 r1 = 0x00000000

r2 = 0xf0000002 r3 = 0x00000002

EMULL r0,r1,r2,r3

r0 = 0xe0000004 r1 = 0x00000001

CHƯƠNG 3-L TRÌNH H P NG ARM

N I DUNG

1. Gi i thi u v l p trình Assembly
2. T p l nh c a ARM
 1. L nh x lý d li u (data processing)
 2. i u khi n ch ng trình (flow control)
 3. Di chuy n d li u (data transfer)
 4. Ng t

35

CHƯƠNG 3-L TRÌNH H P NG ARM

- L nh r nhánh
 - L nh r nhánh không i u ki n


```

          B label
          ....
          label: ....
          
```
 - L nh r nhánh có i u ki n


```

          MOV R0, #0
          loop: ADD R0, R0, #1
                CMP R0, #10
                BNE loop
          
```

CHƯƠNG 3-L TRÌNH H P NG ARM

■ L nh r nhánh

- L nh r nhánh không i u ki n

B label

....

label:

- L nh r nhánh có i u ki n

MOV R0, #0

loop: ADD R0, R0, #1

CMP R0, #10

BNE loop

CHƯƠNG 3-L TRÌNH H P NG ARM

■ L nh r nhánh

Branch	Interpretation	Normal uses
BAL	Unconditional	Always take this branch
BAL	Always	Always take this branch
BEQ	Equal	Comparison equal or zero result
BNE	Not equal	Comparison not equal or non-zero result
BPL	Plus	Result positive or zero
BMI	Minus	Result minus or negative
BCC	Carry clear	Arithmetic operation did not give carry-out
BLO	Lower	Unsigned comparison gave lower
BCS	Carry set	Arithmetic operation gave carry-out
BHS	Higher or same	Unsigned comparison gave higher or same
BVC	Overflow clear	Signed integer operation; no overflow occurred
BVS	Overflow set	Signed integer operation; overflow occurred
BGT	Greater than	Signed integer comparison gave greater than
BGE	Greater or equal	Signed integer comparison gave greater or equal
BLT	Less than	Signed integer comparison gave less than
BLE	Less or equal	Signed integer comparison gave less than or equal
BHI	Higher	Unsigned comparison gave higher
BLS	Lower or same	Unsigned comparison gave lower or same

CHƯƠNG 3-L TRÌNH H TRÌNH ARM

■ Lệnh rẽ nhánh

```

CMP    R0, #5
BEQ    bypass    @ if (R0!=5) {
ADD    R1, R1, R0 @ R1=R1+R0-R2
SUB    R1, R1, R2 @ }
bypass: ...
-----
CMP    R0, #5    smaller and faster
ADDNE  R1, R1, R0
SUBNE  R1, R1, R2

```

Rule of thumb: if the conditional sequence is three instructions or less, it is better to use conditional execution than a branch.

CHƯƠNG 3-L TRÌNH H TRÌNH ARM

■ Lệnh rẽ nhánh

```

if ((R0==R1) && (R2==R3)) R4++
-----
CMP    R0, R1
BNE    skip
CMP    R2, R3
BNE    skip
ADD    R4, R4, #1
skip:  ...
-----
CMP    R0, R1
CMPEQ  R2, R3
ADDEQ  R4, R4, #1

```

CHƯƠNG 3-L TRÌNH H P NG ARM

■ L nh g i hàm

- L nh BL copy a ch quay tr v ch ng trình chính vào thanh ghi R14 (lr)

BL subfunc ; g i hàm subfunc

CMP R1, #5 ; v trí quay tr l i

.....

Subfunc: ; hàm con

.....

MOV PC, LR ; quay l i ch ng trình chính

CHƯƠNG 3-L TRÌNH H P NG ARM

N I DUNG

1. Gi i thi u v l p trình Assembly
2. T p l nh c a ARM
 1. L nh x lý d li u (data processing)
 2. i u khi n ch ng trình (flow control)
 3. Di chuy n d li u (data transfer)
 4. Ng t

CHƯƠNG 3-L TRÌNH H P NG ARM

- L nh di chuy n d li u
 - Di chuy n d li u gi a các thanh ghi và b nh
 - Có 3 d ng chính:
 - Load/store m t thanh ghi
 - Load/store nhi u thanh ghi
 - Hoán chuy n d li u gi a ô nh và thanh ghi

CHƯƠNG 3-L TRÌNH H P NG ARM

- Load/Store m t thanh ghi
 - Cú pháp:
 - <LDR|STR>{cond}{B}, address
 - LDR{cond}SB|H|SH Rd, address
 - STR{cond}H|Rd, address
 - dài d li u có th là 1 byte, m t t 32 bit, m t n a t 16 bit.

```
LDR    r0, [r1]    ; r0 := mem32[r1]
STR    r0, [r1]    ; mem32[r1] := r0
```

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Load/Store m t thanh ghi


LDR	Load a word into register	$Rd \leftarrow \text{mem32}[\text{address}]$
STR	Store a word in register into memory	$\text{Mem32}[\text{address}] \leftarrow Rd$
LDRB	Load a byte into register	$Rd \leftarrow \text{mem8}[\text{address}]$
STRB	Store a byte in register into memory	$\text{Mem8}[\text{address}] \leftarrow Rd$
LDRH	Load a half-word into register	$Rd \leftarrow \text{mem16}[\text{address}]$
STRH	Store a half-word in register into memory	$\text{Mem16}[\text{address}] \leftarrow Rd$
LDRSB	Load a signed byte into register	$Rd \leftarrow \text{signExtend}(\text{mem8}[\text{address}])$
LDRSH	Load a signed half-word into register	$Rd \leftarrow \text{signExtend}(\text{mem16}[\text{address}])$

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Load/Store m t thanh ghi

- Cách địa chỉ Pre-indexed
 - địa chỉ bao gồm địa chỉ cơ sở (lưu trong thanh ghi) và các địa chỉ chệch (offset)
 - Mục đích: cho phép truy cập tới các vị trí trong bộ nhớ.

LDR R0, [R1, #4] ; R0 = mem[R1+4]
; R1 không đổi




CHƯƠNG 3-L TRÌNH H P NG ARM

■ Load/Store m t thanh ghi

- Chế độ Auto-indexing (Preindex with writeback)

LDR R0, [R1, #4] ; R0 = mem[R1+4]
; R1 = R1 + 4




CHƯƠNG 3-L TRÌNH H P NG ARM

■ Load/Store m t thanh ghi

- Chế độ Post-indexed
 - Không sử dụng dấu chấm than (!)

LDR R0, R1, #4 ; R0 = mem[R1]
; R1 = R1 + 4




CHƯƠNG 3-L TRÌNH H P NG ARM

■ Load/Store m t thanh ghi

- Chỉ có 1 cách Post-indexed
 - Không sử dụng dấu chấm than (!)

```
LDR R0, R1, #4 ; R0 = mem[R1]
                ; R1 = R1 + 4
```



CHƯƠNG 3-L TRÌNH H P NG ARM

■ Load/Store nhiều thanh ghi

- Cho phép m t l n g l n d li u c trao i ng th i

```
LDMIA r1, {r0, r2, r5} ; r0 := mem32[r1]
                        ; r2 := mem32[r1 + 4]
                        ; r5 := mem32[r1 + 8]
```

The base register r1 should be word-aligned

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Load/Store nhiều thanh ghi

- Cho phép mô tả ngắn gọn dòng dữ liệu trao đổi thông tin

LDM	Load multiple registers
STM	Store multiple registers

Addressing mode	Description	Starting address	End address	Rn!
IA	Increment After	Rn	$Rn+4*N-4$	$Rn+4*N$
IB	Increment Before	$Rn+4$	$Rn+4*N$	$Rn+4*N$
DA	Decrement After	$Rn-4*Rn+4$	Rn	$Rn-4*N$
DB	Decrement Before	$Rn-4*N$	$Rn-4$	$Rn-4*N$

Addressing mode for multiple register load and store instructions

CHƯƠNG 3-L TRÌNH H P NG ARM

■ Load/Store nhiều thanh ghi

- Cho phép mô tả ngắn gọn dòng dữ liệu trao đổi thông tin

LDM	Load multiple registers
STM	Store multiple registers

Addressing mode	Description	Starting address	End address	Rn!
IA	Increment After	Rn	$Rn+4*N-4$	$Rn+4*N$
IB	Increment Before	$Rn+4$	$Rn+4*N$	$Rn+4*N$
DA	Decrement After	$Rn-4*Rn+4$	Rn	$Rn-4*N$
DB	Decrement Before	$Rn-4*N$	$Rn-4$	$Rn-4*N$

Addressing mode for multiple register load and store instructions

CHƯƠNG 3-L TRÌNH H P NG ARM

- Hoán chuyển dữ liệu giữa ô nhớ và thanh ghi

SWP{B} Rd, Rm, [Rn]		
SWP	WORD exchange	tmp = mem32[Rn] mem32[Rn] = Rm Rd = tmp
SWPB	Byte exchange	tmp = mem8[Rn] mem8[Rn] = Rm Rd = tmp

CHƯƠNG 3-L TRÌNH H P NG ARM

NỘI DUNG

1. Giới thiệu về lập trình Assembly
2. Tập lệnh của ARM
 1. Lệnh xử lý dữ liệu (data processing)
 2. Điều khiển chương trình (flow control)
 3. Di chuyển dữ liệu (data transfer)
 4. Ngắt

CH NG 3-L TRÌNH H P NG ARM

■ Ng t m m:

- Ng t m m (software interrupt) t o ra m t b i t l cho phép ng d ng g i m t s tác v c a h i u hành
- Cú pháp: SWI{cond} SWI_number

SWI	software interrupt	<i>lr_svc</i> = address of instruction following the SWI <i>spsr_svc</i> = <i>cpsr</i> <i>pc</i> = vectors + 0x8 <i>cpsr</i> mode = SVC <i>cpsr</i> I = 1 (mask IRQ interrupts)
-----	--------------------	---

CH NG 3-L TRÌNH H P NG ARM

■ Ng t m m:

