



H C VI N CÔNG NGH B U CHÍNH VI N THÔNG



BÀI GI NG MÔN

K THU T VIX LÝ

Gí ng viên:

TS. V H uTi n

ì n tho ì/E-mail:

0932357079 / tienvh@ptit.edu.vn

H c k /N m biên so n:

K 1/2014

K THU T VIX LÝ

N I DUNG

- Ch ng 1 – T ng quan v h vi x lý
- **Ch ng 2 – B vi x lý ARM**
- Ch ng 3 – L p trình h p ng cho vi x lý ARM
- Ch ng 4 – Vi i u khi n 8051
- Ch ng 5 – B m/ nh th i và UART trong 8051
- Ch ng 6 – L p trình ng t trong 8051

2

CHƯƠNG 2-B VI X LÝ ARM

NỘI DUNG

1. Giới thiệu về ARM Ltd
2. Vi xử lý ARM
 1. Giới thiệu
 2. Mô hình lập trình
 3. Vi xử lý ARM7TDMI
 4. Dòng chảy tác vụ

3

CHƯƠNG 2-B VI X LÝ ARM

- Thành lập 11/1990
 - tách ra từ Acorn và trở thành Advanced RISC Machines Ltd
 - VXL đầu tiên được tạo ra cho Newton PDA
- VXL ARM sử dụng tập lệnh RISC. Vì vậy ARM công ty có nghĩa là Advanced RISC Machines.
- Hiện nay số lượng nhân sự của ARM lên tới hơn 1500 người. ARM có nhiều chi nhánh trên thế giới.



4

CH NG 2-B VI X LÝ ARM

- ARM hỗ trợ nhiều dòng sản phẩm và hệ điều hành bao gồm Symbian, Palm, Windows, Linux



5

CH NG 2-B VI X LÝ ARM

- Mô hình sản xuất kinh doanh của ARM gồm hơn 40 đối tác chính sản xuất các linh kiện bán dẫn cho ARM.
- Ngoài ra, ARM có rất nhiều đối tác khác phát triển hệ điều hành, các ứng dụng trên môi trường lý ARM.



6

CHƯƠNG 2-B VÍ X LÝ ARM

- Công ty ARM không chỉ tập các chu n trong n i b ARM mà còn cho toàn b n n công nghi p s n xu t VXL.
- Các chi nhánh c a ARM tr i r ng trên toàn c u.

7

CHƯƠNG 2-B VÍ X LÝ ARM


N I DUNG

1. Gi i thi u v ARM Ltd
2. Ví x lý ARM
 1. Gi i thi u
 2. Mô hình l p trình
 3. T p l nh

8

CH NG 2-B VI X LÝ ARM

■ Lịch sử kiến trúc ARM



9

CH NG 2-B VI X LÝ ARM


LỊCH SỬ KIẾN TRÚC ARM

- Việc thiết kế ARM bắt đầu từ 1983 bởi công ty Acorn
- Nhóm hoàn thành việc phát triển ARM1 vào năm 1985 và ARM2 vào năm 1986. ARM2 có bus dữ liệu 32 bit, bus địa chỉ 26 bit, 16 thanh ghi 32 bit.
- Cuối thập niên 80, Acorn nâng cấp nhóm phát triển ARM thành công ty Advanced RISC Machine – ARM và cho ra đời ARM6.
- Đầu thập niên 90, ARM phát triển VXL ARM7TDMI (T: Thumb, D: Debug, M: Long Multiply Support, I: EmbeddedICE macrocell)

10

CHƯƠNG 2-B: LÝ THUYẾT ARM

■ Lịch sử kiến trúc ARM



11

CHƯƠNG 2-B: LÝ THUYẾT ARM

NỘI DUNG


1. Giới thiệu về ARM Ltd
2. Lý thuyết ARM
 1. Giới thiệu
 2. Mô hình lập trình
 3. Tập lệnh

12

CHƯƠNG 2-B: VÍ X LÝ ARM

M T S KHÁI NI M

- CISC (Complex Instruction Set Computer) vs. RISC (Reduced Instruction Set Computer)
- CISC: MULT 2:3, 5:2
- RISC: MOV A, 2:3
MOV B, 5:2
MUL A,B
- Ưu điểm của RISC:
 - Kích thước bán dẫn nhỏ
 - Thời gian phát triển sản phẩm ngắn hơn
 - Cấu hình đơn giản



13

CHƯƠNG 2-B: VÍ X LÝ ARM

M T S KHÁI NI M

- Kiến trúc Load/Store:
 - Các toán hạng của các lệnh (constant, register, ...) đều có mặt và xử lý trên thanh ghi.
 - Chỉ có lệnh copy giá trị từ thanh ghi vào thanh ghi (load) hoặc chép lại giá trị từ thanh ghi vào bộ nhớ (store) mới có mặt trong kiến trúc.
 - Khác với CISC cho phép xử lý dữ liệu trực tiếp trên bộ nhớ.

14

CHƯƠNG 2-B VÍ X LÝ ARM

KÍCH THƯỚC DỮ LIỆU VÀ TẬP LẬP NH

- Vi x lý ARM s d ng ki n trúc RISC:
 - R t nhi u l nh c th c hi n ch trong 1 chu k máy.
- ARM s d ng ki n trúc load/store 32 bit
- Kích th c d li u trong ARM:
 - Halfword: 16 bit
 - Word: 32 bit
- H u h t các phiên b n ARM s d ng 2 lo i t p l nh:
 - T p l nh ARM 32 bit
 - T p l nh Thumb 16 bit
- Các phiên b n m i c a ARM s d ng thêm Thumb-2 (Ph i h p c hai lo i trên)

15

CHƯƠNG 2-B VÍ X LÝ ARM

CÁC CHẾ ĐỘ VÍ X LÝ

- Vi x lý ARM cung c p 7 chế độ hoạt đ ng:
 - M i chế độ có ng n x p và các thanh ghi riêng
 - M t s phép toán ch có th th c hi n trong chế độ quy n (privileged mode)

Exception modes	Mode	Description	Privileged modes
	Supervisor (SVC)	Entered on reset and when a Software Interrupt instruction (SWI) is executed	
	FIQ	Entered when a high priority (fast) interrupt is raised	
	IRQ	Entered when a low priority (normal) interrupt is raised	
	Abort	Used to handle memory access violations	
	Undef	Used to handle undefined instructions	
	System	Privileged mode using the same registers as User mode	Unprivileged mode
	User	Mode under which most Applications / OS tasks run	

16

CHƯƠNG 2-B VI X LÝ ARM

CÁC CHẾ ĐỘ VI X LÝ


- Vi x lý ARM cung cấp 7 chế độ hoạt động:
 - B VXL hoạt động chế độ **Abort** khi b VXL không thể truy cập bộ nhớ.
 - B VXL hoạt động chế độ **interrupt request (IRQ)** và **fast interrupt request (FIQ)** để ứng phó với hai mức ngắt của chip ARM.
 - B VXL hoạt động chế độ **Supervisor** sau khi khởi động (reset) và khi nhân cấp hành hoạt động.
 - B VXL hoạt động chế độ **System** khi hệ thống có thể truy cập và điều khiển toàn bộ thành phần CPRS.
 - B VXL chuyển sang chế độ **Undefined** khi b VXL gặp một lỗi không xác định hoặc không có chế độ.
 - B VXL hoạt động chế độ **User** là chế độ dành cho các chương trình và các ứng dụng thông thường.

17

CHƯƠNG 2-B VI X LÝ ARM

TẬP THANH GHI CỦA ARM

- Vi x lý có 37 thanh ghi. Tất cả các thanh ghi có chiều dài 32 bit.
- Mỗi chế độ bao gồm một tập các thanh ghi riêng.



Note: System mode uses the User mode register set

18

CHƯƠNG 2-B VÍ X LÝ ARM

TẬP THANH GHI C A ARM

- Tập thanh ghi ARM có 15 thanh ghi địa đ (R0 đến R14) và 2 thanh ghi hiện trạng thái (CPSR và PSCR) tùy theo chế độ.
- (R0 – R7) luôn có sẵn trong tất cả các chế độ.
- (R8 - R12) có sẵn trong hầu hết các chế độ ngoại trừ chế độ nhanh (fast interrupt – fiq).
- Các thanh ghi còn lại (R13 – R15) là 3 thanh ghi có các chức năng đặc biệt riêng:
 - Thanh ghi r13 có dùng làm con trỏ đến x p stack pointer (SP)
 - Thanh ghi r14 có gọi là thanh ghi liên tục (LR) chứa địa chỉ quay lại của chương trình khi chương trình chủ m t hàm con.
 - Thanh ghi r15 là bộ m ch chương trình (PC) và chứa địa chỉ tiếp theo.

19

CHƯƠNG 2-B VÍ X LÝ ARM

TẬP THANH GHI C A ARM

- Stack pointer


```
AREA Example1,CODE,READONLY
ENTRY
MOV R2,#0x00000007      ; R2=7
MOV R1, R2              ; R1 = R2 = 7
PUSH {R1}               ; SP = 0xFFFFF7FC
END
```

20

CH NG 2-B VI X LÝ ARM

T P THANH GHI C A ARM

- Stack pointer



```

AREA Example1, CODE, READONLY
ENTRY
MOV R2, #0x00000007      ; R2 = 7
MOV R1, R2                ; R1 = R2 = 7
PUSH {R1, R2}             ; SP = ?
END
      
```

21

CH NG 2-B VI X LÝ ARM

THANH GHI TR NG THÁI - CPSR




- Condition code flags
 - N = **N**egative result from ALU
 - Z = **Z**ero result from ALU
 - C = ALU operation **C**arried out
 - V = ALU operation **oV**erflowed
- Interrupt Disable bits.
 - I = 1: Disables the IRQ.
 - F = 1: Disables the FIQ.
- T Bit
 - Architecture xT only
 - T = 0: Processor in ARM state
 - T = 1: Processor in Thumb state
- Mode bits
 - Specify the processor mode

22

CHƯƠNG 2-B VÍ X LÝ ARM

THÀNH PHẦN NG THÁI - CPSR




- C flag: A carry occurs if the result of an addition is greater than or equal to 2^{32} , if the result of a subtraction is positive, or as the result of an inline barrel shifter operation in a move or logical instruction.
- V flag: Overflow occurs if the result of an add, subtract, or compare is greater than or equal to 2^{31} , or less than -2^{31} .

23

CHƯƠNG 2-B VÍ X LÝ ARM

THÀNH PHẦN NG THÁI - CPSR



M[4:0]	Ch	Các thành phần phép truy cập
10000	User	PC, R0 – R14, CPSR
10001	FIQ	PC, R0 – R7, R8_fiq – R14_fiq, CPSR, SPSR_fiq
10010	IRQ	PC, R0 – R12, R13_irq, R14_irq, CPSR, SPSR_irq
10011	SVC	PC, R0 – R12, R13_svc, R14_svc, CPSR, SPSR_svc
10111	Abort	PC, R0 – R12, R13_abt, R14_abt, CPSR, SPSR_abt
11011	Undef	PC, R0 – R12, R13_und, R14_und, CPSR, SPSR_und
11111	System	PC, R0 – R14, CPSR

24

CHƯƠNG 2-B VI X LÝ ARM

THANH GHI TRẠNG THÁI - CPSR

- Tìm giá trị của thanh ghi CPSR
 AREA Example1, CODE, READONLY
 ENTRY
 MOV R2, #0x00000005 ; R2=5
 MOV R1, #0x00000005 ; R1=5
 ADDS R1, R2
 END

25

CHƯƠNG 2-B VI X LÝ ARM


THANH GHI TRẠNG THÁI - CPSR

- Tìm giá trị của thanh ghi CPSR
 AREA Example1, CODE, READONLY
 ENTRY
 MOV R2, #-0x00000005 ; R2=-5
 MOV R1, #0x00000005 ; R1=5
 ADDS R1, R2
 END

26

CH NG 2-B VI X LÝ ARM

THANH GHI CON TR L NH - PC



- When the processor is executing in ARM state:
 - All instructions are 32 bits wide
 - All instructions must be word aligned
 - Therefore the **pc** value is stored in bits [31:2] with bits [1:0] undefined (as instruction cannot be halfword or byte aligned).
- When the processor is executing in Thumb state:
 - All instructions are 16 bits wide
 - All instructions must be halfword aligned
 - Therefore the **pc** value is stored in bits [31:1] with bit [0] undefined (as instruction cannot be byte aligned).

27

CH NG 2-B VI X LÝ ARM

THANH GHI CON TR L NH - PC

```

AREA Example1, CODE, READONLY
ENTRY
MOV R2, #0x00000007      ; R2 = 7
MOV R1, R2               ; R1 = R2 = 7
BL func1                 ; G i func1
MOV R3, R2
func1
MOV R4, R2               ; R4 = R2 = 7
BX LR                   ; Quay tr l i ch ng trình chính
END

```

Giá tr PC = ?

28

CHƯƠNG 2-B VÍ X LÝ ARM

THANH GHI CON TR L NH - PC

Tìm giá tr PC, R1, R2, R3, R4,R5 khi k t thúc ch ng trình

```
AREA Example2,CODE,READONLY
```

```
ENTRY
```

```
MOV R2,#0x00000007 ; R2=7
```

```
MOV R1, R2 ; R1 = R2 = 7
```

```
MOV R3, R1
```

```
BL func1 ; G i func1
```

```
MOV R5,R2
```

```
func1
```


```
MOV R4,R2 ; R4 = R2 = 7
```

```
END
```

29

CHƯƠNG 2-B VÍ X LÝ ARM

CH THUMB



30

CH NG 2-B VI X LÝ ARM

X LÝ BI T L

- When an exception occurs, the ARM:
 - Copies CPSR into SPSR_<mode>
 - Sets appropriate CPSR bits
 - Change to ARM state
 - Change to exception mode
 - Disable interrupts (if appropriate)
 - Stores the return address in LR_<mode>
 - Sets PC to vector address

0x1C
0x18
0x14
0x10
0x0C
0x08
0x04
0x00

...
FIQ
IRQ
(Reserved)
Data Abort
Prefetch Abort
Software Interrupt
Undefined Instruction
Reset

Vector Table

Vector table can be at
0xFFFF0000 on
ARM720T
and on ARM9/10 family
devices

31

- To return, exception handler needs to:
 - Restore CPSR from SPSR_<mode>
 - Restore PC from LR_<mode>

This can only be done in ARM state.

CH NG 2-B VI X LÝ ARM

X LÝ BI T L

- Thứ t ưu tiên các ng t:
 - Prefetch abort occurs when the processor attempts to execute an instruction that has prefetched from an illegal address, that is, an address that the memory management subsystem has determined is inaccessible to the processor in its current mode.
 - Data about when a data transfer instruction attempts to load or store data at an illegal address.

- Reset
- Data abort
- FIQ
- IRQ
- Prefetch abort
- SWI, undefined instruction


Highest priority




CHƯƠNG 2-B VI X LÝ ARM

ENDIAN CONFIGURATION

Big endian



Little endian



- Các bộ VXL ARM mặc định đều là Little endian. Tuy nhiên có thể cấu hình truy cập bộ nhớ theo chế độ Big endian.

33

CHƯƠNG 2-B VI X LÝ ARM

ENDIAN CONFIGURATION

- Liệt kê tên các chế độ hoạt động của VXL ARM
- VXL ARM có tất cả bao nhiêu thanh ghi?
- Thanh ghi R13 có chức năng gì?
- Chế độ nào có quy định truy cập nội dung thanh ghi nhớ?
- Các bit nào trong thanh ghi CPSR phản ánh trạng thái của VXL?
- Liệt kê tên các bit của ARM

34

CHƯƠNG 2-B VI X LÝ ARM

ENDIAN CONFIGURATION

■ Bài 1: CPSR = ?

```
MOV R2,#0xF0000000
MOV R1,#0xF0000000
ADDS R1,R2
```

■ Bài 2: CPSR = ?

```
MOV R2,#-0x80000000
MOV R1,#0x90000000
ADDS R1,R2
```

35

CHƯƠNG 2-B VI X LÝ ARM

NỘI DUNG


1. Giới thiệu về ARM Ltd
2. Vi x lý ARM
 1. Giới thiệu
 2. Mô hình lập trình
 3. Vi x lý ARM7TDMI
 4. Dòng chảy tác vụ

36

CHƯƠNG 2-B VI X LÝ ARM

VI X LÝ ARM7TDMI

- Register bank
 - 2 cổng, 1 cổng ghi
 - 1 cổng và 1 cổng ghi riêng cho R15
- Barrel shifter
 - Dịch hoán quay toán học
- ALU
- Thanh ghi địa chỉ và bộ đếm
- Các thanh ghi dữ liệu
 - Lưu trữ kết quả tính toán
- Bộ ghi mã lệnh và điều khiển



39

CHƯƠNG 2-B VI X LÝ ARM

VI X LÝ ARM7TDMI

- Clock control
 - All state change within the processor are controlled by *mclk*, the memory clock
 - Internal clock = *mclk* AND *!wait*
- Memory interface
 - 32-bit address *A[31:0]*, bidirectional data bus *D[31:0]*, separate data out *Dout[31:0]*, data in *Din[31:0]*
 - *seq* indicates that the memory address will be sequential to that used in the previous cycle
 - Lock indicates that the processor should keep the bus to ensure the atomicity of the read and write phase of a SWAP instruction
 - *!r/w*, read or write
 - *mas[1:0]*, encode memory access size – byte, half-word or word
 - *bl[3:0]*, externally controlled enables on latches on each of the 4 bytes on the data input bus

40

CH NG 2-B VI X LÝ ARM

VI X LÝ ARM7TDMI

- Sequential (S cycle)
 - (nMREQ, SEQ) = (0, 1)
 - The ARM core requests a transfer to or from an address which is either the same, or one word or one-half-word greater than the preceding address.
- Non-sequential (N cycle)
 - (nMREQ, SEQ) = (0, 0)
 - The ARM core requests a transfer to or from an address which is unrelated to the address used in the preceding address.
- Idle (I cycle)
 - (nMREQ, SEQ) = (1, 0)
 - The ARM core does not require a transfer, as it performing an internal function, and no useful prefetching can be performed at the same time
- Coprocessor register transfer (C cycle)
 - (nMREQ, SEQ) = (1, 1)
 - The ARM core wished to use the data bus to communicate with a coprocessor, but does not require any action by the memory system.

41

CH NG 2-B VI X LÝ ARM

VI X LÝ ARM7TDMI


- MMU interface
 - \trans (translation control), 0: user mode, 1: privileged mode
 - \mode[4:0], bottom 5 bits of the CPSR (inverted)
 - Abort, disallow access
- State
 - T bit, whether the processor is currently executing ARM or Thumb instructions
- Configuration
 - Bigend, big-endian or little-endian

42

CH NG 2-B VI X LÝ ARM

VI X LÝ ARM7TDMI

- Memory is addressed as a 32 bit address space
- Data type can be 8 bit **bytes**, 16 bit **half-words** or 32 bit **words**, and may be seen as a **byte line** folded into 4-byte words
- Words must be aligned to 4 byte boundaries, and half-words to 2 byte boundaries.
- Always ensure that memory controller supports all three access sizes



CH NG 2-B VI X LÝ ARM

VI X LÝ ARM7TDMI

- Interrupt
 - \fiq, fast interrupt request, higher priority
 - \irq, normal interrupt request
 - isync, allow the interrupt synchronizer to be passed
- Initialization
 - \reset, starts the processor from a known state, executing from address 00000000₁₆

CHƯƠNG 2-B VÍ X LÝ ARM

DÒNG CHUYỀN

- Thì gian thực hiện chương trình:

$$T_{prog} = \frac{N_{inst} \cdot CPI}{f_{clk}}$$

- Các cách giảm thì gian thực hiện::
 - Tăng f_{clk} : ARM7 (66MHz), ARM9 (200MHz)
 - Giảm CPI: ARM7 (1.9), ARM9 (1.5)

45

CHƯƠNG 2-B VÍ X LÝ ARM

DÒNG CHUYỀN (INSTRUCTION PIPELINE)

- ARM7 sử dụng dòng chảy 3 tác vụ đồng thời:
 - Cho phép nhiều vi xử lý thực hiện cùng một thời gian thay vì thực hiện một cách tuần tự.

ARM7TDMI




- **FETCH**: Nạp lệnh vào bộ nhớ
- **DECODE**: Giải mã lệnh
- **EXECUTE**:
 - Cập nhật thanh ghi
 - Dịch chuyển số học và thực hiện tính toán
 - Ghi kết quả ngược lại thành ghi

46

CH NG 2-B VI X LÝ ARM

DÒNG CH Y L NH (INSTRUCTION PIPELINE)

- Arm7 s d ng dòng ch y 3 tác v t ng t c x lý:



47

CH NG 2-B VI X LÝ ARM

DÒNG CH Y TÁC V

ARM7TDMI



ARM9TDMI



- Arm7 th c hi n nhi u vi c trong m t tác v c a dòng ch y l nh.

48

CHƯƠNG 2-B VÍ X LÝ ARM

DÒNG CHUYỂN TÁC V

Cycle		1	2	3	4	5	6	7	8	9
Operation										
ADD		F	D	E						
SUB			F	D	E					
ORR				F	D	E				
AND					F	D	E			
ORR						F	D	E		
EOR							F	D	E	

F - Fetch D - Decode E - Execute

- Các toán hạng là thanh ghi nên các lệnh có thể thực hiện trong 1 chu kỳ.
- Cần 6 chu kỳ để thực hiện 6 lệnh $\Rightarrow CPI = 1$

49

CHƯƠNG 2-B VÍ X LÝ ARM

DÒNG CHUYỂN TÁC V

Cycle		1	2	3	4	5	6	7	8	9
Operation										
ADD		F	D	E						
SUB			F	D	E					
LDR				F	D	Ea	Ed			
AND					F	D	S	E		
ORR						F	S	D	E	
EOR							F	D	E	

F - Fetch D - Decode E - Execute S - Stall
Ea - LDR address phase Ed - LDR data phase

- Cần 7 chu kỳ để thực hiện 6 lệnh $\Rightarrow CPI = 1.2$

50

