

基于 CUDA 实现 MRRR 算法并行

汪丽杰 赵永华

(中国科学院计算机网络信息中心超算中心 北京 100190)

摘 要 MRRR(Multiple Relatively Robust Representations)算法是求解对称三对角矩阵本征值问题高效、精确的算法之一。在分析 MRRR 算法及 CUDA(Compute Unified Device Architecture)并行体系结构的基础上,针对算法的可并行性,采用单指令多线程并行方式实现了基于 CUDA 的 MRRR 算法并行,并从存储结构方面优化算法。实验结果显示,与 LAPACK 库中串行 MRRR 实现相比,并行方法在保证精度的基础上获得了 20 倍的加速比,进而从计算精度和计算时间上说明 MRRR 算法适合在 GPU 上并行。

关键词 MRRR,并行,CUDA,本征问题

Parallel Realization of the MRRR Algorithm Based on CUDA

WANG Li-jie ZHAO Yong-hua

(Department of Supercomputing Center, Chinese Academy of Sciences, Beijing 100190, China)

Abstract The algorithm of multiple relatively robust representations(MRRR) is one of the fastest and most accurate algorithms. After analyzing the MRRR algorithm and CUDA parallel architecture, parallel MRRR algorithm based on CUDA was given, and explored the optimization in memory structure. Compared with LAPACK's MRRR implementation this parallel method provides 20-fold speedups. This result demonstrates the algorithm can be mapped efficiently onto GPU.

Keywords MRRR, Parallel, CUDA, Eigenproblem

1 引言

对称矩阵本征值问题 $A\mu_i = \lambda_i\mu_i$ 在计算科学领域普遍存在,包括量子化学、电子结构、结构力学、纳米材料、计算物理、模态识别、自动化控制等,其中 $A \in R^{n \times n}$ 是对称矩阵, $\lambda_i \in R$ 为本征值, $\mu_i \in R^n$ 是本征向量。对于大部分应用,计算时间和存储空间已成为解决问题的限制因素,因此需要一种能够高效执行的并行方法。计算对称矩阵本征对的方法通常分 3 步,第一步是把给定的对称矩阵 A 转化成一个三对角矩阵 T ,第二步求解三对角矩阵的本征值和本征向量,第三步是把 T 的本征向量映射回 A 。在计算过程中求解三对角矩阵的本征对耗时较长,成为整个问题求解的瓶颈之一。很多人提出了解决三对角矩阵本征问题的算法,主要有 QR 方法、Divide & Conquer 算法以及 MRRR 算法等。

MRRR 算法是 Dhillon 和 Parlett 在 20 世纪 90 年代提出的一种求解对称三对角矩阵本征值问题的高效算法^[2]。该方法避免显式正交化使得求解全部本征值和本征向量的时间复杂度为 $O(n^2)$,并且可以保证计算结果的精确和所求解本征向量的正交性。在此之前,求解对称三对角矩阵本征值问题的方法通常需要使用 Gram-Schmidt 算法或者一个相似的技术对所求解的本征向量显式正交化,最坏情况的时间复杂度

为 $O(n^3)$ 。另外 QR 等很多求解方法很难并行。Divide & Conquer 算法是一种可通过并行方法高效求解三对角矩阵本征值问题的算法,并提供高精度的计算结果,但该算法的计算时间复杂度为 $O(n^3)$ 。另一方面,Divide & Conquer 算法不能高效地计算部分本征对,但 MRRR 算法计算 k 个本征对的时间复杂度仅为 $O(nk)$ 。本文在 C1060 GPU 上给出了一种基于 CUDA 的 MRRR 算法的并行实现,并与 LAPACK 库中串行 MRRR 算法的实现进行了比较,取得了 20 倍的加速比。

2 CUDA 执行模型

CUDA 是 NVIDIA 推出的一套并行计算架构,这个架构可以用 GPU 来解决商业、工业以及科学方面的复杂计算问题,它是一个完整的 GPGPU(General GPU)解决方案,提供了硬件的直接访问接口,而不必像传统方式依赖图形 API 接口来实现 GPU 访问。CUDA 程序开发语言以 C 语言为基础,并对 C 语言进行扩展。

CUDA 编程模型把 CPU 作为主机(Host),GPU 作为协处理器(Co-processor)或者设备(Device)。一个系统可以有一个或多个设备。相应地,一个 CUDA 程序分为 Host 端和 Device 端两个部分。Host 端指在 CPU 上运行的串行代码,

到稿日期:2011-04-30 返修日期:2011-07-28 本文受国家自然科学基金(60873113),国家高技术研究发展计划(863)(2010AA012301),国家重点基础研究发展规划(973)(2011CB309702)资助。

汪丽杰(1987—),女,硕士,主要研究方向为高性能计算,E-mail:wanglj@sccas.cn;赵永华(1966—),男,博士,研究员,主要研究方向为高性能计算、并行算法与软件实现、并行编程模型。

而 Device 端指在 GPU 上运行的并行代码,在 GPU 上的代码称为内核(Kernel)函数。在这个模型中,CPU 和 GPU 协同工作,CPU 负责逻辑性强的事务处理和串行计算,GPU 专注于高度线程化的并行计算。

每一个 Kernel 由一组大小相同的线程块(thread block)来并行执行,同一个线程块内的线程通过共享存储空间来协作完成计算,线程块之间是相互独立的。运行时,每一个线程块会被分派到一个流多处理器(Stream Multiprocessor, SM)上运行。NVIDIA 的 GPU 中,最基本的处理单元是 SP(Streaming Processor)。为了管理这些线程,SM 利用了一种称为 SIMT(Single Instruction Multiple Thread,单指令多线程)的新架构^[5],图 1 是一个 SIMT 多处理器模型,并且显示了 CUDA 的存储层次。每个 SP 对应一个线程,每个 SM 对应一个或几个线程块,SM 实际执行不以线程块为单位,而以 warp 块为单位,每个 warp 块一般包括 32 个线程。执行时,每发出一条指令,SIMT 单元就会选择一个已经准备好的 warp 块执行,并将下一条指令发送到该 warp 块的活动线程。如果某条指令需要等待,SM 会自动切换到下一个 warp 块来执行,以此来隐藏线程的延迟和等待,以达到大量并行化的目的。




图 1 SIMT 多处理器模型及存储层次结构

3 MRRR 算法

MRRR 算法以本征值为中心,本征值在本征向量之前计算并且按照本征值来展开算法。这一节将给出 RRR 的定义及 MRRR 算法描述(如算法 1 所示)。这两部分都与下面概念有关,首先给出其定义。

定义 1(相对间距 Reldist) 假设 λ_i 和 λ_j 是对称三对角矩阵 $T \in R^{n \times n}$ 的两个本征值,且 $\lambda_i < \lambda_j$,称

$$redlist(\lambda_i, \lambda_j) = \frac{|\lambda_i - \lambda_j|}{|\lambda_i|}$$

为 λ_i 和 λ_j 之间的相对间距 Reldist。

定义 2(Relgap) 假设 λ_i 是对称三对角矩阵 $T \in R^{n \times n}$ 的本征值,称 λ_i 的 relgap(relative gap)是它所有 Relative Distance 的最小值,即

$$relgap(\lambda_i) = \min\{redlist(\lambda_i, \lambda_j) \mid \lambda_i \neq \lambda_j, \lambda_j \in \lambda(T)\}$$

算法 1 串行 MRRR 算法实现

输入:一个对称三对角矩阵 $T, T \in R^{n \times n}$,相对间距的阈值 tol
输出: T 的本征对 (λ_i, u_i)

- 1. 计算 T 的 RRR 表示
- 2. 计算近似本征值 λ_i ,并区分 λ_i 是独立的还是成簇的
- 3. for 每个单独 λ_i do
 计算高精度的本征对
- 4. for 每个簇 do
 计算新的 RRR 并保存, goto step 2
- 3.1 RRR

RRR(Relatively Robust Representation)是一个决定本征值本征向量到较高精度的表示,满足表示中小的分量变化仅引起本征对一个相对小的改变。传统的三对角矩阵由它的对角和非对角元素表示,但这不是一个 RRR,对角或非对角元素的一个小的扰动会引起结果的巨大变化。正定三对角矩阵的两对角分解 $T = LDL'$ 是 RRR,在很多情况下非正定的 LDL' 也形成 RRR^[7]。满足下面两个条件的 LDL' 分解就是 RRR,由 L 和 D 决定的本征对 (λ, v) 具有较高精度,其中 λ 是本征值, v 是本征向量。 L 和 D 发生一个小的相对变化, $l_i \rightarrow l_i(1 + \eta_i)$, $d_i \rightarrow d_i(1 + \delta_i)$, $|\eta_i| < \epsilon$, $|\delta_i| < \epsilon$, $\epsilon \ll 1$, 导致 λ 变化 $\Delta\lambda$, v 变化 Δv 满足

$$\frac{|\Delta\lambda|}{|\lambda|} \leq k_1 n \epsilon, \lambda \neq 0, \tag{1}$$

$$|\sin \angle(v, v + \Delta v)| \leq \frac{k_2 n \epsilon}{relgap(\lambda)} \tag{2}$$

式中, k_1, k_2 是常量。RRR 的优点是可以计算较高精度的本征值和本征向量。

3.2 本征值划分及簇的转化

如果 $relgap(\lambda_i) > tol$, 则称本征值 λ_i 是独立的, 否则称 λ_i 是非独立的, 其中 tol 是相对间距的阈值。一组非独立本征值组成了一个簇(cluster)。对于独立的本征值, 可以直接计算它所对应的具有较高精度的本征对^[2]。对于非独立本征值, 由于无法精确地计算其本征对, 通过矩阵变换 $L_c D_c L_c' = LDL' - \delta I$ 来增大同一簇中的本征值的相对间距, 这里 δ 是用来拆开这个簇的值。对其反复进行变换, 直到所有本征值都变成独立的。对本征值计算出来的本征向量是正交的, 不需要显式正交化。

3.3 表示树

划分本征值及簇的转化过程形成了一个表示树, 其中独立的本征值作为叶节点, 簇作为内部节点, 根节点是初始的输入矩阵和它所需要计算的本征值集合, 边对应矩阵变换。

图 2 给出了一个 8 阶对称三对角矩阵求解所有本征对的过程。根节点初始化为需要计算的本征值集合。算法的第一步是将本征值分类。首先 λ_1 到 λ_5 形成一个簇, 要计算一个新的 RRR $L_1 D_1 L_1' = L_0 D_0 L_0' - \tau_1 I$ 。接下来判断出 λ_6 是一个独立节点, 在树中表示为叶节点, 对此节点可以直接求其对应本征对到高的相对精度。同样去处理其它簇和叶节点, 直到所有本征对都计算出来。串行算法的执行过程类似树的广度优先遍历。




图 2 一个 8 阶实对称矩阵对应的表示树

簇进行矩阵转换及求解本征向量的过程中都要用到对应的 D_i, L_i ; 对于聚集度不大的矩阵, 拆分过程很快并且很多节点对应一个 D_i, L_i ; 相反, 聚集度大的矩阵, 拆分成独立节点的时间较长, 分成的簇很多, 对应同一个 D_i, L_i 的节点也较少, 各个线程进行到同步时, 读取相同的 D_i, L_i 数据会比读取不同的节省很多数据读取时间。在计算精度方面, 计算出来的结果与串行 sstemr 的结果基本相同, 误差不超过万分之一。




图 4 Wilkinson 矩阵运行时间 图 5 对角线元素是 4 的矩阵运行时间对比




表 2 对角线元素为 4 的矩阵串行和并行运行时间 (ms)

比较值	对应不同规模的对角元素是 4 的矩阵运行时间对比					
	1024	2048	4096	8192	16384	32768
ssstemr	1.40e+2	7.63e+2	5.01e+3	3.78e+4	7.69e+4	1.33e+5
cuda_mr	4.06e+2	1.39e+2	3.21e+2	2.13e+3	3.80e+3	6.38e+3
speedup	3.44	5.5	9.6	17.7	20.23	20.76

结束语 本文给出了一种基于 CUDA 的并行 MRRR 算法, 用来求解对称三对角矩阵本征值问题, 取得了较好的加速

效果。实验证明, MRRR 算法适合在 GPU 上并行。但此方法在数据存储及并行策略上还有待改进, 希望日后能够在保证精度的基础上改进方法以取得更大加速。

参 考 文 献

[1] Cuppen J J M. A Divide and Conquer Method for the Symmetric Eigenproblem[J]. Number, 1981, 36: 177-195

[2] Dhillion I S. A new $O(n^2)$ Algorithm for the Symmetric Tridiagonal Eigenvalue/Eigenvector Problem[D]. EECS Department University of California, Berkeley, 1997

[3] Dhillion I S. The Design and Implementation of the MRRR Algorithm[J]. ACM Transactions on Mathematical Software, 2006, 32(4)

[4] Dhillion I S, Parlett B N. Multiple Representations to Compute Orthogonal Eigenvectors of Symmetric Tridiagonal Matrices [J]. Linear Algebra and its Applications, 2006, 378(1): 1-28

[5] NVIDIA Corporation. NVIDIA CUDA Programming Guide 2.0 Final[M]. NVIDIA Corporation, 2008

[6] Gu M, Eisentat S C. A divide-and-conquer algorithm for the symmetric tridiagonal eigenproblem[J]. SIAM J. Mat. Anal. Appl., 1995, 16(1): 172-191

[7] Dhillion I S, Parlett B N. Orthogonal Eigenvectors and Relative Gaps[J]. SIAM J. Matrix Anal. Appl., 2003: 858-899

(上接第 278 页)

重构平台上的执行性能。Gaussian Elimination 测试程序中具有 3 层循环迭代, 计算量相对较大, 当数据规模增大时, 硬件执行性能优势逐渐明显, 当数据规模达到一定的量时, 可并行任务划分在可重构器件上执行比在 CPU 上执行能够获得更高的性能。

表 5 Gaussian Elimination 测试结果

测试程序	硬件执行时间		软件执行时间		划分结果	
	估算	实际	估算	实际	估算	实际
256 * 256	0.153	0.169	0.131	0.145	S	S
512 * 512	0.458	0.499	0.433	0.472	S	S
1024 * 1024	1.680	1.815	1.714	1.849	H	H
2048 * 2048	6.622	7.091	7.048	7.498	H	H

S 表示在 CPU 上执行, H 表示在可重构器件上执行

从上述 8 种测试程序的实验结果中可以看出, 本文提出的基于程序性能评估的软硬件任务划分方法能够有效指导应用程序的任务划分, 实现提升应用程序执行性能的目标。

结束语 可重构系统的高性能和灵活性为应用程序提供了良好的计算平台, 软硬件任务划分是有效利用可重构资源的关键技术之一。本文提出的采用任务流图的方式对应用程序结构进行描述, 能够屏蔽可重构计算系统中不同计算部件的不同设计语言和设计方法给任务划分带来的困难。通过对 FPGA 计算开销、配置开销、通信开销的预评估测试, 能够减少划分方案的搜索范围, 提高任务划分方案的准确性。最后通过改进的模拟退火算法能够形成任务与执行期间之间的有效映射。实验结果表明, 该划分方法具有较好的划分效果, 以及较好的算法收敛速度。

参 考 文 献

[1] Hartenstein R. A decade of reconfigurable computing: a visionary retrospective[A]//Proceedings of the conference on Design Au-

tomation & Test in Europe, 2001[C]. New York, USA: ACM Press, 2001: 642-649

[2] Compton K, Hauck S. Reconfigurable computing: a survey of systems and software[J]. ACM Computing Surveys, 2002, 34(2): 171-210

[3] 熊志辉, 李思昆, 陈吉华. 遗传算法与蚂蚁算法动态融合的软硬件划分[J]. 软件学报, 2005, 16(4): 503-512

[4] 马平. 可重构系统中的任务划分和任务调度的研究[D]. 天津: 河北工业大学, 2006

[5] Li Y, Callahan T, Darnell E, et al. Hardware-Software co-design of embedded reconfigurable architecture[A] // Proceedings of Design Automation Conference, 2000[C]. Los Angeles, California: ACM, 2000: 507-512

[6] 沈英哲. 可重构计算系统中软硬件代码划分技术研究[D]. 合肥: 中国科技大学, 2007

[7] 袁爱平, 傅明. 嵌入式系统软硬件划分方法探索[J]. 计算机应用, 2008, 28(9): 2427-2429

[8] Girkar M, Polychronopoulos C D. The hierarchical task graph as a universal intermediate representation[J]. International Journal of Parallel Programming, 1994, 22(5): 519-551

[9] Zhang Dan, Zhao Rong-cai, Han Lin, et al. A Parallelization Cost Model for FPGA[J]. Advanced Materials Research, 2011, 181-182, part 2: 623-628

[10] Ingber L. Very fast simulated annealing [J]. Math Compute Modeling, 1989, 12(8): 967-973

[11] Noori H, Mehdipou F, Murakam K. A Reconfigurable Functional Unit for an Adaptive Dynamic Extensible Processor[A] // Proceedings of 16th IEEE International Conference on Field Programmable Logic and Applications 2006[C]. Madrid, SPAIN: IEEE Press, 2006: 781-784

[12] Livermore Benchmarks[EB/OL]. <http://www.netlib.org/benchmark/livermore>, 1992-10-20