

一种基于FPGA的SOM神经网络算法的并行实现

孔 超, 李占才, 王 沁, 李 昂, 钱 艺

(北京科技大学信息工程学院, 北京 100083)

摘 要: 分析了 SOM 神经网络算法在 FPGA 实现过程中要考虑的 2 个主要问题: 并行性和有限字长效应。通过分析, 提出了一种实现该算法的高并行体系结构并给出了该体系结构中关键模块的具体实现电路。根据计算机仿真以及在 FPGA 上的实现所得到的结果表明, 该体系结构在保证神经网络性能的同时, 可以使电路具有较高的处理速度。

关键词: SOM; FPGA; 并行; 有限字长效应

FPGA-based Parallel Implementation of SOM Neural Network Algorithm

KONG Chao, LI Zhan-cai, WANG Qin, LI Ang, QIAN Yi

(School of Information Engineering, University of Science & Technology Beijing, Beijing 100083)

【Abstract】 This paper analyzes 2 critical problems in FPGA-based implementation of SOM neural network algorithm: parallelizability and finite word-length effect. The analysis of the two problems, this paper presents a highly parallel architecture to implement this algorithm and shows the circuit of critical blocks. By the result of computer simulation and FPGA implementation, shows that the architecture can ensure the quality of the neural network and meanwhile make the circuit have a high computing speed.

【Key words】 SOM; FPGA; parallelizability; finite word-length effect

SOM(self-organized feature mapping)学习算法是一种无监督的神经网络学习算法, 在智能控制、编码和聚类方面有着广泛的应用。其实现方式可分为软件方式和硬件方式。在某些对数据实时处理要求很高的场合(如工业控制领域), 由于软件串行计算的特点, 其处理速度往往不能满足实时性的要求, 因此须用硬件方式来实现神经网络。FPGA 内部含有丰富的硬件可编程逻辑资源, 可以利用 FPGA 搭建专用的硬件电路通过并行计算的方式来实现 SOM 神经网络, 从而加快数据处理速度, 以满足计算实时性要求。

用 FPGA 实现 SOM 神经网络, 一方面需要考虑设计何种电路结构来充分实现并行计算, 加快数据处理速度; 另一方面需要考虑有限字长效应, 不同的字长会对电路的性能(面积、速度)和 SOM 神经网络算法的性能(收敛性与准确性)产生影响。对于第 1 个问题, 本文对 SOM 神经网络算法进行并行性分析, 充分挖掘算法内在的并行性, 从而提出适于 FPGA 实现的并行计算体系结构; 对于第 2 个问题, 本文利用统计分析的方法对有限字长效应进行分析, 在对电路性能与神经网络算法性能之间折衷后确定字长。

本文以输入层神经元个数为 4, Kohonen 层神经元个数为 6×6 的 SOM 神经网络为例, 对其进行分析。

1 SOM 算法并行性分析

在 FPGA 中引入并行处理方式可以大大提高 FPGA 的计算能力, 在串行算法中检测并行性的方法就是看其中的操作是否能独立执行, 当计算之间存在数据相关时将无法并行计算。为了在 FPGA 中并行实现 SOM 算法, 需要对算法进行并行性分析。

SOM 学习算法步骤如下:

(1)初始化。对初试权值 W_{ji} 赋予 $[0,1]$ 区间随机值, 确定

学习速率 $\alpha(t)$ 的初值 α_0 。确定临域 $Ng(t)$ 的初值 $Ng(0)$ 及总学习次数 T 。

(2)取样。从输入空间取样本 U_k 。

(3)计算连接权矢量 W_j 与输入矢量 U_k 之间的欧式距离。

$$d_j = \sqrt{\sum_{i=1}^n (U_i^k - W_{ji})^2}$$

(4)找出最小的欧式距离 d_g , 并确定获胜神经元 g 。

$$d_g = \min[d_j]$$

(5)判断神经元是否在获胜神经元的临域内, 如果 $(x_{win} - x_i)^2 + (y_{win} - y_i)^2 \leq Ng(t)^2$, 则表明该神经元在获胜神经元临域之内, 其中, x_{win} , y_{win} 为 Kohonen 获胜层神经元坐标; x_i , y_i 为 Kohonen 层神经元坐标。

(6)调整连接权, 对竞争层临域 $Ng(t)$ 内所有神经元与输入层间的连接权进行调整。

$$W'_{ji}(t+1) = \begin{cases} W_{ji}(t) + \alpha(t)[U_i^k - W_{ji}(t)] & j \in Ng(t) \\ W_{ji}(t) & \text{其他} \end{cases}$$

(7)更新学习速率 $\alpha(t)$ 及临域 $Ng(t)$ 。

$$\alpha(t) = [\alpha(0) - \alpha(T)](1-t/T) + \alpha(T)$$

$$r(t) = r(0) + [1-r(0)]t/T$$

(8)令 $t=t+1$, 返回步骤(2), 直到 $t=T$ 为止。

首先分析各步骤之间的可并行性。由于步骤(1)和步骤(2)所执行操作互不相干, 因此这 2 步可并行执行。步骤(4)可以将每一个由步骤(3)计算得到的结果 d_j 立即与步骤(3)的上一

作者简介: 孔 超(1982-), 男, 硕士研究生, 主研方向: 计算机体系结构, IC 设计; 李占才, 副教授; 王 沁, 教授、博士生导师; 李 昂、钱 艺, 博士研究生

收稿日期: 2006-10-15 **E-mail:** kc1982@163.com

计算结果 d_{j-1} 进行比较, 而不是完全遵从与原算法将所有的距离计算完成后对数据进行比较, 从而实现步骤(3)与步骤(4)的并行计算。步骤(5)和步骤(6)的并行计算可以通过在计算更新权值的同时, 计算 Kohonen 神经元与获胜神经元之间的距离并判定该神经元是否在获胜神经元的临域。步骤(6)计算得到的更新权值是否代替原来的权值要受步骤(5)的计算结果控制。然而该算法必须在执行完步骤(3)、步骤(4)确定获胜神经元后, 步骤(5)、步骤(6)才能确定哪些神经元的权值需要更新, 因而步骤(3)、步骤(4)与步骤(5)、步骤(6)之间存有数据依赖关系, 二者无法同时并行计算。对于步骤(7), 该步骤的计算量较小, 而且与以前的步骤不存在数据相关性, 因此, 可以在执行其他步骤的同时执行步骤(7)。电路具体并行计算过程见表 1。

表 1 电路并行计算过程

时间步	执行步骤
1	步骤(1), 步骤(2)
2	步骤(3), 步骤(4)
3	步骤(5), 步骤(6)
4	步骤(2) 步骤(7)
5	步骤(3), 步骤(4)
6	步骤(5), 步骤(6)
...	...

然后分析步骤之内运算的可并行性。步骤 3~6 中存在着大量的向量与矩阵的减、加、乘以及比较运算, 并且各算术运算之间不存有数据依赖关系, 因此, 可以在各算术运算之间加入寄存器从而实现流水计算, 加快数据处理速度。

2 字长效应分析

由于在工程的应用中经常会涉及到中大规模的神经网络^[1], 对于大规模的神经网络, 不可避免地会使用到低精度带有误差的神经元。高的精度, 即选取较长的字长意味着牺牲了集成电路的性能(面积、成本以及计算速度)而获得了较好的神经网络性能(准确性和收敛性)。低的精度则会对集成电路的性能以及神经网络的性能产生相反的影响。因此, 在选取字长时需要二者权衡考虑。

根据 SOM 神经网络学习算法的特点, 输入量化误差以及乘法截尾误差是对 SOM 神经网络有限字长效应的来源。可以使用有限字长神经网络实现研究理论中常用的统计分析方法^[2], 针对特定规模的 SOM 神经网络分析有限字长对其性能的影响, 从而确定神经网络运算部件的字长。

本文通过对输入层神经元个数为 4, Kohonen 层神经元个数为 6×6 的神经网络, 分别进行浮点运算学习(32 位及其以上几乎视为无限精度的, 即忽略计算机本身在运算和存储中的有限字长效应^[2])和有限精度下不同字长的定点运算学习。仿真过程中先从输入空间选取 4 000 个随机向量对网络进行训练, 训练结束后再从输入空间中随机选取 1 000 个样本对其进行聚类。仿真结果见表 2。该结果表明针对该神经网络, 当字长到达 18 时会达到比较好的学习效果。

表 2 同字长对神经网络性能影响的仿真结果

字长	15	16	17	18	19
权值均方误差	0.359 38	0.381 18	0.359 89	0.0000 30	0.000 22
聚类正确率/%	73.7	64.6	75.2	100	100

3 电路结构

通过上述的分析, 在本节中将以输入层神经元个数为 4, Kohonen 层神经元个数为 6×6 的 SOM 神经网络为例来设计实现该算法的电路。该电路的字长选为 18, 整体结构如图 1。

电路完成一次学习迭代的过程如下: 首先从外部输入空

间中读取向量“Input”并依次从“权值 RAM1~权值 RAM4”中读取权值向量至“距离计算/权值更新”模块, “距离计算/权值更新”模块将计算所得输入与各 Kohonen 层神经元之间距离依次送入“最短距离判定/临域判定”模块。“最短距离判定/临域判定”模块在判定输入与各 Kohonen 层神经元之间最短距离完成后, “距离计算/权值更新”模块将计算更新权值, 同时“与获胜神经元距离计算”模块开始工作, 其计算结果送至“最短距离判定/临域判定”模块中, 当该模块所得的结果判定神经元在获胜神经元临域内时, 计算好的更新权值将被写入“权值 RAM1~权值 RAM4”, 完成一次迭代过程。“学习速率与临域更新”模块在迭代的开始即执行, 在迭代结束时完成学习速率与临域的更新。




图 1 电路总体结构

这里只介绍其中比较重要的“距离计算/权值更新”模块和“最短距离判定/临域判定”模块。

3.1 距离计算与权值更新模块

由第 1 节可以得到, 步骤(3)和步骤(6)都是由减法、乘法、加法 3 种运算构成的, 而且步骤(3)和步骤(6)在时间上不会同时执行, 因此, 可以将减法器、乘法器和加法器 3 种运算部件复用。同时为了加快数据处理速度, 在各运算部件之间加入寄存器从而引入流水线。

该部分数据通路如图 2 所示。在步骤(3)时用于计算输入向量与权值矩阵的距离; 步骤(6)时用于计算更新权值, 为保证流水效率, 将更新权值的计算与判定是否更新权值运算并行执行, 由判定结果决定该更新权值的计算结果是否写入权值 Ram 中。




图 2 距离计算与权值更新模块

这种结构, 通过复用运算部件, 可以有效降低 FPGA 内部的资源使用率。同时, 综合后结果表明选通器的引入不会改变整个 FPGA 电路的关键路径, 即该模块的运算部件复用结构不会降低整个电路的最高时钟频率。

3.2 距离判定与临域判定模块

同样, 依据第 1 节的分析, 步骤(4)和步骤(5)的运算部件主要是由比较器组成, 为了节省 FPGA 内部资源, 将比较器复用。该模块具体电路见图 3。




图 3 短距离判定与临域判定模块

(下转第 240 页)

表 1 各种工作模式下 MSP430 的耗电情况

电流/ μA	电压/ V	
	3	2.2
活动模式 (AM)	300	200
低功耗模式 0 (LPM0)	55	32
低功耗模式 2 (LPM2)	17	11
低功耗模式 3 (LPM3)	0.9	0.7
低功耗模式 4 (LPM4)	0.1	0.1

2.2 信号碰撞问题

无线传感器网络节点数目众多,每个节点都可收发数据,多个相邻节点同时处于发送状态时,容易产生信号碰撞问题。




图 3 节点发送数据流程

该问题在硬件设计时无法避免,但可在软件开发时通过载波侦听来减小影响。具体实现方案是,发送节点在发送数据前先监听信道,若信道空闲立即发送数据,信道忙则等待,

持续监听直到信道闲时才发送;这样就可避免信号碰撞。信道忙闲的判断过程是,节点在接收状态时,可通过 A/D 转换模块读取所接收信号的强度指示 RSSI 值,由于是 12bit 转换模块,因此每次 RSSI 值都会有些细微差别,测量多次后取均值,此值就是参考值。当该节点在空闲状态时,同样可得到当前 RSSI 值,若此值大于参考值,表示此时信道忙;若此值远小于参考值,表示信道闲。流程如图 3 所示。

3 结语

本文通过对无线单片收发芯片 TR3000 和低功耗高性能控制芯片 MSP430F1611 的功能介绍及性能分析,给出了基于二者构建无线传感器网络节点无线通信系统的具体方案,设计出小巧、节能、高效、性能稳定的无线通信系统,探讨了系统的低功耗和信号碰撞问题。在实验验证阶段,测试人员将节点分别置于相隔 30m 的密闭房间内进行无线收发测试,绝大多数情况下接收误码率在 10^{-5} 量级。从目前节点的使用情况来看,该无线通信系统设计方案切实可行。

参考文献

- 1 沈建华, 杨艳琴, 翟晓曙. MSP430 系列 16 位超低功耗单片机原理与运用[M]. 北京: 清华大学出版社, 2004.
- 2 沈建华, 杨艳琴, 翟晓曙. MSP430 系列 16 位超低功耗单片机实践与系统设计[M]. 北京: 清华大学出版社, 2005.
- 3 秦 龙. MSP430 单片机应用系统开发典型实例[M]. 北京: 中国电力出版社, 2005.
- 4 孙利民, 李建中, 陈 渝, 等. 无线传感器网络[M]. 北京: 清华大学出版社, 2005.

(上接第 237 页)

步骤(4)时用于选取竞争获胜向量,当输入距小于 MinDistanceReg 中的数值时,将该输入的值以及该输入所对应的 Kohonen 层神经元位置分别存于 MinDistanceReg 和 PosXReg 与 PosYReg 中;步骤(5)时用于判定该神经元是否在竞争获胜神经元的临域,若 Neighbor 小于等于 $Ng(t)$ 时,表明该神经元在获胜神经元临域内,应将更新权值存入权值存储器中。

在执行步骤(4),即判定最短距离时,在文献[3~4]中提出的电路实现结构,要在计算完所有输入与 Kohonen 层神经元之间距离后再从中选取最短距离,执行该过程需要很多的比较器,当一个 Kohonen 层神经元个数为 N 的神经网络需要 N 个比较器,随着网络规模的增大该部分电路将会严重占用 FPGA 的内部资源。而本文所提出的电路结构在执行该步骤时,充分利用了 SOM 学习算法步骤之间的并行性,在计算每一个输入与 Kohonen 层神经元之间距离的同时将以往所得的最小距离和新得到的输入与 Kohonen 层神经元之间距离比较,无论神经网络的规模如何,都只需一个比较器,从而大大节省了 FPGA 内部资源的使用。

4 结果以及结论

表 3 电路综合结果

Slices	Slice Flip Flops	4 input LUTs	BRAM/ (18Kb)	MULT/ (18 × 18bit)	Max. Freq/ MHz
747	1 333	892	68	12	149.79

本文采用上述体系结构,使用 Xilinx 公司的 xc2vp20-6 型号 FPGA 对输入层神经元个数为 4, Kohonen 层神经元数为 6×6 ,字长为 18 的 SOM 神经网络进行了实现,综合后

结果如表 3 所示。

从综合结果可以看出该体系结构实现了很高的电路并行性,最高时钟频率可达 149.79MHz。

5 总结

本文通过对 SOM 算法并行性的分析以及有限字长效应对该 SOM 算法的影响,提出了基于 FPGA 的实现该算法的硬件电路,该电路可以有效地利用 FPGA 的内部资源并具有较高的并行性。针对不同规模的 SOM 网络,都可采用本文提出的电路结构,只需相应调整电路中运算部件的字长,权值 RAM 的深度与个数以及“距离计算与权值更新”模块中运算部件的个数即可。

参考文献

- 1 Hagan M T, Demuth H B, Beale M H. 神经网络设计[M]. 戴 葵, 译. 北京: 机械工业出版社, 2002.
- 2 何明一, 保 铮. 神经网络与信号处理系统——有限精度设计理论[M]. 西安: 西北工业大学出版社, 1998.
- 3 Raygoza-Panduro J J, Ortega-Cisneros S, Boemo E. FPGA Implementation of Asynchronous and Self-timed Neuroprocessor[C] //Proceedings of the International Conference on Reconfigurable Computing and FPGAs, Puebla City, Mexico. 2005.
- 4 Khailifa K B, Girau B, Alexandre F, et al. Parallel FPGA Implementation of Self-organizing Maps[C]//Proc. of the 16th International Conference on Microelectronics, Tunis, Tunisia. 2004: 709-712.