Lecture 05~06

# 순서회로설계

### 순서회로




- 메모리(또는 상태)를 포함함
- 같은 입력 → 회로 상태에 따라 출력 달라질 수 있음
- Verilog 설계 시 사용 가능 문장

```
assign
always @*
begin
blocking assignment;
blocking assignment;
...
end
```

## Latch(래치)



- 1비트 정보 저장하는 기본 메모리 소자
- Clock 신호 없음
- Asynchronous(비동기식)
- Level-sensitive
- 회로 설계 시 거의 사용하지 않음




С	q <sup>next</sup>
0	q
1	d

# Flip-flop(플립플롭)



- 1비트 정보 저장하는 기본 메모리 소자
- Clock 신호 있음
- Synchronous(동기식)
- Edge-sensitive
- Latch(래치)보다 2배 정도 크지만 안정성 높음




clk	q <sup>next</sup>
0	q
1	q
↑(rising edge)	d


# Flip-flop(플립플롭)




- Positive-edge-triggered D FF
- Negative-edge-triggered D FF
- 비동기식 reset D FF



clk	q <sup>next</sup>
0	٥
1	q
↑(rising edge)	d




clk	q <sup>next</sup>
0	q
1	q
↓(falling edge)	d



reset	clk	q <sup>next</sup>
0	1	0
1	0	q
1	1	q
1	↑(rising edge)	d

### Latch vs. flip-flop






## Flip-flop의 타이밍



■ T<sub>cq</sub> : clock-to-q delay

T<sub>setup</sub>: setup time


T<sub>r</sub>(resolution time) 지난 후 0 혹은 1로 됨



# Register(레지스터)



- D FF 하나 ↔ 1비트 register
- D FF N개 ↔ N비트 register



## Latch(래치) 합성



Verilog 코드

# Flip-flop 합성



#### Verilog 코드

#### D FF


#### 비동기식 reset D FF

endmodule


### 일반적인 순서회로 구조




- 좋은 설계 위한 팁: 입출력 레지스터 사용
- 최소 전파 지연 시간 = min(register→조합회로→register)
- 최대 동작 주파수 = 1/(최소 전파 지연 시간)



- 컨트롤 신호 없음
- Clock cycle 당 레지스터의 내용은 오른쪽 1비트 씩 시프트 됨



- Next-state logic : state\_next = {s\_in, state\_reg[3:1]}
- Output logic : s\_out = state\_reg[0]



Next-state logic: state\_next = {s\_in, state\_reg[3:1]}

Output logic : s\_out = state\_reg[0]

rstb	clk	s_in	state_next	state_reg	s_out
0	1st	1	1000	0000	0
1	2nd	1	1100	1000	0
1	3rd	1	1110	1100	0
1	4th	0	0111	1110	0
1	5th	0	0011	0111	0
1	6th	1	1001	0011	1
1	7th	1	1000	1001	1


#### ■ Verilog 코드

```
module free_run_shift_reg
#(
    parameter N = 4
) (
    input clk,
    input rstb,
    input s_in,
    output s_out
);
```

### Universal 시프트 레지스터




- 컨트롤 신호 있음
- 컨트롤 신호에 따라 4가지 동작 모드



컨트롤 신호 (ctrl)	동작 모드
00	레지스터 값 유지
01	왼쪽 1비트 시프트
10	오른쪽 1비트 시프트
11	입력 값을 가지고 옴

### Universal 시프트 레지스터





### Universal 시프트 레지스터




#### ■ Verilog 코드

```
reg [N-1:0] state reg;
reg [N-1:0] state next;
// state register
always @(posedge clk or negedge rstb) begin
   if (~rstb) state req <= 0;</pre>
        state reg <= state next;</pre>
   else
end
// next-state logic
always @* begin
   case (ctrl)
      2'b00: state next = state reg;
      2'b01: state next = {state reg[N-2:0], d[0]};
      2'b10: state next = \{d[3], state reg[N-1:1]\};
      default: state next = d;
   endcase
end
// output logic
assign q = state req;
endmodule
```

### Free-running 카운터



- 컨트롤 신호 없음
- Clock cycle 당 하나 씩 증가



### Free-running 카운터



#### Verilog 코드

```
module free_run_counter
#(
    parameter N = 4
) (
    input clk,
    input rstb,
    output [N-1:0] q,
    output max_tick
);
```

```
reg [N-1:0] state reg;
wire [N-1:0] state next;
// state register
always @(posedge clk or negedge rstb) begin
   if (~rstb) state reg <= 0;</pre>
   else
              state reg <= state next;</pre>
end
// next-state logic
assign state next = state reg + 1'b1;
// output logic
assign q = state reg;
assign max tick = &state req;
endmodule
```

### Universal 카운터




- 컨트롤 신호 있음
- 컨트롤 신호에 따라 5가지 동작 모드

	컨트롤	를 신호	동작 모드	
sclr	load	en	up	94 X
1	-	-	-	동기식 clear
0	1	-	-	입력 값을 가지고 옴
0	0	0	-	카운터 값 유지
0	0	1	1	하나 씩 증가
0	0	1	0	하나 씩 감소

### Universal 카운터





### Universal 카운터




#### ■ Verilog 코드

```
module universal counter
# (
  parameter N = 4
  input clk, rstb,
  input sclr, load, en, up,
  input [N-1:0] d,
  output [N-1:0] q,
  );
reg [N-1:0] state reg;
reg [N-1:0] state next;
// state register
always @ (posedge clk or negedge rstb) begin
  if (~rstb) state req <= 0;</pre>
       state reg <= state next;
  else
end
```



■ 0, 1, 2, ..., M – 1, 0, 1, 2, ..., M – 1






■ 상태 레지스터 값에 따른 설계



■ 상태 레지스터의 다음 값에 따른 설계





■ 상태 레지스터의 다음 값에 따른 설계



#### ■ 합성결과

#### 상태 레지스터 값에 따른 설계


```
Number of wires:
Number of wire bits:
                                 34
Number of public wires:
Number of public wire bits:
                                 15
Number of memories:
Number of memory bits:
Number of processes:
Number of cells:
 DFFSR
 NAND
  NOR
  NOT
Chip area for module '\modm_counter_1': 160.000000
  of which used for sequential elements: 72.000000 (45.00%)
```

#### 상태 레지스터의 다음 값에 따른 설계

```
Number of wires: 22
Number of wire bits: 31
Number of public wires: 6
Number of public wire bits: 15
Number of memories: 0
Number of memory bits: 0
Number of processes: 0
Number of cells: 25
DFFSR 4
NAND 5
NOR 8
NOT 8
Chip area for module '\modm_counter_2': 148.000000
of which used for sequential elements: 72.000000 (48.65%)
```




■ Time-multiplexing 제어






■ Time-multiplexing 제어











#### sseg decoder



숫	숫 Active high 자 A B C D F F G						Ac	tive l	ow					
자	A	В	O	D	Е	ш	G	A	В	C	D	Е	F	G
0	1	1	1	1	1	1	0	0	0	0	0	0	0	1
1	0	1	1	0	0	0	0	1	0	0	1	1	1	1
2	1	1	0	1	1	0	1	0	0	1	0	0	1	0
3	1	1	1	1	0	0	1	0	0	0	0	1	1	0
4	0	1	1	0	0	1	1	1	0	0	1	1	0	0
5	1	0	1	1	0	1	1	0	1	0	0	1	0	0
6	1	0	1	1	1	1	1	0	1	0	0	0	0	0
7	1	1	1	0	0	0	0	0	0	0	1	1	1	1
8	1	1	1	1	1	1	1	0	0	0	0	0	0	0
9	1	1	1	1	0	1	1	0	0	0	0	1	0	0




- 카운터 기반 clock 나누기
  - N비트 카운더 : q[N-1:0]
  - m 번째 비트의 주파수 clk<sub>m</sub> = clk/2<sup>m</sup>



Clock		q	
edge	q[2]	q[1]	q[0]
1st	0	0	0
2nd	0	0	1
3rd	0	1	0
4th	0	1	1
5th	1	0	0
6th	1	0	1
7th	1	1	0
8th	1	1	1



■ 카운터 기반 clock 나누기






```
// 4-to-1 multiplexer
module sseq multiplexing
# (
                                               always @* begin
                                                  case (q reg[N-1:N-2])
  parameter N = 18 // counter
) (
                                                     2'b00: begin
              clk, rstb,
                                                        an = 4'b1110; in = in0; dp = dp in[0];
   input
   input [3:0] in0, in1, in2, in3,
                                                     end
   input [3:0] dp in,
                                                     2'b01: begin
   output reg [3:0] an,
                                                        an = 4'b1101; in = in1; dp = dp in[1];
   output reg [7:0] sseq
                                                     end
);
                                                     2'b10: begin
                                                        an = 4'b1011; in = in2; dp = dp in[2];
reg [N-1:0] q reg;
                                                     end
wire [N-1:0] q next;
                                                     default: begin
reg [3:0] in; reg dp;
                                                        an = 4'b0111; in = in3; dp = dp in[3];
                                                     end
                                                  endcase
// counter
always @ (posedge clk or negedge rstb) begin
                                               end
   if (~rstb) q reg <= 0;</pre>
                                              // sseq decoder
   else
          q reg <= q next;
                                               always @* begin
end
// next-state logic
                                               end
assign q next = q reg+1;
                                               endmodule
```

### 최대 동작 주파수





 $t_1$  state\_reg 값 바꾸는 시점  $(t_0 + T_{cq})$ 

state\_next 값 바꾸기 시작 시점 t<sub>2</sub> (t<sub>1</sub> + T<sub>next(min)</sub>)

 $t_3$  state\_next 값 바꾸기 끝 시점 state\_reg  $(t_1 + T_{next(max)})$ 


 $t_4$  state\_next 값 안정되어 야 하는 시점  $(t_4 + T_{setup} = t_5)$ 

 ${\sf t_5}$  다음 clock의 rising edge 시작

T<sub>c</sub> clock cycle

state\_next

동작 주파수 = 1/T<sub>c</sub>





■ 최대 동작 주파수 추론

$$t_3 < t_4$$
 $t_3 = t_0 + T_{cq} + T_{next(max)}$   $t_4 = t_5 - T_{setup} = t_0 + T_c - T_{setup}$ 
 $t_0 + T_{cq} + T_{next(max)} < t_0 + T_c - T_{setup}$ 
 $T_c < T_{cq} + T_{next(max)} + T_{setup}$ 
 $T_{c(min)} = T_{cq} + T_{next(max)} + T_{setup}$ 
최대 동작 주파수 =  $1/T_{c(min)} = 1/(T_{cq} + T_{next(max)} + T_{setup})$ 



#### ■ 0.55-µm CMOS standard-cell technology


비트 크기	자주 쓰는 연산자									
	nand	xor	> <sub>a</sub>	> <sub>d</sub>	=	+1 <sub>a</sub>	+1 <sub>d</sub>	+ <sub>a</sub>	+ <sub>d</sub>	MUX
8	8	22	25	68	26	27	33	51	118	21
16	16	44	52	102	51	55	73	101	265	42
32	32	85	105	211	102	113	153	203	437	85
64	64	171	212	398	204	227	313	405	755	171
8	0.1	0.4	4.0	1.9	1.0	2.4	1.5	4.2	3.2	0.3
16	0.1	0.4	8.6	3.7	1.7	5.5	3.3	8.2	5.5	0.3
32	0.1	0.4	17.6	6.7	1.8	11.6	7.5	16.2	11.1	0.3
64	0.1	0.4	35.7	14.3	2.2	24.0	15.7	32.2	22.9	0.3

Area (gate count)

Delay (ns)




- 예시: free-running 시프트 레지스터
  - T<sub>cq</sub> 및 T<sub>setup</sub>는 flip-flop 특성이라 datasheet에 제작사 제공함
  - 예: T<sub>cq</sub> = 1 ns, T<sub>setup</sub> = 0.5 ns
  - next-state 로직 없어서 T<sub>next(max)</sub> = 0 ns
  - 최대 동작 주파수 = 1/(T<sub>cq</sub> + T<sub>setup</sub>) = 1/1.5 = 666.7 (MHz)






- 예시: free-running 카운터
  - 8비트 incrementor의 경우 T<sub>next(max)</sub> = 2.4 ns
  - 최대 동작 주파수(f<sub>max</sub>) = 1/(T<sub>cq</sub> + T<sub>next(max)</sub> + T<sub>setup</sub>) = 1/3.9 = 256.4 (MHz)
  - 16비트 incrementor의 경우 T<sub>next(max)</sub> = 5.5 ns, f<sub>max</sub> = 142.9 MHz
  - 32비트 incrementor의 경우 T<sub>next(max)</sub> = 11.6 ns, f<sub>max</sub> = 76.3 MHz





- 최대 동작 주파수 올리는 방법
  - 최대 동작 주파수 = 1/(T<sub>cq</sub> + T<sub>next(max)</sub> + T<sub>setup</sub>)
  - T<sub>cq</sub> 및 T<sub>setup</sub>는 flip-flop의 특성이라 건드릴 수 없음
  - T<sub>next(max)</sub>는 next-state 로직 회로에 따르니 회로 잘 설계하면 줄일 수 있음



#### Hold time violation





state reg 값 바꾸는 시점  $t_1 = (t_0 + \overline{T}_{cq})$ 

state next 값 바꾸기 시작 시점  $t_2 = \frac{t_2}{(t_1 + T_{\text{next(min)}})}$ 

state next 값 바꾸기 끝 시점

state req  $t_3 = (t_1 + T_{\text{next(max)}})$ 


state next 값 안정되어 야 하는  $t_4$  시점  $(t_4 + T_{\text{setup}} = t_5)$ 

다음 clock의 rising edge 시작

T<sub>c</sub> clock cycle

state\_next

동작 주파수 = 1/T<sub>c</sub>



### Hold time violation



■ Hold time 분석

$$t_0 + T_{hold} < t_2$$

$$t_0 + T_{hold} < t_0 + T_{cq} + T_{next(min)}$$


$$T_{hold} < T_{cq} + T_{next(min)}$$

- T<sub>next(min)</sub>는 next-state 로직 회로에 따르니 회로 잘 설계하면 줄일 수 있음
- Free-running 시브트 레지스터의 경우
  - $T_{\text{next(min)}} = 0 \text{ ns}$
  - $T_{hold} < T_{cq}$
  - 위 조건을 제작사 보증함

# 출력 관련 타이밍




- 출력 로직 회로
  - Mealy 출력 = f(상태 레지스터, 입력)



# 입력 관련 타이밍






# Vivado 타이밍 분석



y = a + b + c + d




```
module adder tree(
   input clk, rstb,
   input [15:0] a, b, c, d,
   output reg [17:0] y
);
reg [15:0] a reg, b reg, c reg, d reg;
always @(posedge clk or negedge rstb)
   if (~rstb) begin
       a reg \leftarrow 0; b reg \leftarrow 0; c reg \leftarrow 0; d reg \leftarrow 0;
      y <= 0;
   end
   else begin
       a reg <= a; b reg <= b; c reg <= c; d reg <= d;
      y <= a reg + b reg + c reg + d reg;
   end
endmodule
```

# Vivado 타이밍 분석



■ Critical path 해결: 레이아웃 위한 설계




```
module adder tree(
   input clk, rstb,
   input [15:0] a, b, c, d,
   output reg [17:0] y
);
reg [15:0] a reg, b reg, c reg, d reg;
always @(posedge clk or negedge rstb)
   if (~rstb) begin
       a reg \leftarrow 0; b reg \leftarrow 0; c reg \leftarrow 0; d reg \leftarrow 0;
      v <= 0;
   end
   else begin
       a reg <= a; b reg <= b; c reg <= c; d reg <= d;
      y <= (a reg + b reg) + (c reg + d reg);
   end
endmodule
```

# Vivado 타이밍 분석



■ Critical path 해결: pipeline 레지스터 추가



```
module adder tree(
   input clk, rstb,
   input [15:0] a, b, c, d,
   output reg [17:0] y
);
reg [15:0] a reg, b reg, c reg, d reg;
reg [16:0] ab, cd;
always @(posedge clk or negedge rstb)
   if (~rstb) begin
      a reg \leftarrow 0; b reg \leftarrow 0; c reg \leftarrow 0; d reg \leftarrow 0;
      ab <= 0; cd <= 0;
      v <= 0;
   end
   else begin
      a reg <= a; b reg <= b; c reg <= c; d reg <= d;
      ab <= a reg + b reg; cd <= c reg + d reg;
      y <= ab + cd;
   end
endmodule
```