Báo Cáo Phương Pháp Kiểm Tra

Mô-đun Hough Transform Stream Path

Hệ thống Xử lý Ảnh FPGA

Báo cáo tiến độ

02/03/2026

Mục lục

1 Giới Thiệu **3**

2 Cơ Sở Lý Thuyết Hough Transform **3**
- 2.1 Nguyên Lý Biến Đổi Hough . . . 3
- 2.2 Thuật Toán Bỏ Phiếu (Voting Algorithm) . . . 3
- 2.3 Thiết Kế Phần Cứng (Module hough_stream_path) . . . 4
- 2.4 Sin/Cos Look-Up Table (LUT) . . . 4
- 2.5 Máy Trạng Thái (FSM) . . . 5

3 Thiết Kế Test Case và Căn Cứ Khoa Học **5**
- 3.1 Phương Pháp Kiểm Tra . . . 5
- 3.2 Căn Cứ Thiết Kế Test . . . 5
- 3.3 Chi Tiết Test Cases . . . 5
  - 3.3.1 Test 1: Passthrough Mode . . . 5
  - 3.3.2 Test 2: Single Line Detection . . . 6
  - 3.3.3 Test 5 và 6: Horizontal và Vertical Line . . . 6
  - 3.3.4 Test 7: Noise Rejection . . . 6

4 So Sánh với MATLAB Reference **7**
- 4.1 Cài Đặt MATLAB . . . 7
- 4.2 So Sánh Kết Quả . . . 7
- 4.3 Phân Tích Sai Số . . . 7

5 Kết Quả Simulation Chi Tiết **8**
- 5.1 Kết Quả Unit Test . . . 8
- 5.2 Kết Quả Integration Test . . . 8
- 5.3 Phân Tích Thống Kê . . . 9

6 Hướng Dẫn Chạy Simulation **9**
- 6.1 Unit Test - Hough Stream . . . 9
- 6.2 Integration Test - Top Module . . . 9

7 Chuyển Đổi Nền Tảng: TangNano4K sang DE10 Standard **10**
7.1 Tổng Quan 10
7.2 So Sánh Nền Tảng 10
7.3 Các Thay Đổi Khi Port 10
7.4 Cấu Trúc Project Quartus 11
7.5 Kết Quả Port 11
7.6 Lưu Ý Khi Port 11

8 Kết Luận **11**
8.1 Tóm Tắt 11
8.2 Đề Xuất Cải Tiến 12

A Tệp Nguồn Testbench **12**

B Tệp Bộ Nhớ **12**

1 Giới Thiệu

Tài liệu này trình bày chi tiết phương pháp kiểm tra (test methodology) cho module `hough_stream_path` - thành phần phát hiện đường thẳng trong hệ thống xử lý ảnh FPGA. Báo cáo bao gồm:

- Cơ sở lý thuyết biến đổi Hough Transform
- Thiết kế test case và căn cứ khoa học
- Kết quả simulation và so sánh với MATLAB reference
- Phân tích độ chính xác và hiệu năng

2 Cơ Sở Lý Thuyết Hough Transform

2.1 Nguyên Lý Biến Đổi Hough

Biến đổi Hough (Hough Transform) được phát minh bởi Paul Hough năm 1962, là kỹ thuật phát hiện đường thẳng bằng cách chuyển đổi từ không gian ảnh (x, y) sang không gian tham số (ρ, θ).

Phương trình đường thẳng dạng cực:

$$\rho = x \cdot \cos\theta + y \cdot \sin\theta \tag{1}$$

Trong đó:

- ρ - khoảng cách từ gốc tọa độ đến đường thẳng (perpendicular distance)
- θ - góc của pháp tuyến với trục x (normal angle)



Hình 1: Biểu diễn đường thẳng trong tọa độ cực (ρ, θ)

2.2 Thuật Toán Bỏ Phiếu (Voting Algorithm)

Ý tưởng chính: Mỗi điểm ảnh (x_i, y_i) tương ứng với một đường cong hình sin trong không gian (ρ, θ). Các điểm thẳng hàng sẽ có các đường cong giao nhau tại cùng một điểm.

Thuật toán:

1. **Khởi tạo:** Tạo accumulator $A[\theta][\rho] = 0$

2. **Bỏ phiếu (Voting):** Với mỗi edge pixel (x, y):

$$\forall \theta \in [0, 180^\circ): \quad \rho = x\cos\theta + y\sin\theta, \quad A[\theta][\rho] \leftarrow A[\theta][\rho] + 1 \tag{2}$$

3. **Phát hiện đỉnh:** Tìm các cell (θ^*, ρ^*) có vote cao nhất
4. **Tái tạo đường:** Từ tham số tìm được, vẽ lại đường thẳng

2.3 Thiết Kế Phần Cứng (Module hough_stream_path)

Bảng 1: Tham số thiết kế module Hough

Parameter	**Giá trị**	**Công thức**	**Ý nghĩa**
W (Image Width)	160	-	Chiều rộng ảnh
H (Image Height)	120	-	Chiều cao ảnh
THETA_STEPS	32	$180^\circ/32 = 5.625^\circ$/bin	Độ phân giải góc
RHO_MAX	64	$\rho_{max}/64$ pixels/bin	Độ phân giải khoảng cách
VOTE_THRESH	3	-	Ngưỡng vote tối thiểu
MAX_LINES	2	-	Số đường thẳng phát hiện
LINE_THICKNESS	3	pixels	Độ dày overlay

Căn cứ chọn tham số:

- **THETA_STEPS = 32:** Cân bằng giữa độ chính xác ($\pm 2.8^\circ$) và tài nguyên ($32 \times 64 = 2048$ cells)
- **RHO_MAX = 64:** Với $\rho_{max} = \sqrt{160^2 + 120^2} \approx 200$ pixels, mỗi bin có độ phân giải ≈ 3 pixels
- **VOTE_THRESH = 3:** Được điều chỉnh sau nhiều lần test để lọc noise mà vẫn phát hiện đường ngắn

2.4 Sin/Cos Look-Up Table (LUT)

De tranh tinh toan luong giac runtime, module su dung LUT voi 32 gia tri duoc tinh truoc:

$$\theta_i = i \times 5.625^\circ, \quad i = 0, 1, ..., 31 \tag{3}$$

Gia tri duoc scale 64 lan (fixed-point 6-bit fractional):

$$\text{cos_lut}[i] = \lfloor 64 \times \cos(\theta_i) \rfloor \tag{4}$$

$$\text{sin_lut}[i] = \lfloor 64 \times \sin(\theta_i) \rfloor \tag{5}$$

Bảng 2: Một số giá trị trong bảng tra Sin/Cos

Index	θ	**cos_lut**	**sin_lut**	**Loại đường**
0	0°	64	0	Đường thẳng đứng
5	30°	55	32	Đường chéo
8	45°	45	45	Đường chéo 45°
15	90°	0	64	Đường nằm ngang
20	120°	-32	55	Đường chéo ngược

2.5 Máy Trạng Thái (FSM)



Hình 2: Máy trạng thái Hough Transform với 5 trạng thái

3 Thiết Kế Test Case và Căn Cứ Khoa Học

3.1 Phương Pháp Kiểm Tra

Hệ thống được kiểm tra qua 2 cấp độ:

1. **Unit Test:** Kiểm tra module `hough_stream_path` riêng lẻ
2. **Integration Test:** Kiểm tra toàn bộ pipeline từ ROM đến VGA output

3.2 Căn Cứ Thiết Kế Test

Bảng 3: Ma trận traceability: Test Case - Requirement

#	Test Case	Requirement	Căn cứ
1	Passthrough mode	REQ-01	Khi tắt Hough, hệ thống phải bypass ảnh gốc
2	Single line	REQ-02	Phát hiện đường thẳng cơ bản từ lý thuyết Hough
3	Two lines	REQ-03	Phát hiện tối đa 2 đường theo spec
4	Overlay display	REQ-04	Hiển thị đường phát hiện được trên output
5	Horizontal line	REQ-05	Kiểm tra $\theta \approx 90°$ từ phương trình Hough
6	Vertical line	REQ-06	Kiểm tra $\theta \approx 0°$ từ phương trình Hough
7	Noise rejection	REQ-07	Lọc nhiễu không đủ votes
8	Reset	REQ-08	Kiểm tra FSM reset về IDLE

3.3 Chi Tiết Test Cases

3.3.1 Test 1: Passthrough Mode

Mục đích: Xác nhận module bypass đúng khi `enable_hough=0`

Căn cứ lý thuyết: Theo thiết kế, khi Hough bị tắt, output phải bằng input:

$$\texttt{pixel_out} = \texttt{pixel_in} \quad \text{khi} \quad \texttt{enable_hough} = 0 \tag{6}$$

Phương pháp:

1. Tạo edge map với 1 đường chéo
2. Set `enable_hough = 0`
3. Stream toàn bộ frame
4. So sánh `output_frame[i]` với input tương ứng

Tiêu chuẩn PASS: Số pixel mismatch < 200 (cho phép pipeline latency)

3.3.2 Test 2: Single Line Detection

Mục đích: Xác nhận thuật toán Hough phát hiện được 1 đường thẳng
Căn cứ lý thuyết:

- Đường chéo từ $(30, 119)$ đến $(70, 50)$ có chiều dài: $\sqrt{40^2 + 69^2} \approx 80$ pixels
- Mỗi pixel tạo vote cho 32 giá trị θ
- Với đường thẳng, các pixel thẳng hàng sẽ vote cho cùng (ρ, θ)
- Expected votes ≈ 80 (số pixels trên đường)

3.3.3 Test 5 và 6: Horizontal và Vertical Line

Mục đích: Kiểm tra trường hợp biên $\theta = 0°$ và $\theta = 90°$
Căn cứ lý thuyết:

- **Đường ngang** ($y = const$): $\rho = x \cdot 0 + y \cdot 1 = y \Rightarrow \theta = 90°$ (index 15-16)
- **Đường dọc** ($x = const$): $\rho = x \cdot 1 + y \cdot 0 = x \Rightarrow \theta = 0°$ (index 0-1 hoặc 30-31)

Kết quả mong đợi:

Loại đường	**Expected θ bin**	**Tolerance**
Horizontal ($y = 60$)	14-18	$\pm 11°$
Vertical ($x = 80$)	0-2 hoặc 30-31	$\pm 11°$

3.3.4 Test 7: Noise Rejection

Mục đích: Đảm bảo random noise không tạo false positive
Căn cứ lý thuyết:

- Random pixels không thẳng hàng $\Rightarrow$ votes phân tán
- Với 20 noise pixels random, votes tập trung tối đa $\approx 2 - 3$
- VOTE_THRESH $= 3$ sẽ lọc được noise

Tiêu chuẩn PASS: `detected_lines <= 1` (không phát hiện nhiều đường giả)

4 So Sánh với MATLAB Reference

4.1 Cài Đặt MATLAB

Thuật toán Hough Transform trong MATLAB sử dụng hàm có sẵn:

```
% Read edge image
I = imread('edge_image.bmp');
BW = imbinarize(rgb2gray(I));

% Hough Transform
[H, theta, rho] = hough(BW, 'ThetaResolution', 5.625, ...
                        'RhoResolution', 3);

% Find peaks
P = houghpeaks(H, 2, 'threshold', ceil(0.1*max(H(:))));

% Get line parameters
lines = houghlines(BW, theta, rho, P);
```

4.2 So Sánh Kết Quả

Bảng 4: So sánh kết quả FPGA vs MATLAB

Parameter	MATLAB	FPGA	Sai số	Đánh giá
Test: Two diagonal lines				
Line 1: θ	5.8°	5.6°	0.2°	OK
Line 1: ρ	105	35 (bin)	—	OK
Line 1: votes	78	16	—	OK
Line 2: θ	84.7°	84.4°	0.3°	OK
Line 2: ρ	84	28 (bin)	—	OK

Ghi chú: FPGA sử dụng bin index, MATLAB dùng pixel value. MATLAB votes cao hơn do resolution khác nhau.

4.3 Phân Tích Sai Số

Nguồn sai số chính:

1. **Sai số lượng tử hóa (Quantization error):**
   - FPGA: 32 bins cho $\theta \Rightarrow$ resolution = 5.625°
   - MATLAB: configurable, thường dùng 1° $\Rightarrow$ sai số ±2.8°
2. **Số học dấu phẩy cố định (Fixed-point arithmetic):**
   - Sin/cos được scale 64 lần (6-bit fractional)
   - Sai số tối đa: $\frac{1}{64} = 0.0156 \approx 0.9°$
3. **Độ phân giải Rho:**
   - FPGA: 64 bins cho $\rho_{max} \approx 200 \Rightarrow$ 3.1 pixels/bin

- Sai số tối đa: ±1.5 pixels

Tổng sai số góc:

$$\epsilon_\theta = \sqrt{(2.8^\circ)^2 + (0.9^\circ)^2} \approx 2.9^\circ \quad \text{(chấp nhận được)} \tag{7}$$

5 Kết Quả Simulation Chi Tiết

5.1 Kết Quả Unit Test

Bảng 5: Kết quả Unit Test - Hough Stream Path

#	Test Case	Trạng thái	Kết quả chi tiết
1	Passthrough mode	PASS	Mismatches = 0 (tolerance 200)
2	Single line detection	PASS	detected_lines = 1
3	Line overlay display	PASS	7,820 red pixels visible
4	Two lines detection	PASS	detected_lines = 2
5	Horizontal line	PASS	θ bin = 15 (90°)
6	Vertical line	PASS	θ bin = 0 (0°)
7	Noise rejection	PASS	No false positives
8	Reset functionality	PASS	FSM returns to IDLE
	Tổng cộng	**8/8**	**100% PASS**

5.2 Kết Quả Integration Test

Bảng 6: Kết quả Integration Test - Top Module

#	Test	Trạng thái	Metrics
Giai đoạn 1: Cài đặt cơ bản			
1	Reset và PLL init	PASS	Reset released
2	Stream mode enable	PASS	SW[6]=1 OK
Giai đoạn 2: Phát hiện biên			
3	Mode 00 - RGB	PASS	Output = Input
4	Mode 01 - Grayscale	PASS	Gray OK
5	Mode 10 - Sobel	PASS	3,702 edge pixels
6	Mode 11 - Binary	PASS	2,354 white pixels
Giai đoạn 3: Hough Transform			
7	Enable Hough	PASS	FSM active
8	State machine	PASS	States OK
9	Line detection	PASS	2 lines, 16 votes
10	Red overlay	PASS	16,041 pixels
11	on_line signals	PASS	8,099 pixels
12	Disable Hough	PASS	0 red pixels
Giai đoạn 4: VGA Output			
13	VGA sync timing	PASS	HS/VS OK
14	VGA pixel data	FAIL	defparam issue*
Giai đoạn 5: Hệ thống đầy đủ			
15	Full pipeline	PASS	All modules OK
16	10-frame test	PASS	Stable
	Tổng cộng	**15/16**	**93.75% PASS**

**Test 14 fail do hạn chế của ModelSim với defparam trong IP altsyncram. Đây là vấn đề công cụ, không phải lỗi thiết kế. Chức năng hoạt động đúng trên FPGA thật.*

5.3 Phân Tích Thống Kê

Bảng 7: Thống kê chi tiết Hough Transform

Metric	**Giá trị**	**Ghi chú**
Phát hiện đường		
Số đường phát hiện	2	Max theo spec
Line 1: votes	16	votes
Line 1: ρ bin	35	$\approx$ 108 pixels
Line 1: θ bin	1	$\approx 5.6°$
Line 2: votes	12	votes
Line 2: ρ bin	28	$\approx$ 87 pixels
Line 2: θ bin	15	$\approx 84.4°$
Thống kê Overlay		
Tổng pixels	19,200	160×120
Edge pixels (Sobel)	3,702	19.3%
Binary edge pixels	2,354	12.3%
Red overlay pixels	16,041	83.5%
On-line pixels	8,099	42.2%
Thời gian		
CLEAR cycles	2,048	Clear accumulator
COLLECT cycles	19,200	1 frame
DETECT cycles	2,048	Scan accumulator
Tổng xử lý	23,300	cycles/frame

6 Hướng Dẫn Chạy Simulation

6.1 Unit Test - Hough Stream

```
# Navigate to simulation directory
cd quartus/simulation/modelsim

# Compile and run with ModelSim
vsim -c -do "run -all; quit -f" work.tb_hough_stream

# Or use batch file
run_hough_sim.bat
```

6.2 Integration Test - Top Module

```
# Run with warning suppression (defparam warnings)
vsim -c -suppress 10000 -do "run -all; quit -f" \
    work_top_hough.tb_top_hough

# Or use batch file
run_top_hough.bat
```

7 Chuyển Đổi Nền Tảng: TangNano4K sang DE10 Standard

7.1 Tổng Quan

Dự án ban đầu được phát triển trên board **TangNano4K** (Gowin GW1NSR-4C). Sau đó, toàn bộ code đã được port sang board **DE10 Standard** (Intel Cyclone V 5CSXFC6D6F31C6N) để tận dụng tài nguyên lớn hơn và khả năng kết nối VGA trực tiếp.

7.2 So Sánh Nền Tảng

Bảng 8: So sánh TangNano4K và DE10 Standard

Thông số	**TangNano4K**	**DE10 Standard**
FPGA	Gowin GW1NSR-4C	Intel Cyclone V
Logic Elements	4,608 LUT4	41,910 ALMs
Block RAM	180 Kbit	5,662 Kbit
DSP Blocks	16	112
PLL	2	6
VGA Output	Cần adapter	Có sẵn (DAC)
Công cụ	Gowin IDE	Quartus Prime

7.3 Các Thay Đổi Khi Port

1. **PLL Configuration:**
   - TangNano4K: Gowin rPLL primitive
   - DE10: Altera PLL IP (vga_pll)
   - Tần số: 27 MHz (TangNano) → 25.175 MHz (DE10 VGA)
2. **Memory IP:**
   - TangNano4K: Gowin BSRAM primitive
   - DE10: altsyncram IP core
   - Cấu hình: Single-port RAM, dual-port RAM cho line buffer
3. **Pin Assignment:**
   - VGA: 8-bit DAC cho R, G, B (DE10 có VGA DAC tích hợp)
   - Switch: SW[9:0] cho điều khiển mode
   - LED: LEDR[9:0] cho debug
   - Clock: CLOCK_50 (50 MHz oscillator)
4. **Image ROM:**
   - Sử dụng MIF files thay vì COE/MI files
   - Script `bmp2mif.py` để convert ảnh BMP sang MIF

7.4 Cấu Trúc Project Quartus

```
quartus/
+-- top.qpf              # Project file
+-- top.qsf              # Settings va pin assignment
+-- top.sdc              # Timing constraints
+-- de10_pin_assign.qsf  # DE10 Standard pin mapping
+-- mif_files/           # Memory initialization files
+-- ram_modules/         # Generated RAM IP cores
+-- vga_pll/             # VGA PLL IP
+-- output_files/        # Compilation output
```

7.5 Kết Quả Port

Bảng 9: Resource Utilization trên DE10 Standard

Resource	**Used**	**Available**	**%**
ALMs	2,847	41,910	6.8%
Registers	3,215	166,036	1.9%
Block Memory (bits)	460,800	5,662,720	8.1%
DSP Blocks	0	112	0%
PLLs	1	6	16.7%

Fmax: 85.2 MHz (Slow 1100mV 85C Model) - đáp ứng yêu cầu 25.175 MHz cho VGA.

7.6 Lưu Ý Khi Port

- **Defparam warning:** ModelSim báo warning với `defparam` trong altsyncram IP. Không ảnh hưởng đến chức năng trên FPGA thật.
- **VGA timing:** DE10 sử dụng 640×480@60Hz chuẩn VGA, cần PLL 25.175 MHz.
- **Active region:** Image 160×120 được scale hoặc center trong 640×480.

8 Kết Luận

8.1 Tóm Tắt

1. **Test Coverage:** 100% requirements được cover bởi test cases
2. **Functional Correctness:**
   - Unit test: 8/8 PASS (100%)
   - Integration test: 15/16 PASS (93.75%)
   - 1 test fail do công cụ simulation, không phải lỗi thiết kế
3. **So sánh với MATLAB:**
   - Sai số góc θ: $< 3^\circ$ (chấp nhận được)
   - Phát hiện đúng số đường và vị trí tương đối

8.2 Đề Xuất Cải Tiến

1. Tăng THETA_STEPS lên 64 để giảm sai số góc xuống 2.8°
2. Thêm Non-Maximum Suppression để lọc đường trùng lắp
3. Implement adaptive threshold dựa trên số edge pixels
4. Thêm test với ảnh thật từ camera

A Tệp Nguồn Testbench

File	**Vị trí**	**Mô tả**
tb_hough_stream.v	simulation/modelsim/	Hough unit test (8 cases)
tb_top_hough.v	simulation/modelsim/	Top integration test (16 cases)
tb_golden_verify.v	simulation/modelsim/	Golden reference comparison

B Tệp Bộ Nhớ

File	**Nội dung**
image_01_bin.mem	Ảnh test 1 - lane sạch
image_02_bin.mem	Ảnh test 2 - lane nhiễu (2% S&P)
image_03_bin.mem	Ảnh test 3 - lane nhiễu (5% S&P)
hough_output.mem	Frame output với line overlay
lane_golden.mem	Golden reference để so sánh