

Báo Cáo Xây Dựng Hệ Thống Kiểm Chứng Video cho Bộ Lọc Sobel Trên FPGA

Dự Án Sobel

Ngày 29 tháng 10 năm 2025

Mục lục

1 Giới Thiệu

1.1 Mục Tiêu Đề Tài

Xây dựng một luồng kiểm chứng hoàn chỉnh và tự động cho bộ xử lý phát hiện biên Sobel được thiết kế bằng Verilog RTL, nhằm đảm bảo chức năng đúng trước khi tổng hợp lên FPGA. Hệ thống kiểm chứng sử dụng video thực tế làm đầu vào, mô phỏng RTL, và so sánh kết quả với mô hình phần mềm chuẩn.

1.2 Động Lực

Các phương pháp kiểm tra truyền thống (testbench ngẫu nhiên, golden vectors tĩnh) không phản ánh đầy đủ hành vi của hệ thống khi xử lý chuỗi video liên tục. Luồng kiểm chứng dựa trên video thực cho phép:

- Dánh giá khả năng xử lý pipeline liên tục qua nhiều khung hình
- Phát hiện lỗi liên quan đến đồng bộ hóa dòng dữ liệu (vsync, href)
- Cung cấp trực quan hóa trực tiếp (video diff) để phân tích nhanh
- Tích hợp dễ dàng vào quy trình CI/CD cho regression testing

2 Kiến Trúc Hệ Thống

2.1 Tổng Quan Luồng Xử Lý

Hệ thống kiểm chứng bao gồm 4 giai đoạn chính (xem Hình ??):

1. **Chuẩn bị dữ liệu kích thích:** Script Python `prep_video_rgb565.py` đọc video nguồn, chuyển đổi sang định dạng RGB565 (16-bit), và xuất ra file nhị phân kèm metadata để testbench Verilog sử dụng.
2. **Mô phỏng RTL:** Testbench `tb_sobel_video.v` phát lại stream RGB565, điều khiển module `sobel_processor`, và ghi kết quả đầu ra vào file binary.
3. **Mô hình tham chiếu phần mềm:** Script `compare_sobel_output.py` xây dựng lại chuỗi xám từ RGB565 đầu vào, áp dụng bộ lọc Sobel với các tham số giống hệt RTL, và so sánh từng pixel với kết quả mô phỏng.
4. **Tự động hóa:** Target `make video` trong Makefile điều phối toàn bộ các bước, sinh ra báo cáo JSON và video trực quan hóa sự khác biệt.

2.2 Các Module RTL Chính

- `sobel_processor.v`: Module top-level tích hợp toàn bộ pipeline
- `rgb_to_gray.v`: Chuyển đổi RGB565 sang grayscale 8-bit (weighted average: $0.299R+0.587G+0.114B$)
- `line_buffer.v`: Bộ đệm 3 dòng để tạo cửa sổ 3×3 cho convolution
- `sobel_kernel.v`: Tính toán gradient Gx, Gy theo kernel Sobel
- `edge_mag.v`: Tính độ lớn biên (Manhattan distance) và bão hòa đầu ra



sobel_architecture_diagram.pdf

Hình 1: Sơ đồ kiến trúc tổng thể của hệ thống kiểm chứng video Sobel. Luồng dữ liệu bắt đầu từ video nguồn, qua các script Python chuẩn bị dữ liệu, mô phỏng RTL với testbench Verilog, so sánh với mô hình phần mềm, và cuối cùng sinh ra báo cáo metrics cùng video diff.

3 Công Việc Đã Thực Hiện

3.1 Phát Triển Testbench Video (`tb_sobel_video.v`)

Testbench mới được thiết kế để:

- Đọc metadata từ `video_meta.txt` (số khung hình, độ phân giải, FPS)
- Phát lại từng pixel theo đúng timing vsync/href của chuẩn video
- Theo dõi tọa độ pixel qua pipeline 4 tầng để gắn nhãn chính xác
- Chỉ ghi các pixel nằm trong vùng hợp lệ ROI: hàng ≥ 2 và cột ≥ 1 (do giới hạn cửa sổ 3×3)
- Kiểm tra số lượng mẫu đầu ra khớp với kỳ vọng $(H - 2) \times (W - 1)$ mỗi khung

Điểm cải tiến: Pipeline tracking đảm bảo không ghi nhầm pixel nằm ngoài vùng hợp lệ, tránh lỗi kích thước file đầu ra.

3.2 Script Chuẩn Bị Dữ Liệu (`prep_video_rgb565.py`)

Script Python thực hiện:

- Đọc video từ file hoặc tự sinh clip tổng hợp (gradient màu) nếu không có đầu vào
- Resize mỗi frame về 640×480 pixel
- Chuyển đổi BGR \rightarrow RGB \rightarrow RGB565 (5-6-5 bit packing)
- Ghi stream nhị phân theo định dạng little-endian để khớp với `$fgetc` trong Verilog
- Xuất metadata text file cho testbench

Hỗ trợ nhiều nguồn: Có thể đọc từ file MP4, thư mục ảnh PNG, hoặc tự sinh video fallback.

3.3 Mô Hình Tham Chiếu Phần Mềm (`compare_sobel_output.py`)

Script so sánh bao gồm:

- Giải nén RGB565 \rightarrow RGB888 theo đúng quy tắc bit expansion của RTL
- Tính grayscale với công thức trọng số giống RTL: $(77R + 151G + 28B) \gg 8$
- Áp dụng convolution Sobel với xử lý biên giống RTL (wrap-around cho cột cuối)
- Tính các chỉ số: số pixel khác biệt, sai số tuyệt đối max/mean, PSNR
- Xuất báo cáo JSON và video diff (hiển thị 3 cột: input, expected, actual)

Độ chính xác: Mô hình phần mềm mirror chính xác từng bước tính toán của RTL để phát hiện sai lệch nhỏ nhất.

3.4 Tạo Video Chuyển Động Tổng Hợp (generate_motion_video.py)

Script sinh video test với các đối tượng di chuyển:

- Thanh ngang dao động theo sin
- Hình vuông di chuyển chéo
- Hình tròn pulse (thay đổi bán kính)
- Background gradient để tạo cạnh mềm

Ý nghĩa: Tạo kích thước có nhiều loại biên (mạnh, yếu, chuyển động) để kiểm tra toàn diện.

3.5 Tích Hợp Makefile

Thêm target video vào sim/Makefile:

```
video:  
    python ../scripts/prep_video_rgb565.py --output-dir ../data  
    iverilog -g2012 -Wall -s tb_sobel_video -o sim_video.vvp \  
        [danh s ch module RTL] tb_sobel_video.v  
    vvp sim_video.vvp  
    python ../scripts/compare_sobel_output.py \  
        --input ../data/video_in.rgb \  
        --output ../data/video_out.rgb \  
        --meta ../data/video_meta.txt \  
        --report ../data/video_report.json \  
        --diff-video ../data/video_compare.mp4
```

Target clean cũng được cập nhật để xóa tất cả artifact video.

4 Kết Quả Kiểm Chứng

4.1 Lệnh Thực Thi

```
cd sim  
make video
```

4.2 Dữ Liệu Đầu Vào

- Video: data/moving_object.mp4 (120 frames, 30 fps)
- Độ phân giải: 640×480 pixels
- Định dạng: RGB565 packed little-endian
- Số frames mô phỏng: 30 (có thể tùy chỉnh bằng `-max-frames`)

4.3 Chỉ Số So Sánh

Kết quả từ `data/video_report.json`:

Chỉ số	Giá trị
Số frame xử lý	30
Kích thước frame	640×480 (vùng hợp lệ 639×478)
Tổng số pixel so sánh	9 163 260
Số pixel sai khác	138 407 (1.51%)
Sai số tuyệt đối lớn nhất	78 mức xám
Sai số tuyệt đối trung bình	0.9077 mức xám
PSNR	35.71 dB

Bảng 1: Kết quả so sánh RTL vs phần mềm cho lần chạy `make video` gần nhất.

4.4 Đánh Giá

- Tích cực:** Số lượng pixel đầu ra khớp 100% với kỳ vọng $(H - 2) \times (W - 1) \times frames$, chứng tỏ testbench đã gating đúng vùng ROI.
- Sai lệch nhỏ:** Tỷ lệ mismatch 1.51% với PSNR 35.71 dB cho thấy kết quả tương đối tốt. Sai số chủ yếu tập trung ở biên frame (có thể do khác biệt trong xử lý wrap-around hoặc hằng số scaling).
- Video diff:** File `data/video_compare.mp4` cho thấy sự khác biệt chủ yếu ở các pixel biên mạnh, phù hợp với giả thuyết về vấn đề scaling/saturation.

5 Các Artifact Tạo Ra

File	Mô tả
<code>data/video_in.rgb</code>	Stream RGB565 đầu vào cho testbench
<code>data/video_meta.txt</code>	Metadata (frames, width, height, fps)
<code>data/video_out.rgb</code>	Kết quả Sobel từ mô phỏng RTL
<code>data/video_report.json</code>	Báo cáo so sánh định lượng
<code>data/video_compare.mp4</code>	Video trực quan hóa (3 cột: input/expected/actual)

Bảng 2: Danh sách artifact được sinh ra bởi luồng kiểm chứng.

6 Nhận Xét và Hướng Phát Triển

6.1 Những Gì Đã Đạt Được

- Xây dựng thành công luồng kiểm chứng video tự động end-to-end
- Testbench Verilog mô phỏng chính xác timing video thực (`vsync/href`)
- Mô hình phần mềm tham chiếu mirror RTL ở mức bit-accurate
- Tích hợp hoàn chỉnh vào Makefile với 1 lệnh duy nhất (`make video`)
- Sinh được video diff trực quan để review nhanh

- Độ phân giải 640×480 và hỗ trợ mở rộng cho video bất kỳ

6.2 Vấn Đề Cần Khắc Phục

- **Sai lệch số học nhỏ (1.51%):** Cần đổi chiểu lại công thức magnitude trong RTL (`edge_mag.v`) với phần mềm, đặc biệt là thứ tự shift và saturation.
- **Border handling:** Kiểm tra lại logic wrap-around ở cột $W - 1$ trong `line_buffer.v` có khớp với numpy `np.roll` hay không.
- **Tối ưu tốc độ mô phỏng:** Với video dài, có thể thêm `+define+FAST_SIM` để tắt debug prints.

6.3 Bước Tiếp Theo

1. Debug chi tiết các pixel sai khác bằng cách in ra tọa độ và giá trị gradient (Gx, Gy) trong testbench.
2. So sánh từng bước tính toán (grayscale, window, gradient, magnitude) giữa RTL và Python cho 1 frame.
3. Sau khi đạt PASS (0 mismatches), chạy regression với nhiều video khác nhau (real-world clips).
4. Tích hợp vào CI pipeline: fail build nếu PSNR < ngưỡng hoặc mismatch > 0%.

7 Kết Luận

Đồ án đã hoàn thành mục tiêu xây dựng hệ thống kiểm chứng video cho bộ lọc Sobel RTL. Luồng tự động từ video đầu vào → mô phỏng → so sánh → báo cáo đã hoạt động ổn định. Kết quả mô phỏng cho thấy RTL xử lý đúng timing và số lượng pixel, với độ chính xác cao (PSNR > 35 dB).

Các artifact sinh ra (JSON report, diff video) cung cấp đầy đủ thông tin để đánh giá chất lượng thiết kế và debug nhanh chóng. Hệ thống sẵn sàng được mở rộng cho các kịch bản test phức tạp hơn và tích hợp vào quy trình phát triển chuyên nghiệp.

Người thực hiện: Nhóm Sobel Project

Ngày hoàn thành: Ngày 29 tháng 10 năm 2025