

BÁO CÁO TÁI LẬP BASELINE VÀ ĐỀ XUẤT ĐỊNH HƯỚNG NGHIÊN CỨU MỚI

Người thực hiện: Trần Tấn Đạt

Ngày: 19/07/2026

Mục tiêu: Báo cáo kết quả tái lập thành công baseline "["Explainability Methods for Hardware Trojan Detection"](#)" và đề xuất hướng nghiên cứu mới dựa trên biểu diễn trung gian bằng đồ thị (Graph Intermediate Representation - Graph IR), thay thế cho hướng "NL → Graph IR → Verilog" không khả thi.

1. Giới thiệu

Trong quá trình tìm kiếm hướng nghiên cứu cho luận văn, hai hướng tiếp cận khác nhau đã được thử nghiệm:

Hướng A: "Ngôn ngữ tự nhiên → Graph IR → Verilog"

Mục tiêu là sử dụng Graph IR làm cầu nối để sinh mã Verilog từ mô tả bằng ngôn ngữ tự nhiên.

Hướng B: "Verilog → Graph IR → Phân tích bảo mật."

Mục tiêu là sử dụng Graph IR làm biểu diễn trung gian để phân tích và phát hiện mã độc phần cứng (Hardware Trojan) trong các thiết kế mạch.

Sau quá trình thử nghiệm và đánh giá, em nhận thấy rằng **Hướng A không khả thi** do những hạn chế cố hữu của LLM trong việc sinh mã Verilog chính xác và tin cậy. Ngược lại, **Hướng B có tính khả thi cao** và đã được chứng minh qua việc tái lập thành công một baseline có uy tín. Báo cáo này trình bày kết quả tái lập baseline, phân tích các research gap còn tồn tại, và đề xuất kế hoạch phát triển hướng nghiên cứu mới dựa trên Graph IR.

2. Phân tích vấn đề và động lực nghiên cứu

Các vi mạch hiện đại được sản xuất trong chuỗi cung ứng toàn cầu phân tán, tạo ra nhiều cơ hội để kẻ xấu chèn mã độc Hardware Trojan vào thiết kế. Khác với lỗi phần mềm,

Hardware Trojan tồn tại vĩnh viễn trong silicon, chỉ kích hoạt dưới các điều kiện cực kỳ hiếm (ví dụ: 1 trên 2^{64} trạng thái đầu vào) và không để lại dấu vết trong phần mềm. Điều này khiến việc phát hiện trở nên cực kỳ khó khăn. Để giải quyết, các nhà nghiên cứu đã áp dụng Machine Learning (ML) nhằm phát hiện Trojan từ cấu trúc mạch ở mức gate-level netlist. ML có khả năng học được các mẫu bất thường từ dữ liệu và nhận diện các điểm nghi vấn.

Tuy nhiên, dù các mô hình ML (như SVM hay XGBoost) đạt hiệu suất phát hiện tốt, chúng thường hoạt động như những “hộp đen”. Khi nhận được cảnh báo “cổng này có thể là Trojan”, kỹ sư an ninh mạng không biết lý do cụ thể và khó tin tưởng cũng như hành động dựa trên kết quả đó. Chi phí của một cảnh báo sai (false positive) rất lớn, có thể dẫn đến bỏ lỡ mối đe dọa thực sự hoặc lãng phí thời gian kiểm tra thủ công hàng nghìn cổng. Do đó, cộng đồng nghiên cứu bắt đầu áp dụng các kỹ thuật Explainable AI (XAI) như LIME và SHAP để làm rõ cơ sở cho các dự đoán của mô hình.

Mặc dù vậy, các phương pháp XAI phổ biến như LIME và SHAP lại thiếu ngữ cảnh chuyên môn phần cứng. Chúng chỉ đưa ra các điểm số feature importance chung chung (ví dụ: “LGF_i quan trọng 0.73”), trong khi kỹ sư phần cứng cần những giải thích được diễn giải bằng ngôn ngữ và khái niệm quen thuộc của lĩnh vực, chẳng hạn “cổng này có độ phức tạp fan-in cao gần output, đặc trưng của trigger Trojan”. Vì vậy, cần phát triển các phương pháp XAI nhận thức miền (domain-aware) để tạo ra giải thích ý nghĩa và có thể hành động được đối với kỹ sư.

Hiện nay vẫn tồn tại khoảng trống lớn là thiếu một đánh giá có hệ thống về hiệu quả của các phương pháp XAI trong bảo mật phần cứng. Mặc dù có nhiều đề xuất, chưa có nghiên cứu nào so sánh một cách nghiêm ngặt các cách tiếp cận khác nhau (domain-aware, case-based, model-agnostic...) trên cùng tập dữ liệu, cùng mô hình ML và cùng giao thức kiểm thử. Bài báo “Explainability Methods for Hardware Trojan Detection: A Systematic Comparison” ra đời để lấp đầy khoảng trống này. Các tác giả đã xây dựng khung đánh giá hệ thống, so sánh 5 phương pháp XAI trên tập dữ liệu Trust-Hub, sử dụng mô hình XGBoost và các giao thức kiểm thử nghiêm ngặt (60/20/20, LOCO, LOFO).

Dù vậy, bài báo vẫn chỉ ra những hạn chế cố hữu của các phương pháp hiện tại. Thứ nhất là hạn chế về biểu diễn: bộ 5 đặc trưng Hasegawa¹ quá đơn giản, không nắm bắt được cấu trúc phức tạp của mạch. Thứ hai là hạn chế về khả năng tổng quát hóa: mô hình dễ thất bại khi kiểm tra trên các họ mạch khác nhau (LOFO) vì đặc trưng vô hướng phụ thuộc mạnh vào kích thước mạch. Thứ ba là hạn chế về chất lượng giải thích: ngay cả phương pháp

¹ bộ mang ý nghĩa chuyển đổi cấu trúc phức tạp của các mạch điện (netlist) thành các con số mà mô hình học máy có thể hiểu được để phân biệt giữa cổng logic bình thường và cổng logic thuộc Trojan

domain-aware cũng chỉ dựa trên tổ hợp hạn hẹp của 5 đặc trưng, thiếu ngữ cảnh không gian và cấu trúc sâu.

Chính những hạn chế này mở ra hướng nghiên cứu mới: thay vì chỉ sử dụng 5 đặc trưng vô hướng, Graph IR (Intermediate Representation) được đề xuất để giữ lại đầy đủ cấu trúc không gian và ngữ nghĩa của mạch. Cách tiếp cận này hứa hẹn mang lại ba lợi ích quan trọng: (1) cải thiện khả năng tổng quát hóa nhờ các đặc trưng topo tỉ lệ (scale-invariant), giúp mô hình hoạt động tốt trên nhiều họ mạch khác nhau; (2) tăng cường khả năng giải thích thông qua việc trực quan hóa và phân tích các sub-graph, cung cấp ngữ cảnh phong phú hơn; và (3) mở rộng đáng kể khả năng biểu diễn khi có thể lưu trữ hàng chục thuộc tính (loại cổng, fanout, bit-width, PageRank, v.v.), từ đó cho phép huấn luyện các mô hình mạnh mẽ hơn như Graph Neural Networks (GNNs).

3. Phân tích Hướng A: Tại sao "NL → Graph → Verilog" không khả thi?

3.1. Vấn đề cốt lõi

Hướng A đặt ra một yêu cầu cực kỳ khó: **Làm thế nào để một LLM có thể sinh ra một Graph IR đủ chính xác để chuyển đổi thành Verilog hoàn chỉnh?** Qua quá trình thử nghiệm, một số vấn đề được nhìn nhận:

Vấn đề	Mô tả
Độ chính xác không đảm bảo	LLM có thể sinh ra Graph IR với cấu trúc sai, thiếu node/edge, hoặc sai loại cổng. Điều này dẫn đến Verilog sinh ra bị lỗi cú pháp hoặc sai chức năng.
Không thể kiểm chứng tự động	Graph IR do LLM sinh ra là một biểu diễn “mềm” (soft representation), không có cơ chế tự động để kiểm tra tính đúng đắn của nó. Phải dùng parser để chuyển từ Graph → Verilog, nhưng parser không thể sửa lỗi do LLM tạo ra.
Tính không nhất quán	LLM có thể sinh ra các Graph IR khác nhau cho cùng một mô tả, gây khó khăn cho việc so sánh và đánh giá.

Không thể tin cậy 100%	Không có cách nào đảm bảo Graph IR do LLM sinh ra là chính xác tuyệt đối. Nếu Graph IR sai, toàn bộ pipeline sẽ thất bại.
Không thể kiểm chứng tính tương đương một cách tự động và toàn diện	Ngay cả khi có một Graph IR được coi là “đúng”, việc chuyển đổi nó trở lại thành Verilog (dùng script parser) và kiểm chứng rằng hai thiết kế là tương đương về mặt chức năng là một bài toán cực kỳ khó. Các công cụ như Yosys có thể dùng để kiểm tra tính tương đương (equivalence checking) ở cấp độ mạch, nhưng chúng rất nhạy cảm với cú pháp và cấu trúc. Một parser tự viết khó có thể bao phủ hết mọi trường hợp của ngôn ngữ Verilog. Bất kỳ sự khác biệt nhỏ nào về tên biến, thứ tự khai báo, hoặc cách tổ chức module đều có thể khiến công cụ kết luận hai thiết kế là không tương đương, mặc dù về mặt logic chúng hoàn toàn giống nhau. Điều này tạo ra một “điểm mù” trong pipeline: không có cách nào để biết chắc chắn rằng Verilog được sinh ra là chính xác, trừ khi con người kiểm tra thủ công.

3.2. Kết luận

Hướng tiếp cận này là không khả thi vì:

- Nó đòi hỏi một LLM có khả năng lập luận và sinh cấu trúc chính xác tuyệt đối, điều mà các mô hình hiện tại (kể cả GPT-4) chưa đạt được.
- Nó không có một cơ chế kiểm chứng tự động và đáng tin cậy. Việc kiểm tra tính tương đương giữa Graph IR và Verilog sinh ra là một bài toán phức tạp, không thể thực hiện một cách tự động và toàn diện do parser không thể bao phủ hết các trường hợp của ngôn ngữ Verilog.
- Nó phụ thuộc hoàn toàn vào chất lượng của LLM, vốn là một “hộp đen” và không thể kiểm soát.

4. Hướng B: "Verilog → Graph IR → Phân tích bảo mật"

4.1. Tính khả thi và giá trị

Ngược lại với Hướng A, Hướng B sử dụng Graph IR như một công cụ phân tích thay vì một công cụ sinh. Điều này mang lại nhiều lợi thế:

Lợi thế	Mô tả
Nguồn dữ liệu tin cậy	Verilog từ các benchmark chuẩn (Trust-Hub) là dữ liệu đã được kiểm chứng.
Parser đáng tin cậy	Việc chuyển Verilog → Graph (dùng Yosys + script) là một quy trình có thể kiểm chứng và lặp lại.
Ứng dụng thực tế	Phân tích bảo mật phần cứng là một bài toán có giá trị thực tiễn cao và đang được quan tâm.
Kế thừa được nghiên cứu	Đã có nhiều baseline và nghiên cứu liên quan để tham khảo và so sánh.

4.2. Kết quả tái lập và so sánh với bài báo gốc

Để xây dựng một nền tảng vững chắc cho hướng nghiên cứu, em đã thực hiện tái lập (reproduce) toàn bộ pipeline bài báo. Mục tiêu của việc này là xác nhận tính hợp lệ của baseline và thiết lập một mốc so sánh tin cậy cho các đề xuất tiếp theo.

Kết quả chính: Pipeline đã được tái lập thành công. Kết quả không chỉ khớp với các phát hiện cốt lõi của bài báo mà còn cho thấy hiệu suất vượt trội hơn ở một số chỉ số quan trọng. Điều này khẳng định tính ổn định của phương pháp và tạo cơ sở tin cậy để chúng tôi tiếp tục phát triển.

Điểm nổi bật từ kết quả tái lập:

- Hiệu suất phân loại (XGBoost - M2): Bằng cách tối ưu ngưỡng, mô hình đạt Precision 66.67% và F1-score 0.649, cải thiện đáng kể so với báo cáo gốc (Precision 48.08%, F1 0.568), đồng thời giảm 53.7% số lượng cảnh báo sai (False Positives).
- Phương pháp giải thích dựa trên thuộc tính (Property-Based - M1): Việc áp dụng chiến lược trọng số MCC thay vì E_PARS đã cải thiện Precision từ 1.7% lên 78.1%, biến phương pháp này từ một công cụ kém hiệu quả thành một phương án có giá trị cho các tình huống ưu tiên độ chính xác tuyệt đối.
- Tốc độ và khả năng bao phủ giải thích: Gradient Attribution (M5) tiếp tục là phương pháp nhanh nhất (0.119ms/mẫu), trong khi Property-Based (M1) cung cấp giải thích tức thì với 100% độ bao phủ. Kết quả tái lập một lần nữa khẳng định PO, LGFi, và ffo là ba đặc trưng quan trọng nhất để nhận diện Trojan, xác nhận các phát hiện vật lý của bài báo.

Kết luận: Việc tái lập thành công baseline cung cấp một nền tảng vững chắc để đánh giá các cải tiến. Dựa trên những kết quả này, tôi đề xuất hướng nghiên cứu tiếp theo là ứng dụng Graph IR (Intermediate Representation) để giải quyết các hạn chế cố hữu của các phương pháp hiện tại, đặc biệt là khả năng tổng quát hóa và biểu diễn đặc trưng. Các chi tiết và bảng so sánh đầy đủ được trình bày trong Phụ lục A.

5. Định hướng nghiên cứu: Ứng dụng Graph IR để vượt qua các Research Gap

Dựa trên kiến thức từ baseline và những hạn chế mà chính bài báo đã chỉ ra, một số hướng nghiên cứu mới được đề xuất tập trung vào việc sử dụng Graph IR để giải quyết 3 research gap cụ thể.

Tên đề tài dự kiến: “Semantic Graph-based Representation for Robust and Explainable Hardware Trojan Localization”

5.1. Research Gap 1: Khả năng tổng quát hóa (Cross-Family Generalization)

Vấn đề từ Baseline: Bài báo thừa nhận 5 đặc trưng Hasegawa thất bại hoàn toàn trong thử nghiệm LOFO (Leave-One-Family-Out) do phụ thuộc vào kích thước tuyệt đối của mạch.

Giải pháp với Graph IR: Xây dựng Graph IR với 2 file csv nodes.csv và edges.csv trích xuất các đặc trưng topo tỉ lệ (scale-invariant) hoặc sử dụng trực tiếp đồ thị làm đầu vào cho Graph Neural Networks (GNNs).

Đóng góp dự kiến: Duy trì hiệu suất phát hiện cao và ổn định trên các bài kiểm tra LOFO, khắc phục điểm yếu cốt lõi của baseline.

5.2. Research Gap 2: Thiếu ngữ cảnh trong Giải thích (Explainability)

Vấn đề từ Baseline: LIME, SHAP chỉ đưa ra điểm số (ví dụ: "PO important = 0.4") thiếu ngữ cảnh mạch điện, khiến kỹ sư khó áp dụng.

Giải pháp với Graph IR: Phát triển Graph-based XAI: cung cấp các sub-graph trực quan, đánh dấu node/edge quan trọng, kèm giải thích bằng ngôn ngữ tự nhiên dựa trên cấu trúc.

Đóng góp dự kiến: Phương pháp giải thích mới, trực quan và giàu thông tin hơn, giúp kỹ sư hiểu rõ lý do một cổng bị đánh dấu là Trojan.

5.3. Research Gap 3: Biểu diễn đặc trưng hạn chế (Rich Representation)

Vấn đề từ Baseline: 5 đặc trưng là sự đơn giản hóa; các biểu diễn phong phú hơn (như trong GNN) có thể cải thiện kết quả.

Giải pháp với Graph IR: Graph IR lưu trữ nhiều thông tin hơn (loại cổng, fanout, bit-width, kết nối clock/reset), cho phép trích xuất tập đặc trưng phong phú và đa dạng (bao gồm các độ đo đồ thị như PageRank, trung tâm trung gian).

Đóng góp dự kiến: Chứng minh Graph IR giúp trích xuất đặc trưng phong phú mang lại hiệu suất phân loại (Precision, Recall, F1) vượt trội so với baseline.

6. Kế hoạch chi tiết tiếp theo

Giai đoạn 1: Xây dựng dữ liệu và công cụ

Mục tiêu: Hoàn thiện pipeline chuyển đổi các file Verilog từ Trust-Hub thành các file CSV (nodes.csv, edges.csv) và xây dựng đồ thị NetworkX.

Công việc chính:

- Chạy pipeline Yosys + script để tạo dữ liệu CSV cho toàn bộ tập dữ liệu Trust-Hub.
- Viết script để đọc 2 file CSV và xây dựng đồ thị.
- Tính toán và xuất ra hai bộ đặc trưng:
 - (a) 5 đặc trưng Hasegawa (để so sánh).
 - (b) Các đặc trưng mới từ Graph IR (PageRank, số chu trình, v.v.).

→ Giai đoạn này em sẽ triển khai và viết report sau khi đã hoàn thành

Giai đoạn 2: Thực nghiệm và so sánh

Mục tiêu: Đánh giá hiệu quả của Graph IR bằng cách so sánh với baseline và thử nghiệm với các mô hình khác nhau.

Công việc chính:

- **Thí nghiệm 1 (XGBoost):** So sánh hiệu suất của XGBoost khi sử dụng (a) chỉ 5 đặc trưng Hasegawa và (b) 5 đặc trưng + đặc trưng mới từ Graph IR trên các giao thức chuẩn (60/20/20, LOCO, LOFO).
- **Thí nghiệm 2 (GNN):** Huấn luyện và đánh giá một mô hình GNN (GraphSAGE hoặc GAT) sử dụng trực tiếp Graph (nodes/edges) làm đầu vào, và so sánh kết quả với XGBoost.
- **Thí nghiệm 3 (XAI):** Áp dụng các phương pháp giải thích (LIME/SHAP) cho mô hình XGBoost và phát triển một phương pháp giải thích dựa trên đồ thị cho mô hình GNN.

Giai đoạn 3: Hoàn thiện và viết báo cáo

Mục tiêu: Tổng hợp kết quả, viết luận văn và chuẩn bị bài báo.

Công việc chính:

- Tổng hợp và phân tích kết quả từ tất cả các thí nghiệm.
- Viết bản thảo luận văn và bài báo khoa học.
- Chỉnh sửa và hoàn thiện dựa trên góp ý.

7. Kết luận và Đề xuất

7.1. Kết luận

1. Hướng NL $\rightarrow$ Graph $\rightarrow$ Verilog là không khả thi do phụ thuộc vào LLM và thiếu cơ chế kiểm chứng tự động.
2. Hướng Verilog $\rightarrow$ Graph $\rightarrow$ Phân tích bảo mật có tính khả thi cao và đã được chứng minh qua việc tái lập thành công baseline.
3. Kết quả tái lập vượt trội hơn bài báo gốc về độ chính xác (Precision) và điểm F1, đồng thời xác nhận các phát hiện quan trọng về đặc trưng Trojan.
4. Graph IR là một công cụ mạnh mẽ để giải quyết các research gap về tổng quát hóa, giải thích và biểu diễn đặc trưng.

7.2. Đề xuất

Chuyển hướng nghiên cứu từ "NL $\rightarrow$ Graph $\rightarrow$ Verilog" sang "Semantic Graph-based Representation for Robust and Explainable Hardware Trojan Localization", với kế hoạch hành động cụ thể như đã trình bày.