

## ĐỀ CƯƠNG ĐỀ TÀI LUẬN VĂN THẠC SĨ

### 1. Tên đề tài hoặc hướng NC (gồm cả tiếng Việt và tiếng Anh):

- Tiếng Việt: ViLM2CCG: Tạo đồ thị mạch logic tổ hợp từ ngôn ngữ tự nhiên tiếng Việt bằng mô hình ngôn ngữ lớn.
- Tiếng Anh: ViLM2CCG: Generating Combinational Circuit Graphs from Vietnamese Natural Language using Large Language Models.

### 2. Ngành và mã ngành đào tạo: Khoa học Máy tính – 8480101

### 3. Họ tên học viên thực hiện đề tài, khóa-đợt học: Trần Tấn Đạt – Khóa 19 Đợt 2

Địa chỉ email, điện thoại liên lạc của học viên: [dattt.19@grad.uit.edu.vn](mailto:dattt.19@grad.uit.edu.vn), 0899221106

Người hướng dẫn: GS.TS Đỗ Phúc

Địa chỉ email, điện thoại liên lạc của người hướng dẫn: .....

### 4. Tổng quan tình hình NC trong nước và ngoài nước: mỗi nội dung đề cập cần có trích dẫn tài liệu, công trình; cần phân tích, đánh giá những kết quả NC mới có liên quan đến đề tài hoặc hướng NC; cần chỉ ra những gì còn tồn tại:

- Nghiên cứu ngoài nước: Việc ứng dụng mô hình ngôn ngữ lớn (LLM) trong tự động hóa thiết kế điện tử (EDA) đang là xu hướng mạnh mẽ. SynC-LLM [1] đã thành công trong việc sinh mã mạch tích hợp quy mô lớn thông qua cấu trúc phân tầng (skeleton & flesh). Các công trình như VeriGen [5] và DeepRTL [4] tập trung vào việc tinh chỉnh (fine-tuning) các mô hình như CodeGen hoặc CodeT5+ để cải thiện độ chính xác của mã Verilog từ mô tả tiếng Anh. Gần đây nhất, CircuitLM [2] đã đề xuất khung làm việc multi-agent để chuyển đổi câu lệnh tự nhiên thành sơ đồ mạch dạng JSON và hình ảnh trực quan.
- Nghiên cứu trong nước: Việt Nam đã có những bước tiến trong xây dựng LLM bản địa như GreenMind [3] – mô hình tối ưu cho khả năng suy luận (reasoning) tiếng Việt và tích hợp kỹ thuật Chain-of-Thought. Hệ thống đánh giá ViLLM-Eval [6] cũng cung cấp bộ tiêu chuẩn để đo lường năng lực của LLM trong ngữ cảnh tiếng Việt.

Những NC có trước của học viên liên quan đến đề tài luận văn: Không có

### 5. Tính khoa học và tính mới của đề tài: những hạn chế hiện thời, những vấn đề khoa học cần NC giải quyết và tính cấp thiết của nó, hướng giải quyết có gì mới, lợi ích khoa học và thực tiễn khi vấn đề được giải quyết:

- Hạn chế và khoảng trống nghiên cứu: Hầu hết các nghiên cứu hiện nay tập trung vào tiếng Anh và đầu ra là mã Verilog dạng văn bản thuần túy. Chưa có công trình nào tập trung sâu vào việc chuyển đổi trực tiếp từ tiếng Việt tự nhiên sang định dạng đồ thị mạch logic tổ hợp (Combinational Circuit Graph – CCG). Định dạng đồ thị này quan trọng hơn văn bản trong giáo dục vì giúp sinh viên trực quan hóa và phân tích cấu trúc mạch logic một cách dễ dàng.
- Vấn đề khoa học đặt ra: Xây dựng một phương pháp chuyển đổi mô tả ngôn ngữ tự nhiên tiếng Việt thành biểu diễn đồ thị của mạch logic tổ hợp, đảm bảo tính đúng đắn chức năng và khả năng trực quan hóa.
- Tính mới của đề tài: Đề xuất một pipeline chuyển đổi tiếng Việt → đồ thị mạch logic (CCG), có thể ứng dụng mô hình ngôn ngữ lớn tiếng Việt để sinh cấu trúc mạch và biểu diễn mạch dưới dạng đồ thị (nodes là cổng logic, edges là dây nối), phù hợp cho trực quan hóa và phân tích.
- Ý nghĩa khoa học và thực tiễn: Góp phần mở rộng ứng dụng của LLM trong lĩnh vực thiết kế phần cứng, đặc biệt là từ ngôn ngữ Việt và hỗ trợ giảng dạy các môn học như Logic số, Kiến trúc máy tính thông qua trực quan hóa tại các trường đại học ở Việt Nam.

### 6. Mục tiêu, đối tượng và phạm vi NC đề tài cần hướng tới và khả năng giải quyết: Nêu cụ thể, súc tích theo từng mục; không viết chung chung, lý giải dài dòng,..:

- Mục tiêu tổng quát: Xây dựng hệ thống ViLM2CCG có khả năng chuyển đổi mô tả tiếng Việt thành đồ thị mạch logic tổ hợp với độ chính xác chức năng đạt từ 85% trở lên.
- Mục tiêu cụ thể:
  - Xây dựng bộ dữ liệu 200–250 mạch logic được chuẩn hóa dưới dạng JSON, bao gồm: mô tả ngôn ngữ tự nhiên tiếng Việt, biểu diễn đồ thị mạch (nodes, edges), mã Verilog và metadata. Ví dụ cấu trúc như sau:

```
{
  "id": "c17",
  "input_text": "...",
  "graph": {
    "nodes": [{"id": "...", "type": "..."}],
    "edges": [{"source": "...", "target": "..."}]
  },
  "verilog": "...",
  "metadata": {
    "num_inputs": ...,
    "num_outputs": ...,
    "num_gates": ...
  }
}
```

Trong đó, mỗi node biểu diễn một cổng logic hoặc tín hiệu, và mỗi cạnh (edge) biểu diễn kết nối giữa các thành phần trong mạch.

- Phát triển pipeline chuyển đổi từ văn bản tiếng Việt sang CCG.
    - Xây dựng công cụ trực quan hóa và chuyển đổi sang Verilog.
    - Công bố ít nhất 01 bài báo khoa học.
  - Đối tượng nghiên cứu: Các mô tả mạch logic tổ hợp dưới dạng ngôn ngữ tự nhiên tiếng Việt.
  - Phạm vi nghiên cứu: Giới hạn trong các mạch logic tổ hợp cơ bản như AND, OR, NOT, MUX, decoder, full adder (1-bit).
- 7. Nội dung, phương pháp** dự định NC. *Trình bày theo từng bước, mỗi bước cần có: mục tiêu dự kiến kết quả<sup>+</sup>, phương pháp, bố trí NC cụ thể (case-study), phương án phối hợp với các đơn vị, phòng thí nghiệm,... kết quả dự kiến đạt được và sẽ công bố:*
- Giai đoạn 1: Xây dựng bộ dữ liệu
    - Thu thập các mạch logic từ nguồn Verilog, ví dụ như VerilogDB [7] và chất lọc những mạch nào thuần về mạch tổ hợp.
    - Trích xuất phần mô tả mạch trước đó nếu có, hoặc sử dụng LLM như OpenAI, Grok... để tạo mô tả mạch.
    - Chuẩn hóa dữ liệu dưới dạng JSON đã được mô tả trên.
  - Giai đoạn 2: Xây dựng mô hình
    - Thiết kế pipeline chuyển đổi văn bản → CCG.
    - Áp dụng kỹ thuật prompt engineering và chain-of-thought để mô hình học cách map từ mô tả tiếng Việt sang cấu trúc đồ thị JSON.
    - Xây dựng bộ parser để sinh đồ thị hợp lệ.
  - Giai đoạn 3: Đánh giá hệ thống

- Sử dụng thư viện NetworkX để trực quan hóa đồ thị được sinh ra từ dữ liệu JSON nhằm kiểm tra tính hợp lệ của cấu trúc.
- Chuyển đổi đồ thị sang mã Verilog, sau đó sử dụng Icarus Verilog để mô phỏng và kiểm tra tính đúng đắn chức năng so với ground truth.
- Thực hiện kiểm chứng bằng: Mô phỏng (simulation), so sánh bảng chân trị (truth table)
- Đánh giá hệ thống dựa trên các tiêu chí: Độ chính xác chức năng (functional correctness - tỷ lệ mạch có đầu ra tương đương hoàn toàn với ground truth thông qua mô phỏng), hiệu năng (thời gian xử lý, độ trễ) và độ phức tạp (số node, số gate, critical path...)
- Tổng hợp kết quả, phân tích và viết báo cáo khoa học để nộp hội nghị.
- Giai đoạn 4: Triển khai và hoàn thiện
  - Xây dựng hệ thống demo trên nền web Streamlit
  - Tích hợp trực quan hóa đồ thị mạch.
  - Hỗ trợ cơ chế Human-in-the-loop cho phép người dùng chỉnh sửa và xác nhận lại thiết kế mạch nhằm cải thiện độ chính xác của hệ thống.
  - Hoàn thiện luận văn và báo cáo khoa học.

**8. Kế hoạch bố trí thời gian NC phải kết hợp nhiệm vụ NC với học tập; làm xêmina, kế hoạch làm việc với người hướng dẫn, kế hoạch viết bản thảo luận văn,... :**

| Thời gian | Nội dung thực hiện             | Kết quả               |
|-----------|--------------------------------|-----------------------|
|           | Khảo sát tài liệu, xây dataset | Dataset ViLM2CCG-Data |
|           | Xây pipeline + prompting       | Prototype hệ thống    |
|           | Thực nghiệm + evaluation       | Báo cáo kết quả       |
|           | Viết & submit paper            | Bài báo khoa học      |
|           | Web demo + viết luận văn       | Draft hoàn chỉnh      |
|           | Hoàn thiện & bảo vệ            | Bảo vệ thành công     |

**9. Tài liệu tham khảo** gồm những tài liệu có liên quan nhất với đề tài NC; ngoài những tài liệu kinh điển phải có những tài liệu cận đại (năm năm trở lại) liên quan đến đề tài. *Viết theo mẫu<sup>+</sup>, và thuyết minh đề tài phải tham chiếu đến các tài liệu tham khảo này.*

- [1]. Shang Liu, Yao Lu, Wenji Fang, Jing Wang, Zhiyao Xie: SynC-LLM: Generation of Large-Scale Synthetic Circuit Code with Hierarchical Language Models. EMNLP 2025: 17350-17365
- [2]. Khandakar Shakib Al Hasan, Syed Rifat Raiyan, Hasin Mahtab Alvee, Wahid Sadik: CircuitLM: A Multi-Agent LLM-Aided Design Framework for Generating Circuit Schematics from Natural Language Prompts. CoRR abs/2601.04505 (2026)
- [3]. Luu Quy Tung, Hoang Quoc Viet, Vo Trong Thu: GreenMind: A Next-Generation Vietnamese Large Language Model for Structured and Logical Reasoning. CoRR abs/2504.16832 (2025)
- [4]. Yi Liu, Changran Xu, Yunhao Zhou, Zeju Li, Qiang Xu: DeepRTL: Bridging Verilog Understanding and Generation with a Unified Representation Model. ICLR 2025
- [5]. Shailja Thakur, Baleegh Ahmad, Hammond Pearce, Benjamin Tan, Brendan Dolan-Gavitt, Ramesh Karri, Siddharth Garg: VeriGen: A Large Language Model for Verilog Code Generation. ACM Trans. Design Autom. Electr. Syst. 29(3): 46:1-46:31 (2024)
- [6]. Trong-Hieu Nguyen, Anh-Cuong Le, Viet-Cuong Nguyen: ViLLM-Eval: A Comprehensive Evaluation Suite for Vietnamese Large Language Models. CoRR abs/2404.11086 (2024)
- [7]. Paul E. Calzada, Zahin Ibnat, Tanvir Rahman, Kamal Kandula, Danyu Lu, Sujun Kumar Saha, Farimah Farahmandi, Mark Tehranipoor: VerilogDB: The Largest, Highest-Quality Dataset with a Preprocessing Framework for LLM-based RTL Generation. CoRR abs/2507.13369 (2025)

NGƯỜI HƯỚNG DẪN  
(Họ tên và chữ ký)

GS.TS Đỗ Phúc

TP. HCM, ngày tháng năm 2026  
HỌC VIÊN KÝ TÊN  
(Họ tên và chữ ký)

Trần Tấn Đạt