
A. De Santis M. Cacciaglia C. Saggese

sistemi2



Sistemi programmabili e analogici



Proprietà letteraria riservata

© 2005 RCS Libri S.p.A., Milano 1ª edizione: gennaio 2005

Fotocomposizione e riproduzioni fotolitiche: Lino 2 – Città di Castello (Pg)

Stampa: Officine Grafiche Calderini – Ozzano dell'Emilia (Bo)

Redazione: Laura Scarcella

Progetto grafico e copertina: CD&V – Firenze

ISBN 88-528-0225-8

Per i casi in cui non sia stato possibile ottenere il permesso di riproduzione del materiale illustrativo, a causa della difficoltà a rintracciare il destinatario, l'editore è a disposizione degli eventuali aventi causa.

Fotocopie per uso personale del lettore possono essere effettuate nei limiti del 15% di ciascun volume/fascicolo di periodico dietro pagamento alla SIAE del compenso previsto dall'art. 68, comma 4, della legge 22 aprile 1941 n. 633 ovvero dall'accordo stipulato tra SIAE, AIE, SNS, e CNA, CONFARTIGIANATO, CASA, CLAAI, CONFCOMMERCIO, CONFESERCENTI il 18 dicembre 2000.

Le riproduzioni per uso differente da quello personale potranno avvenire, per un numero di pagine non superiore al 15% del presente volume/fascicolo, solo a seguito di specifica autorizzazione rilasciata da AIDRO, via delle Erbe, n.2, 20121 Milano, telefax 02 809506, e-mail aidro@iol.it

Siamo presenti sul World Wide Web all'indirizzo http://www.calderini.it

Prefazione

La nuova edizione del Corso di Sistemi è stata profondamente rinnovata nella struttura, nell'impianto grafico e nei contenuti. Il nuovo progetto didattico è stato redatto con il fine di far acquisire allo studente le conoscenze teoriche e le abilità di progettazione indispensabili per una formazione professionale completa, adeguata a seguire i continui e profondi cambiamenti tecnologici e rispondente alle richieste provenienti dalla società e dall'industria.

La struttura modulare dell'opera, l'ampiezza delle tematiche trattate, la presentazione dell'architettura hardware e software dei microprocessori 8088/8086, di un PLC commerciale, dei microcontrollori PIC e ST7, l'utilizzazione diffusa dei programmi UltiBOARD, MultiSIM e LabVIEW, già proposti nel primo volume, nonché l'esposizione dei fondamenti di MATLAB e SIMULINK, consentono al docente di organizzare una programmazione flessibile e di adeguare le strategie formative alle sue esperienze professionali, ai livelli di apprendimento delle classi e alle risorse disponibili.

Gli argomenti sono presentati in modo semplice, sono corredati da esemplificazioni, tabelle, grafici, esempi di simulazioni e proposte di verifiche sperimentali, al fine di facilitarne la comprensione e di coinvolgere gli studenti con l'immediatezza e la praticità. Gli aspetti matematici della disciplina sono contenuti e quelli più complessi sono riportati in apposite schede, senza che la scientificità e la completezza della trattazione ne risultino penalizzate.

I contenuti del Modulo 10 *Area di progetto*, in particolare, assumono una valenza molto significativa perché offrono spunti per realizzare progetti in collaborazione con i docenti delle altre discipline di indirizzo, facilitando l'integrazione tra le conoscenze teoriche e l'attività sperimentale.

In tale ambito le proposte sono dedicate alla progettazione di circuiti di condizionamento di trasduttori e per il controllo di attuatori, di schede per microcontrollori PIC, ST7, per il sistema DAQPad 6020E e per il PLC.

Gli autori ringraziano le ditte:

ARIZONA MICROCHIP TECNOLOGY LTD., produttrice dei microcontrollori PIC.

BORLAND INTERNATIONAL, produttrice del Turbo Pascal, Turbo-C e C++ Builder.

BRM ITALIANA, distributrice di ORCAD e PSPICE.

MATH WORKS S.r.l., distributrice di MATLAB e SIMULINK

MICROSOFT CORPORATION, produttrice del software MS-DOS, Windows 98/XP, Excel e Visual Basic.

NATIONAL INSTRUMENTS ITALY S.r.l., produttrice di LabVIEW

PATRUCCO, distributrice di MultiSIM e UltiBOARD.

SIEMENS S.p.A.

SOFTEC ITALIA S.r.l., distributrice dei prodotti SofTec Microsystems.

TEORESI.

Indice

| Cinto | | Ullita 3 | con la CPU | 20 |
|-------------|---|----------|--|------------|
| Sintes | si di reti sequenziali | 3.1 | Collegamento delle periferiche | . 03 |
| Unità 1 | Reti sequenziali con Moore e Mealy 8 | 3.1 | ai bus della CPU | 80 |
| 1.1 | Sintesi con automa di Moore 9 | 3.2 | Interfaccia di periferiche di I/O | . 03 |
| 1.2 | Sintesi con automa di Mealy | 0 | con la CPU | 91 |
| | Reti combinatorie di I/O con dispositivi | 3.2.1 | Interfaccia di periferiche di input | 91 |
| Omta 2 | programmabili | | Interfaccia di periferiche di output | |
| 2.1 | Reti combinatorie realizzate con | 3.2.3 | Interfaccia di periferiche di input | |
| 2 | dispositivi programmabili di tipo | | e output | 94 |
| | EPROM | 3.3 | Circuiti di decodifica | . 96 |
| Unità 3 | Dispositivi logici programmabili 32 | 3.4 | Tecniche di colloquio tra CPU e | |
| 3.1 | Dispositivi PLA, PAL e GAL | | periferiche | . 97 |
| 3.2 | Dispositivi PLD, CPLD e FPGA | Unità 4 | Architettura di un microcontroller | 100 |
| 3.3 | Programmazione dei dispositivi 34 | 4.1 | Architettura di un microcontrollore | 101 |
| | izi proposti | 4.2 | Periferiche di I/O di un | () |
| | p. op | | microcontroller | 102 |
| | | Unità 5 | Strumenti di supporto per lo | _ |
| Modu | | | sviluppo di programmi in linguaggio | |
| Trasd | uttori ed attuatori | | assembly | 104 |
| | | 5.1 | Linguaggio macchina | 104 |
| Unità 1 | Trasduttori 38 | 5.2 | Linguaggio assembly | 105 |
| 1.1 | Linearizzazione caratteristica | 5.3 | Fase di editing | 106 |
| | dei trasduttori39 | 5.4 | Direttive dell'assemblatore | |
| 1.2 | Trasduttori di temperatura 41 | 5.5 | Fase di assemblaggio | 108 |
| | Termoresistenza RTD41 | 5.6 | Macro assemblatori | |
| | Termistori44 | 5.7 | Fase di linking | |
| 1.3 | Trasduttore di luminosità48 | 5.8 | Il debugger | 110 |
| | Il fotoresistore NORP-1248 | Eserci | izi proposti | 111 |
| 1.4 | Termocoppia50 | Modu | le 4 | Ω |
| | Attuatori 52 | Modu | controllori PIC | |
| 2.1 | Solenoide52 | WIICIO | Controllori PiC | |
| 2.2 | Amplificatori di potenza lineari 53 | 11 | Cavattaviatisha di basa | \bigcirc |
| 2.3 | Tiristori55 | Unita i | Caratteristiche di base dei microcontrollori PIC | 117 |
| 2.4 | Relè 58 | 1.1 | | |
| 2.5 | Motore passo-passo | 1.1 | I microcontrollori della Microchip Tecnology | 117 |
| Eserc | izi proposti61 | Hnità 2 | Struttura interna dei microcontrollori | () |
| | | Offica 2 | PIC | 117 |
| Modu | lo 3 | 2.1 | Il microcontroller PIC16F84A | |
| | sitivi di memoria | | Organizzazione della memoria | |
| e pro | grammabili | | Nozioni di programmazione | 115 |
| - p; | 9 | 2.1.2 | in assembler del PIC16F84A | 120 |
| Unità 1 | Dispositivi di memoria 64 | 213 | Alcuni dei file register. | |
| | Caratteristiche delle memorie 64 | 25 | Funzioni speciali | 120 |
| 1.2 | Classificazione sulle memorie 67 | 2.2 | Introduzione alla simulazione | |
| 1.3 | Memorie RAM per il PC 68 | | di un programma | 124 |
| 1.4 | Tipi di moduli69 | 2.3 | Analisi generale dei file register | |
| 1.5 | Approfondimento sulle memorie 70 | Unità 3 | Il software dei microcontrollori | |
| Unità 2 | | 3.1 | La programmazione | |
| 2.1 | Architettura del microprocessore 75 | | del microcontroller PIC16F84A | 131 |
| 2.2 | Ricerca ed esecuzione dei codici | 3.2 | Esempi di programmazione | |
| | operativi 77 | 3.3 | Programmi di I/O | 136 |
| 2.3 | L'evoluzione dei processori 79 | Unità 4 | L'ambiente integrato di MPLAB | |
| 2.3.1 | Architettura RISC dei nuovi processori 81 | 4.1 | Introduzione | |
| 2.3.2 | | 4.2 | Creazione di un progetto | |
| 2.4 | Alcune caratteristiche dei processori 84 | 4.3 | Simulazione di un programma | |
| 2.5 | Quadro storico dei processori85 | 4.4 | Debug di un programma | |
| | | | | |

1 Indice

| 4.4.1 | Programmazione del microcontroller 15 | 51 | 3.2 | Direttive dell'Assembler | |
|---|---|---|--|--|---|
| Unità 5 | Programmazione in C | | 3.3 | Procedure | |
| | dei microcontrollori 15 | 4 | 3.3.1 | Procedure near e far | |
| 5.1 | Scrittura del file sorgente 15 | 4 | 3.4 | Inizializzazione dello stack | . 247 |
| 5.2 | Creazione di un progetto 15 | 55 | 3.5 | Tecniche di indirizzamento | . 249 |
| 5.3 | Programmi di esempio 15 | | 3.6 | Registro dei flag | . 251 |
| Eserci | izi proposti 16 | | 3.7 | Set di istruzioni dei processori | |
| | | | | 8088/86 | 251 |
| Modu | lo 5 | | 3.7.1 | Istruzioni di trasferimento dei dati | 252 |
| | controllori ST7 | | 3.7.2 | Istruzioni aritmetiche e logiche | 253 |
| | | | | Istruzioni per il trattamento | |
| Unità 1 | Microcontrollori ST7FLITE2 16 | 66 | | delle stringhe | 258 |
| 1.1 | CPU | | 3.7.4 | Istruzioni di controllo | |
| 1.2 | Memoria | | | del programma | 261 |
| 1.3 | Pin out | | 375 | Istruzioni sui flag | 262 |
| Unità 2 | Programmazione in Assembler 17 | | 3.8 | Interruzioni software | 263 |
| 2.1 | Istruzioni di caricamento | | 3.0 | mterrazioni sortware | . 203 |
| | | | Modu | lo 7 | |
| 2.2 | Istruzioni aritmetiche | | CAD | | |
| 2.3 | Istruzioni logiche | | | | |
| 2.4 | Istruzioni di salto, chiamata e ritorno 17 | | Unità 1 | Simulazione di MultiSIM | 272 |
| 2.5 | Istruzioni varie e di controllo | // | 1.1 | Bode Plotter | |
| 2.6 | Modi di indirizzamento dei micro | | 1.2 | Funzione di trasferimento | |
| | ST7 17 | | 1.3 | Fourier | |
| Unità 3 | PK-ST7FLITE2 | 0 | 1.4 | Analizzatore logico | |
| 3.1 | Progetto di un programma 19 | 1 | 1.5 | Analizzatore di spettro | |
| 3.2 | ST7 Debugger 19 | | 1.6 | Esercizi svolti | 2/3 |
| Unità 4 | | | | | |
| 4.1 | Porte di I/O | | | Ambiente MultiSIM per UltiBOARD . | |
| 4.2 | Watchdog 19 | | 2.1 | Nuovi componenti di MultiSIM | . 28/ |
| 4.3 | Autoreload Timer 20 | | 2.2 | Modifica dei componenti | |
| 4.4 | Esercizi svolti | | | in MultiSIM | |
| | | | 2.3 | Da MultiSIM ad UltiBOARD | |
| Eserci | izi proposti20 | כו | 2.4 | Lo sbroglio di UltiBOARD | |
| | | | Unità 3 | MATLAB | |
| Modu | | | 3.1 | Tool Symbolic Math | . 294 |
| La far | miglia dei processori 8088/86 | | 3.2 | Vettori matrici | . 295 |
| | - | | 3.3 | Grafici | 296 |
| Unità 1 | Processori x86 21 | 2 | 3.4 | Control System Toolbox | 296 |
| 1.1 | Architettura interna dell'8086 21 | 2 | 3.5 | Editor/Debugger | |
| 1.2 | Principio di funzionamento | | 3.6 | Esercizi svolti | |
| | della CPU 808621 | 4 | | SIMULINK | |
| 1.3 | Descrizione dei segnali della CPU 8086 . 21 | | 4.1 | Libreria Sources | |
| 1.4 | Processori della famiglia x86 successivi | 0 | | LIDI CITA JOAT CCJ | |
| 1.7 | | | 42 | Libreria Sinks | ≺ ()× |
| | all'8086 21 | 7 | 4.2 4.3 | Libreria Linear | |
| Hoità 2 | all'8086 | 7 | 4.3 | Libreria <i>Linear</i> | 311 |
| | Programmazione dei processori x86 . 21 | 9 | 4.3 4.4 | Libreria <i>Linear</i> Libreria <i>Connections</i> | . 311 . 312 |
| 2.1 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 | 4.3 4.4 4.5 | Libreria <i>Linear</i> Libreria <i>Connections</i> Menu Simulation | . 311 . 312 |
| 2.1 2.2 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 !3 | 4.3 4.4 | Libreria Linear | 311 312 313 |
| 2.1 2.2 2.2.1 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 !3 !4 | 4.3 4.4 4.5 4.6 | Libreria Linear | . 311 . 312 . 313 . 313 |
| 2.1 2.2 2.2.1 2.2.2 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 23 24 25 | 4.3 4.4 4.5 4.6 Unità 5 | Libreria Linear | 311 312 313 313 316 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 23 24 25 | 4.3 4.4 4.5 4.6 Unità 5 5.1 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri | 311 312 313 313 316 |
| 2.1 2.2 2.2.1 2.2.2 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 23 24 25 27 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file | . 311 . 312 . 313 . 316 . 316 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 23 24 25 27 | 4.3 4.4 4.5 4.6 Unità 5 5.1 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche | . 311 . 312 . 313 . 316 . 316 . 318 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 23 24 25 27 28 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file | . 311 . 312 . 313 . 316 . 316 . 318 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 23 24 25 27 28 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche | . 311 . 312 . 313 . 316 . 316 . 318 . 319 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 23 24 25 27 28 29 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter | 311 312 313 313 316 316 318 319 322 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 23 24 25 27 28 29 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period | 311 312 313 316 316 318 319 322 323 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 23 24 25 27 28 29 31 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.4.3 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period Frequency | . 311 . 312 . 313 . 316 . 316 . 318 . 319 . 322 . 323 . 324 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 23 24 25 27 28 29 31 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.4.3 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period | . 311 . 312 . 313 . 316 . 316 . 318 . 319 . 322 . 323 . 324 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 9 23 24 25 27 28 29 31 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.4.3 Eserci | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period Frequency zi proposti | . 311 . 312 . 313 . 316 . 316 . 318 . 319 . 322 . 323 . 324 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 2.4.2 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 9 23 24 25 27 28 29 31 31 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.4.3 Eserci | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period Frequency zi proposti | . 311 . 312 . 313 . 316 . 316 . 318 . 319 . 322 . 323 . 324 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 2.4.2 2.4.3 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 9 23 24 25 27 28 29 31 31 33 34 35 34 35 36 37 38 39 31 31 31 31 31 31 31 31 31 31 31 31 31 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.4.3 Eserci | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period Frequency zi proposti | . 311 . 312 . 313 . 316 . 316 . 318 . 319 . 322 . 323 . 324 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 2.4.2 2.4.3 2.5 2.5.1 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 9 12 12 13 14 15 17 18 18 19 11 13 13 14 15 15 16 17 18 18 18 19 19 19 19 19 19 19 19 19 19 19 19 19 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.4.3 Eserci | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period Frequency zi proposti | . 311 . 312 . 313 . 313 . 316 . 318 . 319 . 322 . 323 . 324 . 328 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 2.4.2 2.4.3 2.5 2.5.1 2.5.2 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 9 12 12 13 14 15 17 18 18 19 11 13 13 14 15 15 16 17 18 18 18 19 19 19 19 19 19 19 19 19 19 19 19 19 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.4.3 Eserci Modu Sisten Unità 1 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period Frequency zi proposti Sistemi lineari | . 311 . 312 . 313 . 313 . 316 . 318 . 319 . 322 . 323 . 324 . 328 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 2.4.2 2.4.3 2.5 2.5.1 2.5.2 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 9 23 24 25 27 28 29 11 23 24 25 26 26 26 26 26 26 26 26 26 26 26 26 26 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.4.3 Eserci | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period Frequency zi proposti Sistemi lineari Sistemi del secondo ordine | . 311 . 312 . 313 . 313 . 316 . 316 . 318 . 322 . 323 . 324 . 328 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 2.4.2 2.4.3 2.5 2.5.1 2.5.2 Unità 3 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 9 23 24 25 27 28 29 11 23 24 25 26 26 26 26 26 26 26 26 26 26 26 26 26 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.4.3 Eserci Modu Sisten Unità 1 1.1 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period Frequency zi proposti Sistemi lineari Sistemi del secondo ordine con ζ = 1 | . 311 . 312 . 313 . 313 . 316 . 316 . 318 . 322 . 323 . 324 . 328 |
| 2.1 2.2 2.2.1 2.2.2 2.2.3 2.2.4 2.3 2.4 2.4.1 2.4.2 2.4.3 2.5 2.5.1 2.5.2 | Programmazione dei processori x86 . 21 Segmentazione degli indirizzi | 9 9 9 9 23 24 4 25 27 28 8 29 31 1 23 3 24 4 25 26 6 28 8 8 | 4.3 4.4 4.5 4.6 Unità 5 5.1 5.2 5.3 5.4 5.4.1 5.4.2 5.4.3 Eserci Modu Sisten Unità 1 | Libreria Linear Libreria Connections Menu SIMULATION Regole per la costruzione degli schemi a blocchi LabVIEW Registri Foglio elettronico e I/O su file Funzioni matematiche Counter Pulse Train Pulse Period Frequency zi proposti Sistemi lineari Sistemi del secondo ordine | . 311 . 312 . 313 . 313 . 316 . 316 . 318 . 322 . 323 . 324 . 328 |


5 Indice

| | 1.3 1.4 | Parametri della risposta al gradino 336 Risposta forzata e risposta libera | Unità 3 3.1 | Sistema di controllo ON/OFF Controllo di temperatura | 434 |
|-----|------------|---|-----------------------|---|-----|
| | | di un sistema del primo ordine 339 | | con LabVIEW | 435 |
| | 1.5 | Risposta forzata e risposta libera | 3.2 | Controllo di temperatura con ST7 | |
| | | di un sistema del secondo ordine 341 | | Applicazioni dei microcontrollori PIC | |
| | 1.6 | Esercizi svolti | 4.1 | Presentazione della scheda | |
| | ità 2 | -1 | 4.2 | Applicazioni software | 443 |
| | 2.1 | Diagrammi di Bode | Unità 5 | Controllo del livello di un liquido | |
| | | Funzione $G(s) = k \text{ con } k > 1 \dots 362$ | | con PLC | |
| | | Funzione $G(s) = 1 + s \cdot \tau$ | 5.1 | Descrizione del sistema | |
| | 213 | Funzione $G(s) = \frac{1}{1 + s \cdot \tau}$ | 5.2 | Circuiti di condizionamento | |
| | | | 5.2.1 | | |
| | 2.1.4 | Funzione $G(s) = s$ | . | per i sensori del liquido | |
| | | | 5.2.2 | Dimensionamento del condizionatore | |
| | 2.1.5 | Funzione G(s) = $\frac{1}{s}$ | F 2 | per il trasduttore di temperatura | 448 |
| | 2.2 | I diagrammi di Bode con MATLAB 368 | 5.3 | Collegamenti al PLC dei trasduttori | 440 |
| | 2.3 | Esercizi svolti | - 4 | e delle elettrovalvole | |
| | | zi proposti | 5.4 | Programma di gestione del sistema | |
| | | _ P. OP 050. | Unità 6 | Misure della temperatura | |
| | | | 6.1 | Trasduttore PT100 | 450 |
| M | odu | lo 9 | 6.2 | Termocoppia | |
| iïi | PLC | | Unità 7 | Automi con dispositivi programmabil | |
| | | | 7.1 7.2 | Realizzazione di un automa | 455 |
| Un | ità 1 | Caratteristiche di base dei PLC 392 | 1.2 | Rete combinatoria emulata con un PIC16F84A | 151 |
| | 1.1 | Principio di funzionamento di un PLC . 393 | 7.3 | Realizzazione di un automa | 454 |
| | 1.2 | Schemi a contatti | 7.5 | | |
| Un | | Il sistema S7-200 | | con dispositivo programmabile a stati | 150 |
| | 2.1 | Caratteristiche hardware del sistema 397 | | a stati | 430 |
| | 2.2 | Principi di programmazione | Annend | ice: il linguaggio C | 16/ |
| | 2.3 | Scrittura di un programma | Append A 1 1 | L'ambiente a linea di comando del | 404 |
| | 2.4 | Alcuni programmi | A.1.1 | C++ Builder | 161 |
| | 2.5 | Analisi di alcuni comandi in KOP 405 | ۸ 1 2 | Tipi di dati | |
| | | zi proposti418 | | Variabili e costanti | |
| | | F F | | Schematizzazione dei programmi in C | |
| | | | | Operatori | |
| M | odu | lo 10 | | Le funzioni printf() e scanf() | |
| Ä | rea (| di progetto | | Altre funzioni di input e output | |
| - | | n progetto | | Le funzioni del linguaggio C | |
| Un | ità 1 | Controllo di motore passo-passo | | Le strutture di controllo in C | |
| | | in LabVIEW420 | | O Array | |
| Un | ità 2 | Misura di grandezze fisiche | | 1 I puntatori | |
| | | in LabVIEW427 | A.1.1 | 2 Funzioni aritmetiche | 491 |
| | 2.1 | Measurement & Automation 430 | | | |
| | 2.2 | Misura di temperatura | Indice a | nalitico | 493 |

6 Indice

JCATION SPA

Sintesi di reti sequenziali



- ► UNITÀ 1. Reti sequenziali con Moore e Mealy
- UNITÀ 2. Reti combinatorie di I/O con dispositivi programmabili
- UNITÀ 3. Dispositivi logici programmabili

Modulo 1

Sintesi reti sequenziali
sequenziali
con Moore e Mealy

U. 2

Reti combinatorie di I/O con dispositivi programmabili

PREREQUISITI

- Conoscenza dei sistemi di numerazione binario ed esadecimale
- Possesso delle conoscenze di base di elettronica e dei dispositivi logici con particolare riferimento ai flip-flop
- Conoscenza delle modalità di sintesi delle ret logiche combinatorie
- Possesso delle conoscenza di base degli argomenti esposti nel Modulo 5 del Volume 1

OBIETTIVI

- ➤ Effettuare la sintesi di una rete sequenziale a partire da un grafo di flusso utilizzando automi di Moore e di Mealy
- Saper eseguire la simulazione di una rete logica utilizzando un programma specifico
- Acquisire gli elementi di base sui dispositiv logici programmabili

Reti sequenziali con Moore e Mealy

Per descrivere i passi da seguire per effettuare la sintesi di una rete sequenziale con i modelli di Moore o di Mealy, debbono tenersi ben presenti i modelli delle reti raffigurati nella figura 1.1.




Fig. 1.1

Una volta tracciato il *diagramma degli stati* (→ Volume 1, Modulo 5, Unità 2), il procedimento consiste essenzialmente nel realizzare:

- la sintesi della rete combinatoria d'ingresso scegliendo il tipo di elementi di memoria da utilizzare (flip-flop). Le uscite della rete combinatoria d'ingresso diventano gli ingressi dei flip-flop;
- la sintesi della rete combinatoria d'uscita. Gli ingressi della rete combinatoria d'uscita sono costituiti dalle uscite dei flip-flop (Moore) o dalle uscite dei flip-flop e dagli ingressi esterni (Mealy).

Per effettuare la sintesi di reti sequenziali sincrone si deve quindi procedere seguendo i passi elencati.

- 1. Dalla descrizione del problema si traccia il diagramma degli stati del sistema. Normalmente è il passo più difficile da realizzare in quanto è richiesta un'attenta analisi del problema.
- 2. Si associano ai singoli stati, arbitrariamente, le *variabili di stato*. Il numero delle variabili di stato è legato al numero degli stati presenti nel sistema. Essendo N il numero degli stati del sistema, per la sintesi della rete occorrono n variabili di stato in modo che sia $N \le 2^n$.
- **3.** Si associano ai singoli stati le configurazioni possibili delle uscite tenendo conto dei valori indicati per esse nel diagramma degli stati (*tabella d'uscita*).
- 4. Si pone il diagramma degli stati sotto forma di tabella (tabella degli stati o tabella delle transizioni) tenendo conto dello stato da cui si parte e quello in cui si porta il sistema in base al livello assunto dall'ingresso o dagli ingressi.
- 5. Si esegue, ove possibile, un'eventuale minimizzazione della tabella degli stati con la fusione di stati equivalenti.
- 6. Si stabilisce il tipo di elemento di memoria (flip-flop) da impiegare per la sintesi.
- 7. Si costruisce la *tabella di eccitazione* per la sintesi della rete combinatoria d'ingresso tenendo conto delle *tabelle di transizione* del flip-flop scelto.

- 8. Dalla tabella di eccitazione per mezzo delle *mappe di Karnaugh* si formulano le *equazioni di eccitazione* per mezzo delle quali si procede alla sintesi della rete combinatoria d'ingresso.
- 9. Dalla tabella di uscita per mezzo delle mappe di Karnaugh si formulano le equazioni d'uscita per mezzo delle quali si procede alla sintesi della rete combinatoria d'uscita.
- 10. Si procede alla sintesi della rete combinatoria d'ingresso e di quella d'uscita.
- 11. Si fa una eventuale simulazione logica della rete complessiva sintetizzata.

Alcuni esempi chiariranno il modo di procedere.

1.1 Sintesi con automa di Moore

Esempio 1

Si voglia realizzare la rete logica descritta con il diagramma degli stati analizzato nella figura 1.2. Il diagramma descrive un sistema (con un solo ingresso I e una sola uscita U) che deve cambiare stato ogni volta che l'interruttore fornisce un livello che passa dallo stato basso a quello alto.




Fig. 1.2

TAB. 1.1

| Stato | Q ₁ | Q_0 | U |
|------------|----------------|-------|---|
| S 1 | 0 | 0 | 0 |
| 52 | 0 | 1 | 1 |
| 53 | 1 | 1 | 1 |
| S4 | 1 | 0 | 0 |

Essendo presenti nel sistema 4 stati denominati S1, S2, S3 e S4, occorrono 2 variabili di stato $(Q_1 e Q_0)$ che possono essere associate arbitrariamente agli stati come nella tabella 1.1. In tale tabella sono riportati anche i livelli che assume l'uscita nei vari stati.

Come prima cosa conviene tradurre il diagramma degli stati nella corrispondente tabella di transizione degli stati (tab. 1.2). Nella tabella 1.2, nella prima colonna, si è indicato lo stato da cui si parte e nelle altre colonne quello in cui si porta il sistema in base al livello assunto dall'ingresso. In questa tabella sono riportati, accanto agli stati, anche i valori assunti dalle variabili di stato (tra parentesi quadre). La stessa tabella può essere riscritta in base ai valori assunti dalla variabile di stato in corrispondenza delle diverse combinazioni dell'ingresso.

TAB. 1.2

| Stato di | 1 | | |
|------------|----------|----------|--|
| partenza | 0 | 1 | |
| S1 [0 0] ⇒ | S1 [0 0] | S2 [0 1] | |
| S2 [0 1] ⇒ | S3 [1 1] | S2 [0 1] | |
| S3 [1 1] ⇒ | S3 [1 1] | S4 [1 0] | |
| S4 [1 0] ⇒ | S1 [0 0] | S4 [1 0] | |

Dalla tabella 1.2, quindi, prelevando i valori posti tra parentesi, si traccia immediatamente la tabella 1.3, dove le variabili sulle prime colonne sono relative a $Q_1(t)$ e quelle delle seconde colonne a $Q_0(t)$. La tabella 1.3 indicherà quindi il valore assunto dalla variabile di stato nello stato di partenza Q(t) e quello a cui si deve portare Q(t+1) in base al valore assunto dall'ingresso, quando il sistema passerà nel nuovo stato o permarrà in quello in cui si trova.

TAB. 1.3

| | | | <i>I</i> = 0 | | 1= | : 1 |
|----------|----------|---------------|--------------|------------|------------|------------|
| $Q_1(t)$ | $Q_0(t)$ | | $Q_1(t+1)$ | $Q_0(t+1)$ | $Q_1(t+1)$ | $Q_0(t+1)$ |
| 0 | 0 | \Rightarrow | 0 | 0 | 0 | 1 |
| 0 | 1 | \Rightarrow | 1 | 1 | 0 | 1 |
| 1 | 1 | \Rightarrow | 1 | 1 | 1 | 0 |
| 1 | 0 | \Rightarrow | 0 | 0 | 1 | 0 |

Per la sintesi occorre utilizzare due flip-flop essendo quattro gli stati e quindi due le variabili di stato. Se si utilizzano flip-flop di tipo D, coincidendo la tabella di transizione con quella di eccitazione, è possibile tracciare immediatamente le mappe di Karnaugh relative a D_1 e D_0 . Nella tabella 1.3, si prendono separatamente, nella parte relativa a I=0 e I=1, le variabili delle prime colonne (per D_1) e quelle delle seconde (per D_0). Si ottengono così le mappe riportate di seguito.

| $Q_1 Q_0$ | 0 | 1 |
|-----------|---|---|
| 0 0 | 0 | 0 |
| 0 1 | 1 | 0 |
| 1 1 | 1 | 1 |
| 1 0 | 0 | 1 |
| | | |

| $Q_1 Q_0$ | 0 | 1 |
|-----------|---|---|
| 0 0 | 0 | 1 |
| 0 1 | 1 | 1 |
| 1 1 | 1 | 0 |
| 1 0 | 0 | 0 |

$$D_1 = Q_0 \overline{I} + Q_1 I$$

$$D_0 = Q_0 \overline{I} + \overline{Q}_1 I$$

TAB. 1.4

| Tipo <i>T</i> | | | | | |
|---------------|---------------|----------|---|--|--|
| Q(t) | \Rightarrow | Q(t + 1) | Т | | |
| 0 | \Rightarrow | 0 | 0 | | |
| 0 | \Rightarrow | 1 | 1 | | |
| 1 | \Rightarrow | 0 | 1 | | |
| 1 | \Rightarrow | 1 | 0 | | |

Se si volessero usare per la sintesi dei flip-flop di tipo *T* dovrebbe essere presa in considerazione la tabella di transizione di questo tipo di dispositivo (tab. 1.4).

In questo caso la tabella 1.3 si trasforma nella tabella 1.5. Si ricordi che ogni volta che dallo stato di partenza a quello di arrivo si passa da 0 a 1 o da 1 a 0 si ha commutazione e si deve porre nella casella corrispondente un uno, mentre se non c'è commutazione (0 \rightarrow 0 o 1 \rightarrow 1), uno zero.

TAB. 1.5

| | | | <i>I</i> = 0 | | I = | : 1 |
|----------|----------|---------------|--------------|------------|------------|--------------|
| $Q_1(t)$ | $Q_0(t)$ | | $Q_1(t+1)$ | $Q_0(t+1)$ | $Q_1(t+1)$ | $Q_0(t + 1)$ |
| 0 | 0 | \Rightarrow | 0 | 0 | 0 | 1 |
| 0 | 1 | \Rightarrow | 1 | 0 | 0 | 0 |
| 1 | 1 | \Rightarrow | 0 | 0 | 0 | 1 |
| 1 | 0 | \Rightarrow | 1 | 0 | 0 | 0 |

Procedendo alla sintesi con il flip flop di tipo T si hanno le mappe seguenti.

| $Q_1 Q_0$ | 0 | 1 |
|-----------|---|---|
| 0 0 | 0 | 0 |
| 0 1 | 1 | 0 |
| 1 1 | 0 | 0 |
| 1 0 | 1 | 0 |

| $Q_1 Q_0$ | 0 | 1 |
|-----------|---|---|
| 0 0 | 0 | 1 |
| 0 1 | 0 | 0 |
| 1 1 | 0 | 1 |
| 1 0 | 0 | 0 |

Come si può vedere dalle mappe, non sono possibili raggruppamenti e pertanto si ha per T_1 e per T_0 :

$$T_1 = \overline{Q}_1 \cdot Q_0 \cdot \overline{I} + Q_1 \cdot \overline{Q}_0 \cdot \overline{I}$$

$$T_0 = \overline{Q}_1 \cdot \overline{Q}_0 \cdot I + Q_1 \cdot Q_0 \cdot I$$

Usando flip-flop di tipo J-K – osservando la tabella di transizione per questo flip-flop (tab. 1.6) e la tabella 1.3 di transizione degli stati (riportata di nuovo nella pagina accanto per comodità e scissa in due parti per eseguire più semplicemente la costruzione della tab. 1.7) –, si ricava la tabella di eccitazione (tab. 1.7) anch'essa divisa in due parti per semplicità.

TAB. 1.6

| Tabella transizione <i>J-K</i> | | | | | | | |
|--------------------------------|-----------------------|---|---|---|--|--|--|
| Q(t) | Q(t) $Q(t+1)$ J K | | | | | | |
| 0 | \Rightarrow | 0 | 0 | Х | | | |
| 0 | \Rightarrow | 1 | 1 | Х | | | |
| 1 | \Rightarrow | 0 | Х | 1 | | | |
| 1 | \Rightarrow | 1 | Х | 0 | | | |

TAB. 1.3

| | | <i>I</i> = 0 | <i>I</i> = 1 |
|----------|---------------|--------------|--------------|
| $Q_1(t)$ | | $Q_1(t+1)$ | $Q_1(t+1)$ |
| 0 | \Rightarrow | 0 | 0 |
| 0 | \Rightarrow | 1 | 0 |
| 1 | \Rightarrow | 1 | 1 |
| 1 | \Rightarrow | 0 | 1 |

| | | <i>I</i> = 0 | <i>l</i> = 1 |
|----------|---------------|--------------|--------------|
| $Q_0(t)$ | | $Q_0(t+1)$ | $Q_0(t+1)$ |
| 0 | \Rightarrow | 0 | 1 |
| 1 | \Rightarrow | 1 | 1 |
| 1 | \Rightarrow | 1 | 0 |
| 0 | \Rightarrow | 0 | 0 |

TAB. 1.7


| Stato di partenza | | <i>I</i> = 0 | | <i>l</i> = 1 | |
|--------------------|---------------|----------------------|-----------------------|----------------------|----------------|
| Q ₁ (t) | | Q ₁ (t+1) | | Q ₁ (t+1) | |
| Q1(i) | | J ₁ | <i>K</i> ₁ | J ₁ | K ₁ |
| 0 | \Rightarrow | 0 | Х | 0 | Х |
| 0 | \Rightarrow | 1 | Х | 0 | Х |
| 1 | \Rightarrow | Х | 0 | Х | 0 |
| 1 | \Rightarrow | Х | 1 | Х | 0 |

| Stato di partenza | | <i>I</i> = 0 | | <i>I</i> = 1 | |
|-------------------|---------------|------------------|-----------------------|------------------|----------------|
| $Q_0(t)$ | | Q ₀ (| t+1) | Q ₀ (| t+1) |
| Ψ0(ι) | | J ₀ | <i>K</i> ₀ | J ₀ | κ ₀ |
| 0 | \Rightarrow | 0 | Х | 1 | Х |
| 1 | \Rightarrow | Х | 0 | Х | 0 |
| 1 | \Rightarrow | Х | 0 | Х | 1 |
| 0 | \Rightarrow | 0 | Х | 0 | Х |

Dalla tabella 1.7 si tracciano le mappe per J_1 , K_1 e J_0 , K_0 .

| 0 | 1 |
|---|-------------|
| 0 | 0 |
| 1 | 0 |
| X | Х |
| Х | Х |
| | 0 1 X |

$$J_1 = \overline{I} \cdot Q_0$$



$$K_1 = \overline{I} \cdot \overline{Q}_0$$

| 0 | 1 |
|---|-------------|
| 0 | 1 |
| Х | X |
| Х | Х |
| 0 | 0 |
| | 0 X X |

$$J_0 = I \cdot \overline{Q}_1$$

| Q_1Q_0 | 0 | 1 |
|----------|---|---|
| 0 0 | Х | Х |
| 0 1 | 0 | 0 |
| 1 1 | 0 | 1 |
| 1 0 | Х | х |

$$K_0 = I \cdot Q_1$$

Per realizzare la rete occorrono due flip-flop *J-K*, una NOT (per invertire l'ingresso *I*) e quattro AND.

Realizzazione della rete progettata con 2 flip-flop di tipo D

È necessario effettuare, servendosi della tabella 1.5, anche la sintesi della rete combinatoria di uscita. Si può osservare dalla tabella che l'uscita U, per tutti e quattro gli stati, coincide con la variabile di stato Q_0 , per questo si può scrivere:

$$U = Q_0$$

Si realizza quindi la rete progettata usando 2 flip-flop di tipo D. Nello schema di figura 1.3 (realizzato con MultiSIM), utilizzato per eseguire la simulazione del sistema, gli ingressi dei flip-flop di clear e preset sono disattivati tenendoli allo stato alto. Una sonda che segnala lo stato dell'uscita U è collegata a Q_0 del flip-flop. Il clock è stato fissato con una frequenza di 1 kHz. Per eseguire la simulazione del circuito si attivi di volta in volta l'interruttore S1 con la barra spaziatrice, portandolo a V_{CC} e poi di nuovo a GND; la sonda posta in uscita si accende e si spegne ogni volta che si ha una transizione da livello basso ad alto di S1 in accordo con le specifiche del progetto.





Fig. 1.3

→ Esempio 2

Si realizzi un sistema digitale che effettui il controllo di un dispositivo elettro-meccanico costituito da un asse (vite senza fine), posto in rotazione da un motore; su esso si muove una chiocciola che può variare il senso di marcia facendo ruotare il motore nel verso opposto a quello precedente. In prossimità delle due estremità dell'asse sono posti due switch di fine corsa azionati dalla chiocciola. I fine corsa forniscono in condizione di riposo un livello basso e, quando attivati, un livello alto. Il sistema di controllo deve essere in grado di variare il verso di marcia della chiocciola, invertendo il senso di rotazione del motore ogni volta che essa giunge su una delle estremità dell'asse ed aziona il corrispondente fine corsa (SW1 o SW2).


Per il diagramma degli stati e la trattazione completa del sistema -> Volume 1, Modulo 5, Unità 2, esempio 4. Per invertire il senso di marcia del motore, che si suppone sia in corrente continua, alimentato a 12 V, si deve invertire la polarità di alimentazione dell'armatura utiliz-



zando per esempio un relè a doppio scambio. Per motori con tensioni e correnti più elevate può essere utilizzato un teleruttore. In figura 1.4 è riportato lo schema per invertire la polarità di alimentazione del motore.

La rete logica da realizzare deve quindi avere un'uscita (U) che alimenta la bobina K del relè e due ingressi (I_1 e I_2) collegati agli switch.

Fig. 1.4



In figura 1.5 è riportata la rappresentazione di Moore del diagramma degli stati del sistema.

Il sistema con due stati, il primo con uscita U=0 ed il secondo con U=1 si porta dallo stato S1 allo stato S2 solamente quando $I_1=1$ e $I_2=0$ (è attivo SW1) e dallo stato S2 ad S1 con $I_1=0$ e $I_2=1$ (attivo SW2). Per tutte le altre combinazioni degli ingressi il sistema rimane negli stati in cui si trova. È stata presa in considerazione anche la combinazione degli ingressi $I_1=1$ e $I_2=1$ (che non si può avere) ponendo anche per tale condizione la permanenza del sistema nello stato attuale.

TAB. 1.8

| Stato | Q | U |
|------------|---|---|
| <i>S</i> 1 | 1 | 1 |
| S2 | 0 | 0 |

Essendo presenti nel sistema solamente due stati si avrà una sola variabile di stato, che sarà chiamata Q. Si associ in modo arbitrario il valore assunto dalla variabile di stato con i singoli stati, come illustrato nella tabella 1.8.

Fig. 1.5

Nella tabella è stato inserito anche il valore che assume l'uscita in corrispondenza dei singoli stati. Come è possibile osservare, non è necessario effettuare la sintesi della rete combinatoria d'uscita in quanto si ha U = Q. Per la realizzazione del sistema occorrerà utilizzare un solo flip-flop. La variabile di stato rappresenta l'uscita del flip-flop.

Il diagramma degli stati deve essere tradotto in una tabella (tabella di transizione degli stati) che descrive le transizioni presenti nel diagramma in base alle configurazione che hanno gli ingressi.

Nella tabella 1.9, nella prima colonna si è indicato lo stato da cui si parte e nelle altre colonne quello in cui si porta il sistema in base alla combinazione che hanno gli ingressi. Accanto allo stato si è posto tra parentesi anche il valore assegnato alla variabile di stato Q che può desumersi dalla tabella 1.8.

La tabella 1.9 può essere riscritta in base ai valori assunti dalla variabile di stato in corrispondenza delle diverse combinazioni degli ingressi. La tabella 1.10 indicherà quindi il valore assunto dalla variabile di stato nello stato di partenza Q(t) e quello a cui si deve portare Q(t+1) in base al valore assunto dagli ingressi, quando il sistema passerà nel nuovo stato permarrà in quello in cui si trova.

TAB. 1.9

| Stato di partenza | <i>I</i> ₂ <i>I</i> ₁ | | | |
|-------------------|---|--------|--------|----------------|
| Stato di partenza | 0 0 | 0 1 | 11 | 10 |
| S1 [0] ⇒ | <i>S</i> 1 [0] | S2 [1] | S1 [0] | <i>S</i> 1 [0] |
| S2 [1] ⇒ | S2 [1] | S2 [1] | S2 [1] | S1 [0] |

TAB. 1.10

| Q(t) | | I ₂ I ₁ | | | |
|------|---------------|-------------------------------|-----|----|----|
| | | 0 0 | 0 1 | 11 | 10 |
| 0 | \Rightarrow | 0 | 1 | 0 | 0 |
| 1 | \Rightarrow | 1 | 1 | 1 | 0 |

Si deve ora effettuare la scelta del tipo di flip-flop con cui realizzare la rete. Questa scelta può essere fatta tra flip-flop di tipo *D*, *T* o *J-K*. Prescelto in modo arbitrario il tipo di flip-flop, si dovrà prendere in considerazione per esso la relativa tabella di transizione (→ Volume 1, Modulo 5, Unità 1).

Realizzazione della rete con un flip-flop di tipo D

TAB. 1.11

| Tipo <i>D</i> | | | | | |
|---------------|---------------|--------|---|--|--|
| Q(t) | | Q(t+1) | D | | |
| 0 | \Rightarrow | 0 | 0 | | |
| 0 | \Rightarrow | 1 | 1 | | |
| 1 | \Rightarrow | 0 | 0 | | |
| 1 | \Rightarrow | 1 | 1 | | |

Per effettuare la sintesi si scelga un flip-flop di tipo *D*.

Per questo flip-flop la tabella di transizione è riportata nella tabella 1.11.

Si ricordi che per i flip-flop di tipo D, le tabelle di transizione e di eccitazione sono uguali in quanto il valore dell'uscita Q(t + 1) coincide con il valore che deve avere l'ingresso D all'istante t.

Quindi, utilizzando per la sintesi il flip-flop di tipo *D*, può essere utilizzata direttamente la tabella 1.8 per costruire la rete combinatoria d'ingresso.

La tabella può essere posta sotto forma di mappa di Karnaugh.

| 1211 | 0 0 | 0 1 | 11 | 1 0 |
|------|-----|-----|----|-----|
| Q | | | | |
| 0 | 0 | 1 | 0 | 0 |
| 1 1 | 1 | 1 | 1 | Λ |

$$D = Q \cdot \overline{I}_2 + \overline{I}_2 \cdot I_1 + Q \cdot I_1$$

Tenendo conto che in questo caso i livelli assunti dall'uscita della rete coincidono con quelli assegnati alla variabile di stato Q ($U \equiv Q$), in base alla tabella 1.8, non si rende necessaria la realizzazione della rete combinatoria di uscita. Si può quindi procedere alla sintesi dell'intera rete in base allo schema generale di figura 1.6. Il circuito è realizzato con MultiSIM. All'ingresso della rete sono collegati i segnali d'ingresso esterni I_1 e I_2 provenienti dai fine corsa (SW1 e SW2) e la variabile di stato Q che è l'uscita dell'elemento di memoria. Un BJT collegato all'uscita del flip-flop pilota le bobine K1 e K2 di due relè posti in parallelo (sostituiscono un singolo relè a doppio scambio). Nel circuito è presente anche uno switch collegato con il clear del D-LATCH per avviare il sistema con U = 0. La frequenza del clock è fissata a 100 Hz. Sull'asse del motore, per controllare il verso di rotazione, sono stati inseriti due led. Quello acceso indica in quale direzione si sta muovendo la chiocciola e quindi quale dei due switch SW1 o SW2 deve essere azionato.




Fig. 1.6

Esecuzione della simulazione

- 1. Gli switch SW1 e SW2, attivabili con i tasti numerici 1 e 2, debbono trovarsi come in figura 1.6 (livello basso).
- 2. Avviata la simulazione, portare SW3 a massa e poi a livello alto con il tasto numerico 3.
- 3. Se è acceso LD1 con il tasto numerico 1 portare per qualche istante SW1 a livello alto e poi riportarlo a massa (viene simulata la pressione del carrello sul fine corsa). Dopo alcuni istanti, i relè K1 e K2 commutano e si accende LD2 (il motore ha invertito il senso di rotazione e il carrello si muove nella direzione opposta).
- Con il tasto numerico 2 portare per qualche istante SW2 a livello alto e poi riportarlo a massa. Dopo alcuni istanti, i relè K1 e K2 commutano di nuovo e si accende LD1.

Note

 I relè adoperati nel circuito (menu BASIC ⇒ RELAY ⇒ RELAY1C) sono polarizzati e quindi devono essere inseriti come in figura. Per i relè sono stati adoperati i simboli DIN da attivare con OPTIONS ⇒ PREFERENCES ⇒ COMPONENT BIN, per gli altri componenti i simboli ANSI.

- Il diodo posto in parallelo alle bobine dei relè è di protezione per il BJT e nel circuito di simulazione può anche non essere inserito.
- Il voltmetro in parallelo al motore segnala l'inversione di polarità quando avviene la commutazione dei relè.
- Nel circuito è stato usato un motore DC alimentato a 120 V che è quello disponibile in MultiSIM (menu Misc ⇒ Motor).

Esecuzione della simulazione in modalità automatica

Inserendo al posto degli switch SW1 e SW2 un generatore di parole, la simulazione può essere eseguita automaticamente e in modo ciclico. Lo schema elettrico del sistema è riprodotto in figura 1.7. Nel circuito è stata introdotta una rete RC per il reset automatico del flipflop all'avvio del sistema: inizialmente il condensatore è scarico e quindi sul pin di reset c'è livello basso; poi il condensatore si carica e il pin si porta, a regime, a livello alto.




Fig. 1.7



La programmazione del generatore è riportata in figura 1.8.

- Impostare il clock a 100 Hz. La scelta della frequenza potrebbe essere modificata in relazione a quella del computer utilizzato.
- Programmare le parole da 0000h fino a 000Eh come in figura.
- Selezionare Cycle.
- Avviata la simulazione, il generatore di parole commuta automaticamente gli ingressi della rete combinatoria, invertendo ogni volta il verso di rotazione del motore.

Fig. 1.8

Esempio 3

In un garage dei vigili del fuoco che si affaccia su una strada con traffico di autoveicoli, è presente un automezzo. Quando questo deve uscire, dirigendosi verso l'uscita, attiva la fotocellula F1. Due semafori con luce verde e rossa sono posti sulla strada e un altro all'uscita del garage. Con l'attivazione della fotocellula F1 i semafori sulla strada passano dal verde al rosso e quello sull'uscita del garage dal rosso al verde. Una seconda fotocellula, posta sull'uscita del garage, intercetta l'autoveicolo e segnala quando esso è completamente uscito in modo da ripristinare lo stato iniziale dei semafori (fig. 1.9).

Fig. 1.9

Per il diagramma degli stati e la trattazione completa del sistema → Volume 1, Modulo 5, Unità 2, esempio 5.

Si può rappresentare il sistema con due ingressi (F1 e F2) e un'uscita U che controlla tutti i semafori.

Nella tabella 1.12 sono descritti gli stati del sistema in base alle condizioni delle due fotocellule.


TAB. 1.12

| F2 | <i>F</i> 1 | Stato del sistema |
|----|------------|---|
| 0 | 0 | veicolo fermo o completamente uscito |
| 0 | 1 | veicolo in movimento |
| 1 | 1 | veicolo in uscita |
| 1 | 0 | veicolo in uscita |

TAB. 1.13

| U | Semafori stradali | Semaforo interno |
|---|-------------------|------------------|
| 0 | verde | rosso |
| 1 | rosso | verde |

Nella figura 1.10 è riportato il diagramma degli stati del sistema. Il sistema logico combinatorio dell'uscita che pilota i semafori è realizzato seguendo le indicazioni della tabella 1.13.



Essendo presenti nel sistema solamente due stati si avrà la **variabile di stato Q** che verrà associata in modo arbitrario con i singoli stati come illustrato nella tabella 1.14.

TAB. 1.14

| Stato | Q | U |
|------------|---|---|
| 50 | 1 | 1 |
| S 1 | 0 | 0 |

Partendo dal diagramma degli stati si ricava la tabella di transizione degli stati (tab. 1.15). Accanto agli stati, tra parentesi quadre, è stato posto anche il livello che assume la variabile di stato. La seconda parte della tabella, che può anche non essere scritta, riporta i soli valori della variabile di stato.

TAB. 1.15

| Stato di | F ₂ F ₁ | | | | |
|-----------------|-------------------------------|--------|--------|--------|--|
| partenza | 0 0 | 0 1 | 11 | 1 0 | |
| 50 [0] ⇒ | SO [0] | S1 [1] | SO [0] | SO [0] | |
| S1 [1] ⇒ | SO [0] | S1 [1] | S1 [1] | S1 [1] | |

| Q(t) | F ₂ F ₁ | | | | |
|------|-------------------------------|-----|----|-----|--|
| Q(i) | 0 0 | 0 1 | 11 | 1 0 | |
| 0 ⇒ | 0 | 1 | 0 | 0 | |
| 1 ⇒ | 0 | 1 | 1 | 1 | |

Realizzazione della rete con un flip-flop di tipo J-K

Tenendo presente la tabella di transizione del J-K e la seconda parte della tabella 1.15, si realizza la tabella 1.17 e quindi si tracciano le mappe per J e K.

TAB. 1.16

| Tabella transizione <i>J-K</i> | | | | | | | | |
|---------------------------------------|---------------|---|---|---|--|--|--|--|
| $Q(t)$ \Rightarrow $Q(t+1)$ J K | | | | | | | | |
| 0 | \Rightarrow | 0 | 0 | Х | | | | |
| 0 | \Rightarrow | 1 | 1 | Х | | | | |
| 1 | \Rightarrow | 0 | Х | 1 | | | | |
| 1 | \Rightarrow | 1 | Х | 0 | | | | |

TAB. 1.17

| State | o di | F ₂ F ₁ | | | | | | | |
|-------|---------------|-------------------------------|------|-----|------|-----|------|-----|------|
| parte | enza | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 0 |
| Q(t) | O(t) | Q(t | + 1) | Q(t | + 1) | Q(t | + 1) | Q(t | + 1) |
| Q(i) | | J | К | J | К | J | К | J | К |
| 0 | \Rightarrow | 0 | Х | 1 | Х | 0 | Х | 0 | Х |
| 1 | \Rightarrow | Х | 1 | Х | 0 | Х | 0 | Х | 0 |

| $F_2 F_1$ | 0 0 | 0 1 | 11 | 1 0 |
|-----------|-----|-----|----|-----|
| 0 | 0 | 1 | 0 | 0 |
| | | | | |

$$J = \overline{F}_2 \cdot F_1$$

 $K = \overline{F}_2 \cdot \overline{F}_1$

La rete dell'intero sistema è riportata nella figura 1.12. Nello schema sono introdotti anche due segnalatori per controllare lo stato delle fotocellule.




Fig. 1.12

Esecuzione della simulazione


Una volta avviata la simulazione si devono eseguire i passi elencati di seguito.

- 1. Porre F1 ed F2 a livello basso (stato iniziale S0, veicolo fermo); portare con il tasto numerico 3 SW3 a livello basso e poi alto (reset del flip-flop). Il semaforo stradale è verde.
- 2. Portare F1 a livello alto con il tasto numerico 1 (il veicolo in movimento intercetta la fotocellula F1). Si passa allo stato S1. Il semaforo stradale diventa rosso.

- 3. Portare F2 a livello alto con il tasto numerico 2 (il veicolo in movimento intercetta la fotocellula F2).
- 4. Portare F1 a livello basso (il veicolo in movimento libera la fotocellula F1).
- 5. Portare F2 a livello basso (il veicolo in movimento libera la fotocellula F2). Il veicolo è completamente uscito. Si ritorna allo stato iniziale S0 e il semaforo stradale ritorna verde.



Esempio 4



Un'autorimessa dispone di due posti per autovetture. Il controllo delle autovetture in ingresso è fatto con una fotocellula F2 e quello in uscita con la fotocellula F1 secondo le specifiche della tabella 1.18. L'ingresso delle autovetture nell'autorimessa è controllato da un semaforo con luce verde (posti disponibili) e luce rossa (posti esauriti). Inizialmente nel garage non sono presenti vetture. Si deve realizzare un sistema in grado di rilevare le vetture che entrano e che escono e che accenda il semaforo verde se sono disponibili posti e rosso se non lo sono.

Fig. 1.13

Per la trattazione completa del sistema → Volume 1, Modulo 5, Unità 2, esempio 6. Si fa l'ipotesi che non possano essere intercettate contemporaneamente le fotocellule F1 e F2.

TAB. 1.18


| F2 | F1 | Stato del sistema |
|----|----|--|
| 0 | 0 | Nessuno veicolo in entrata o uscita |
| 0 | 1 | Veicolo in entrata |
| 1 | 1 | Veicolo in entrata e veicolo in uscita |
| 1 | 0 | Veicolo in uscita |

TAB. 1.19

| U | Semaforo | | | |
|---|----------|-----------------------|--|--|
| 0 | Verde | Posti disponibili | | |
| 1 | Rosso | Posti non disponibili | | |

Realizzazione della rete con due flip-flop di tipo J-K

Il diagramma degli stati del sistema è rappresentato in figura 1.14.



Si deve osservare che il diagramma degli stati proposto soddisfa le specifiche del progetto solamente se il segnale fornito dalle fotocellule viene sincronizzato con il clock del sistema e rimane attivo per un periodo di tempo non superiore a quello del clock. Se questo non si verifica, il sistema si porta subito allo stato successivo.

Per evitare questo è necessario dotare ciascuna fotocellula di un circuito di sincronizzazione o elaborare un diagramma con nuovi stati che permettono l'evoluzione del sistema verso il nuovo stato solamente quando si disattiva il segnale fornito dalla fotocellula. In questa maniera il diagramma diventa sempre più complesso all'aumentare dei posti macchina di cui è dotato il garage.

Procedendo come gli altri esempi, partendo dal diagramma si ricava la tabella di transizione degli stati (tab. 1.20) e poi, effettuando la sintesi con due flip-flop *J-K* (permettono di realizzare una rete combinatoria più semplice), si compilano le altre tabelle riportate.

Fig. 1.14

Infine si realizzano le quattro mappe relative a J_1 , K_1 , J_0 e K_0 . L'uscita U, che attiva il semaforo rosso quando viene raggiunto lo stato S_2 , è data da:

$$U=Q_0~Q_1$$

TAB. 1.20

| Stato di partenza | | F ₂ F ₁ | | | | |
|-------------------|---------------|-------------------------------|----------------|----------------|----------------|--|
| | | 0 0 | 0 1 | 11 | 10 | |
| SO [00] | \Rightarrow | <i>S</i> 0[00] | S1[01] | <i>S</i> 0[00] | <i>S</i> 0[00] | |
| S1 [01] | \Rightarrow | <i>S</i> 1[01] | S2[11] | S1[01] | <i>S</i> 0[00] | |
| S2 [11] | \Rightarrow | S2[11] | S2[11] | S2[11] | <i>S</i> 1[01] | |
| S3 [10] | \Rightarrow | 50[00] | <i>S</i> 0[00] | <i>S</i> 0[00] | 50[00] | |

TAB. 1.21

| 0 | ₁ (t) | | F ₂ | F ₁ | | $Q_0(t)$ | | F ₂ F ₁ | | | |
|---|------------------|-----|----------------|----------------|-----|----------|---------------|-------------------------------|-----|-----|-----|
| • | 1(4) | 0 0 | 0 1 | 1 1 | 1 0 | • | 0(-7 | 0 0 | 0 1 | 1 1 | 1 0 |
| 0 | \Rightarrow | 0 | 0 | 0 | 0 | 0 | \Rightarrow | 0 | 1 | 0 | 0 |
| 0 | \Rightarrow | 0 | 1 | 0 | 0 | 1 | \Rightarrow | 1 | 1 | 1 | 0 |
| 1 | \Rightarrow | 1 | 1 | 1 | 0 | 1 | \Rightarrow | 1 | 1 | 1 | 1 |
| 1 | \Rightarrow | 0 | 0 | 0 | 0 | 0 | \Rightarrow | 0 | 0 | 0 | 0 |

TAB. 1.22

| Tabella transizione <i>J-K</i> | | | | | | |
|--------------------------------|---------------|----------|---|---|--|--|
| Q(t) | \Rightarrow | Q(t + 1) | J | К | | |
| 0 | \Rightarrow | 0 | 0 | Х | | |
| 0 | \Rightarrow | 1 | 1 | Х | | |
| 1 | \Rightarrow | 0 | Х | 1 | | |
| 1 | \Rightarrow | 1 | Х | 0 | | |

TAB. 1.23

| State di par | Stato di partenza | | F ₂ F ₁ | | | | | | | |
|--------------|-------------------|------------------|-------------------------------|----|----------------------|----|----------------------|----|----------------------|--|
| Stato ui pai | teriza | 0 | 0 0 0 1 | | 1 1 | | 1 0 | | | |
| $Q_1(t)$ | | Q ₁ (| Q ₁ (t+1) | | Q ₁ (t+1) | | Q ₁ (t+1) | | Q ₁ (t+1) | |
| Q1(i) | | J1 | <i>K</i> 1 | J1 | <i>K</i> 1 | J1 | <i>K</i> 1 | J1 | <i>K</i> 1 | |
| 0 | \Rightarrow | 0 | Х | 0 | Х | 0 | Х | 0 | Х | |
| 0 | \Rightarrow | 0 | Х | 1 | Х | 0 | Х | 0 | Х | |
| 1 | \Rightarrow | Х | 0 | Х | 0 | Х | 0 | Х | 1 | |
| 1 | \Rightarrow | Х | 1 | Х | 1 | Х | 1 | Х | 1 | |

TAB. 1.24

| Stato di partenza | | F ₂ F ₁ | | | | | | | | |
|-------------------|---------------|-------------------------------|-----------------------|-----|------------|-----|------------|-----|------------|--|
| State of par | rtenza | 0 0 | | 0 1 | | 1 1 | | 1 0 | | |
| 0 (4) | | Q ₀ (| $Q_0(t+1)$ $Q_0(t+1)$ | | $Q_0(t+1)$ | | $Q_0(t+1)$ | | | |
| $Q_0(t)$ | | J0 | <i>K</i> 0 | JO | <i>K</i> 0 | JO | <i>K</i> 0 | J0 | <i>K</i> 0 | |
| 0 | \Rightarrow | 0 | Х | 1 | Х | 0 | Х | 0 | Х | |
| 1 | \Rightarrow | Х | 0 | Х | 0 | Х | 0 | Х | 1 | |
| 1 | \Rightarrow | Х | 0 | Х | 0 | Х | 0 | Х | 0 | |
| 0 | \Rightarrow | 0 | Х | 0 | Х | 0 | Х | 0 | Х | |

| | J ₁ | | | | | |
|---------------------|----------------|-----|-----|-----|--|--|
| $F_2 F_1$ $Q_1 Q_0$ | 0 0 | 0 1 | 1 1 | 1 0 | | |
| 0 0 | 0 | 0 | 0 | 0 | | |
| 0 1 | 0 | 1 | 0 | 0 | | |
| 1 1 | Х | Х | Х | Х | | |
| 1 0 | Х | Х | Х | Х | | |

| | <i>κ</i> ₁ | | | | | | | |
|---------------------|-----------------------|-----|----|-----|--|--|--|--|
| $F_2 F_1$ $Q_1 Q_0$ | 0 0 | 0 1 | 11 | 1 0 | | | | |
| 0 0 | (x | Х | Х | X | | | | |
| 0 1 | Х | Х | Х | Х | | | | |
| 1 1 | 0 | 0 | 0 | 1 | | | | |
| 1 0 | 1 | 1 | 1 | 1 | | | | |

$$J_1 = \overline{F}_2 \cdot F_1 \cdot Q_0$$

| V | _ | E. | | Ē | | ⊼ |
|-------|---|-------|---|-----------------------|---|-------|
| K_1 | = | r_2 | ٠ | <i>r</i> ₁ | + | Q_0 |

| | J_0 | | | | | | |
|---------------------|-------|-----|-----|-----|--|--|--|
| $F_2 F_1$ $Q_1 Q_0$ | 0 0 | 0 1 | 1 1 | 1 0 | | | |
| 0 0 | 0 | 1 | 0 | 0 | | | |
| 0 1 | Х | X | Х | Х | | | |
| 1 1 | Х | Х | Х | Х | | | |
| 1 0 | 0 | 0 | 0 | 0 | | | |

| | κ_0 | | | | | | |
|---------------------|------------|-----|-----|-----|--|--|--|
| $F_2 F_1$ $Q_1 Q_0$ | 0 0 | 0 1 | 1 1 | 1 0 | | | |
| 0 0 | Х | Х | Х | X | | | |
| 0 1 | 0 | 0 | 0 | 1 | | | |
| 1 1 | 0 | 0 | 0 | 0 | | | |
| 1 0 | Х | Х | Х | Х | | | |

$$J_0 = \overline{F}_2 \cdot F_1 \cdot \overline{Q}_1$$

$$K_0 = F_2 \cdot \overline{F}_1 \cdot \overline{Q}_1$$

Lo schema elettrico del sistema è rappresentato in figura 1.15.




Fig. 1.15

Il verde del semaforo è attivo quando è spento il rosso. Nello schema sono posti anche due indicatori su Q_0 e Q_1 che permettono di controllare lo stato del sistema. Con il tasto numerico 3 si può portare il sistema allo stato iniziale.

Esecuzione della simulazione

Il clock di sistema è stato posto a 100 Hz in modo da avere il tempo per disattivare i segnali delle fotocellule.

Se i livelli di F_1 o F_2 (attivati con i tasti numerici 1 e 2) sono tenuti troppo a lungo allo stato alto, il sistema cambia stato due volte portandosi allo stato successivo. I passi da eseguire per la simulazione sono elencati di seguito.

- 1. Portare allo stato iniziale il sistema con il tasto numerico 3.
- 2. Portare a livello alto F_1 finché non si raggiunge lo stato S_1 (Q_1 spento, Q_0 acceso); è entrato un veicolo; il semaforo è verde. Appena raggiunto lo stato S_1 riportare a livello basso F_1 .


- 3. Portare a livello alto F_1 finché non si raggiunge lo stato S_2 (Q_1 acceso, Q_0 acceso); è entrato un secondo veicolo; il semaforo diviene rosso.
- 4. Portare a livello alto F_1 finché non si raggiunge lo stato S_2 (Q_1 acceso, Q_0 acceso); è entrato un secondo veicolo; il semaforo diviene rosso. Riportare a livello basso F_1 .
- 5. Portare a livello alto F_2 finché non si raggiunge di nuovo lo stato S_1 (Q_1 spento, Q_0 acceso); è uscito un veicolo; il semaforo diviene verde. Appena raggiunto lo stato S_1 riportare a livello basso F_2 .
- a livello basso F₂.
 6. Portare a livello alto F₂ finché non si raggiunge lo stato S₀ (Q₁ spento, Q₀ spento); è uscito un altro veicolo, il garage è vuoto; il semaforo è verde.

Circuito di sincronizzazione delle fotocellule

Per sincronizzare le fotocellule può essere ideato un sistema realizzato secondo il diagramma degli stati della figura 1.16. Il sistema, sintetizzato secondo le procedure precedenti, utilizzando due flip-flop *J-K*, a partire dalla tabella delle transizioni 1.25, porta alle seguenti relazioni per *J*, *K* e *U*:

$$\begin{split} J_0 &= \overline{F}_2 \cdot F_1 \cdot \overline{Q}_1 & \qquad K_0 = F_2 \cdot \overline{F}_1 \cdot \overline{Q}_1 \\ J_1 &= \overline{F}_2 \cdot F_1 \cdot Q_0 & \qquad K_1 = F_2 \cdot \overline{F}_1 + \overline{Q}_0 \\ U_0 &= Q_0 \cdot \overline{Q}_1 \end{split}$$

Il clock del sistema deve essere fissato a 1 kHz. Dallo stato aggiunto S_3 si è deciso di riportare il sistema a S_0



TAB. 1.25

| Stato di partenza | | Ck F | | | | | |
|-------------------|---------------|----------------|----------------|----------------|----------------|--|--|
| | | 0 0 | 0 1 | 11 | 10 | | |
| SO [00] | \Rightarrow | <i>S</i> 0[00] | <i>S</i> 1[00] | S0[01] | <i>S</i> 0[00] | | |
| S1 [01] | \Rightarrow | <i>S</i> 1[01] | S2[11] | <i>S</i> 1[01] | S0[01] | | |
| S2 [11] | \Rightarrow | S2[00] | S2[11] | S2[11] | <i>S</i> 1[00] | | |
| S3 [10] | \Rightarrow | S0[11] | S0[11] | S0[11] | <i>S</i> 0[11] | | |

Fig. 1.16

Nella figura 1.17 è visualizzato il circuito di sincronismo. Sono visibili i punti di I/O (PLACE ⇒ PLACE INPUT/OUTPUT) attraverso i quali verrà collegato alla precedente rete di figura 1.15 ad ognuna delle fotocellule ed al segnale di clock. Per non rendere troppo complessa la rappresentazione del sistema i due circuiti di sincronismo, ognuno per ciascuna fotocellula, sono inseriti come *subcircuit*.




Fig. 1.17

- 1. realizzare e salvare il circuito di sincronismo di figura 1.17;
- selezionarlo tutto e copiarlo (EDIT ⇒ SELECT ALL e poi EDIT ⇒ COPY);
- 3. aprire il circuito di figura 1.15;
- posizionare il cursore in posizione esterna al circuito rappresentato e usare il menu PLACE ⇒
 PLACE AS SUBCIRCUIT. Ripetere l'operazione per posizionare il secondo circuito di sincronismo;
- 5. connettere ai circuiti il clock e le due fotocellule F1 e F2 (rappresentate con degli switch) eliminando il precedente collegamento.

Nella figura 1.18 è rappresentato l'intero circuito.




Fig. 1.18


Esecuzione della simulazione

Nell'eseguire la simulazione si porti innanzitutto con il tasto numerico 3 il sistema allo stato iniziale (Q_1 e Q_0 spenti), riportando poi lo switch a livello alto.

Ogni volta che si attiva F1 o F2 attendere che il sistema cambi stato controllando Q_1 e Q_0 prima di riportare lo switch in posizione di riposo (livello basso).

1.2 Sintesi con automa di Mealy

Esempio - Riconoscitore di sequenze con automa di Mealy



Si propone ora la sintesi del riconoscitore della sequenza 101 realizzato con l'automa di Mealy e con flip-flop di tipo D. Sono sequenze considerate utili 101 101101 e 10101. Sequenza non utile 00. Il diagramma di stato per questo esercizio riportato in figura 1.19.

DUCATION SPA

Come è possibile osservare dal diagramma, il sistema con quattro stati utili ha un ingresso I da cui entrano i bit della sequenza e un'uscita U che diviene alta quando è riconosciuta la sequenza utile.

Dal diagramma degli stati è poi possibile ricavare la tabella di transizione degli stati descritta nella tabella 1.26.

Fig. 1.19

Come è possibile osservare dalla tabella 1.26, gli stati S2 e S4 (evidenziati) sono equivalenti ($S4 \equiv S2$) e quindi possono essere fusi eliminando la riga dello stato S4 e sostituendo S4 (in colore) presente nello stato S3, con S2. Dopo le trasformazioni la tabella 1.26 si trasforma nella tabella 1.27.

TAB. 1.26

| Stato di | Input I | | | | |
|----------|---------|------|--|--|--|
| partenza | 0 | 1 | | | |
| S1 ⇒ | S1/0 | S2/0 | | | |
| 52 ⇒ | S3/0 | S2/0 | | | |
| S3 ⇒ | S1/0 | S4/1 | | | |
| S4 ⇒ | S3/0 | S2/0 | | | |

TAB. 1.27

| Stato di | Inp | ut / |
|----------|------|--------------|
| partenza | 0 | 1 |
| S1 ⇒ | S1/0 | S2/0 |
| S2 ⇒ | S3/0 | S2/0 |
| S3 ⇒ | S1/0 | <u>52</u> /1 |
| | | |

Si deve aggiungere poi di nuovo uno stato S4', per evitare lo stato di blocco del sistema, assumendo arbitrariamente che il sistema si porti da S4' nello stato iniziale sia con I = 0 sia con I = 1. Si ottiene allora la nuova tabella 1.28B dove in colore sono evidenziate le uscite.

Quindi, in questo caso pur essendo avvenuta la fusione di due stati, non c'è stata un'effettiva riduzione di essi. Il sistema con quattro stati ha due variabili di stato, Q_1 e Q_0 , che possono essere associate arbitrariamente ai singoli stati, come riportato nella tabella 1.28A.

TAB. 1.28A

| Stato | | |
|------------|----------------|-------|
| Stato | Q ₁ | Q_0 |
| <i>S</i> 1 | 0 | 0 |
| S2 | 0 | 1 |
| 23 | 1 | 1 |
| S4' | 1 | 0 |

TAB. 1.28B

| Stato di | Input I | | |
|----------|---------|--------------------|--|
| partenza | 0 | 1 | |
| S1 ⇒ | S1/0 | S2/0 | |
| S2 ⇒ | S3/0 | S2/ <mark>0</mark> | |
| S3 ⇒ | S1/0 | S2/1 | |
| S4′ ⇒ | S1/0 | S1/0 | |

Sostituendo ai simboli degli stati (\$1, \$2, ...) i valori assunti dalle variabili di stato si ottiene la tabella 1.29.

TAB. 1.29

| | | | Stato di | Inp | ut / |
|------------|----------------|-------|----------|------|------|
| Stato | Q ₁ | Q_0 | partenza | 0 | 1 |
| <i>S</i> 1 | 0 | 0 | S1 ⇒ | 00/0 | 01/0 |
| 52 | 0 | 1 | 52 ⇒ | 11/0 | 01/0 |
| <i>S</i> 3 | 1 | 1 | S3 ⇒ | 00/0 | 01/1 |
| S4' | 1 | 0 | 54 ⇒ | 00/0 | 00/0 |

Scindendo poi per gli ingressi (colonne in grigio) i valori di $Q_1(t+1)$ e $Q_0(t+1)$ si ottiene la tabella 1.30.

TAB. 1.30

| Stat | to di | | Input I | | | |
|--------------------|----------|---------------|-----------------------|---|------------|------------|
| part | enza | | 0 | | | 1 |
| Q ₁ (t) | $Q_0(t)$ | | $Q_1(t+1)$ $Q_0(t+1)$ | | $Q_1(t+1)$ | $Q_0(t+1)$ |
| 0 | 0 | \Rightarrow | 0 | 0 | 0 | 1 |
| 0 | 1 | \Rightarrow | 1 | 1 | 0 | 1 |
| 1 | 1 | \Rightarrow | 0 | 0 | 0 | 1 |
| 1 | 0 | \Rightarrow | 0 | 0 | 0 | 0 |

Per la rete d'uscita dalla tabella 1.29, prendendo in considerazione le sole uscite (colonne azzurre) si ha la tabella 1.31.

Per la sintesi con i flip-flop di tipo *D* può essere usata direttamente la tabella 1.30 ricavando da essa le mappe di Karnaugh.

TAB. 1.31

| | | | (| IJ |
|--------------------|----------|---------------|------------|--------------|
| Q ₁ (t) | $Q_0(t)$ | | $Q_1(t+1)$ | $Q_0(t + 1)$ |
| 0 | 0 | \Rightarrow | 0 | 0 |
| 0 | 1 | \Rightarrow | 0 | 0 |
| 1 | 1 | \Rightarrow | 0 | 1 |
| 1 | 0 | \Rightarrow | 0 | 0 |

| | $Q_1 Q_0$ | 0 | 1 |
|------------|-----------|---|---|
| <i>S</i> 1 | 0 0 | 0 | 0 |
| S2 | 0 1 | 1 | 0 |
| <i>S</i> 3 | 1 1 | 0 | 0 |
| 54′ | 1 0 | 0 | 0 |

Da cui si ricava:

$$D_1 = \overline{Q}_1 Q_0 \overline{I}$$

| | Q ₁ Q ₀ | 0 | 1 |
|------------|-------------------------------|---|---|
| S 1 | 0 0 | 0 | 1 |
| S 2 | 0 1 | 1 | 1 |
| <i>S</i> 3 | 1 1 | 0 | 1 |
| S4' | 1 0 | 0 | 0 |

Da cui si ricava:

$$D_0 = \overline{Q}_1 Q_0 + I Q_0 + \overline{Q}_1 I$$

Per l'uscita *U* si ha la tabella:

| | $Q_1 Q_0$ | 0 | 1 |
|------------|-----------|---|---|
| <i>S</i> 1 | 0 0 | 0 | 0 |
| 52 | 0 1 | 0 | 0 |
| <i>S</i> 3 | 1 1 | 0 | 1 |
| S4' | 1 0 | 0 | 0 |

Da cui si ricava:

$$U=Q_1Q_0I$$

(si ricordi che nell'automa di Mealy le uscite dipendono anche dal valore assunto dagli ingressi).

Realizzazione della rete progettata con due flip-flop di tipo D

Procedendo alla sintesi con i flip-flop di tipo D si ha la rete di figura 1.20.




Fig. 1.20

Nella tabella 1.32 sono elencate le sequenze di bit da impostare sul generatore di parole per eseguire la simulazione e nella figura 1.21 è raffigurato lo strumento aperto in cui sono visibili le impostazioni da effettuare.

TAB. 1.32

| N. | Pattern | I | CL | СК |
|-----|---------|---|----|----|
| 00h | 0000h | 0 | 0 | 0 |
| 01h | 0001h | 0 | 0 | 1 |
| 02h | 0002h | 0 | 1 | 0 |
| 03h | 0007h | 1 | 1 | 1 |
| 04h | 0006h | 1 | 1 | 0 |
| 05h | 0003h | 0 | 1 | 1 |
| 06h | 0006h | 1 | 1 | 0 |
| 07h | 0007h | 1 | 1 | 1 |
| 08h | 0002h | 0 | 1 | 0 |
| 09h | 0003h | 0 | 1 | 1 |
| 0Ah | 0006h | 1 | 1 | 0 |
| 0Bh | 0007h | 1 | 1 | 1 |

| N. | Pattern | I | CL | СК |
|-----|---------|---|----|----|
| 0Ch | 0002h | 0 | 1 | 0 |
| 0Dh | 0003h | 0 | 1 | 1 |
| 0Eh | 0002h | 0 | 1 | 0 |
| 0Fh | 0003h | 0 | 1 | 1 |
| 10h | 0006h | 1 | 1 | 0 |
| 11h | 0007h | 1 | 1 | 1 |
| 12h | 0006h | 1 | 1 | 0 |
| 13h | 0007h | 1 | 1 | 1 |
| 14h | 0006h | 1 | 1 | 0 |
| 15h | 0007h | 1 | 1 | 1 |
| 16h | 0006h | 1 | 1 | 0 |
| 17h | 0003h | 0 | 1 | 1 |

| N. | Pattern | 1 | CL | CK |
|-----|---------|---|----|-----|
| 18h | 0002h | 0 | 1 | 0_ |
| 19h | 0007h | 1 | 1 | 1 |
| 1Ah | 0006h | 1 | 1 | 0 |
| 1Bh | 0003h | 0 | 1 | 1 🖳 |
| 1Ch | 0002h | 0 | 1 | 0 |
| 1Dh | 0007h | 1 | 1 | 1 |
| 1Eh | 0006h | 1 | 1 | 0 |
| 1Fh | 0003h | 0 | 1 | 10 |
| 20h | 0002h | 0 | 1 | 00 |
| 1h | 0003h | 0 | 1 | 1 |
| 22h | 0002h | 0 | 1 | 0 |
| 23h | 0003h | 0 | 1 | 1 |




Fig. 1.21

Si tenga presente che nell'automa di Mealy, a differenza di quello di Moore, lo stato degli ingressi esterni influenza le uscite prima del fronte di salita del clock. Quindi, nella tabella 1.32 vanno presi in considerazione i livelli dell'ingresso prima che il clock passi dal livello basso a quello alto.

Con la simulazione si ottiene il diagramma di figura 1.22. Per prima è riconosciuta la sequenza 101 e poi la sequenza concatenata 10101.




Fig. 1.22

Nota: i nomi dei segnali non sono visibili nella simulazione.

È possibile osservare che, trattandosi di un automa di Mealy, l'accensione del LED ROSSO avviene dopo il riconoscimento della sequenza (101), subito dopo la commutazione di I_1 da livello basso a livello alto, prima che arrivi il fronte di salita del clock.

Reti combinatorie di I/O con dispositivi programmabili

Le reti combinatorie di ingresso e di uscita per la realizzazione dei sistemi sequenziali, ottenute con l'automa di Moore o di Mealy, possono essere realizzate anche utilizzando dispositivi programmabili come memorie EPROM o EEPROM, con dispositivi del tipo PAL (*Programmable Array Logic*), GAL (*Generic Array Logic*) o PLD (*Programmable Logic Device*) e simili (Modulo 1, Unità 3) o con altri dispositivi programmabili particolari.

2.1 • Reti combinatorie realizzate con dispositivi programmabili di tipo EPROM

La EPROM è una memoria programmabile dall'utente (con apposito programmatore) e cancellabile con l'esposizione ai raggi ultravioletti (→ Modulo 3, Unità 1).

Servendosi di una EPROM, opportunamente programmata, si può sintetizzare qualsiasi funzione logica combinatoria.

Si faccia riferimento allo schema di una generica EPROM riportato in figura 2.1.




Fig. 2.1

Sulle linee d'indirizzo (A_n , ..., A_2 , A_1 , A_0) vanno collegati gli ingressi della rete combinatoria da realizzare.

Le uscite O_7 , ..., O_0 della EPROM sono anche le uscite della rete combinatoria.

La programmazione del dispositivo dev'essere fatta realizzando una tabella della verità, in cui si associano alle linee d'indirizzo della memoria, gli ingressi della rete.

I valori che debbono avere le uscite della memoria, in corrispondenza ad ogni combinazione delle linee d'indirizzo, si ricavano direttamente dalle mappe di Karnaugh costruite durante il procedimento di sintesi.

Un esempio chiarirà quanto detto. Se la EPROM avrà un numero maggiore di linee d'indirizzo e/o dei dati, quelle eccedenti non verranno utilizzate.

Si voglia realizzare la rete combinatoria d'ingresso dell'esempio 1 dell'Unità 1 di questo Modulo nel caso di sintesi con flip-flop di tipo D servendosi di una EPROM.

La rete combinatoria d'ingresso del sistema ha come ingressi le variabili di stato Q_1 , Q_0 e l'ingresso esterno I.

Le uscite della rete D_1 e D_0 sono collegate agli elementi di memoria. Nella figura 2.2 è riportato lo schema della rete precedentemente realizzato (fig. 1.3) mettendo in evidenza gli ingressi e le uscite della rete combinatoria.

Lo schema è stato modificato, inserendo la NOT U_9 (per invertire Q_1), senza utilizzare il segnale già disponibile all'uscita del flip-flop U_7 .

Nella figura 2.2 tutta la parte in grigio verrà sostituita da una EPROM programmata, come mostrato nella figura 2.3.

Nello schema non sono riportate le connessioni per l'alimentazione della memoria. I pin OE e \overline{CS} sono tenuti a livello basso per abilitare l'uscita dei dati sulle linee D_1 e D_0 .




Fig. 2.2




Fig. 2.3

Programmazione della EPROM

Dalle mappe dell'esempio 1 dell'Unità 1, qui ripetute per comodità, si ricava la tabella della verità di seguito riportata.

| D ₁ | | | | |
|----------------|---|---|--|--|
| $Q_1 Q_0$ | 0 | 1 | | |
| 0 0 | 0 | 0 | | |
| 0 1 | 1 | 0 | | |
| 1 1 | 1 | 1 | | |
| 1 0 | 0 | 1 | | |

| D ₀ | | | | |
|----------------|---|---|--|--|
| $Q_1 Q_0$ | 0 | 1 | | |
| 0 0 | 0 | 1 | | |
| 0 1 | 1 | 1 | | |
| 1 1 | 1 | 0 | | |
| 1 0 | 0 | 0 | | |

TAB. 2.1

| Q ₁ | Q_0 | I | D ₁ | D ₀ |
|----------------|----------------|----------------|----------------|----------------|
| A ₂ | A ₁ | A ₀ | 01 | 00 |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 0 |

Nella seconda riga della tabella sono elencati gli accoppiamenti tra gli ingressi della rete (Q_1, Q_0, I) e le linee d'indirizzo della EPROM (A_2, A_1, A_0) e gli accoppiamenti tra le uscite della rete (D_1, D_0) e le uscite della EPROM (O_1, O_0) .

La programmazione del dispositivo deve essere fatta con opportuno programmatore, inviando sulle linee d'indirizzo i valori presenti sulla tabella e ponendo, per ogni indirizzo selezionato, sulle linee dati O_1 , O_0 i codici corrispondenti presenti.

Simulazione dell'automa con una EPROM

Per controllare il funzionamento dell'automa con rete combinatoria realizzata per mezzo di un dispositivo programmabile, è stata costruita con MultiSIM una rete logica che simula il funzionamento di una memoria programmata. La memoria è realizzata con il demultiplexer 74LS138 e con 16 buffer three-state presenti in quattro integrati 74LS125. La 74LS138, per ogni combinazione presente sulle linee A, B e C, porta bassa una delle uscite Y_0 ... Y_7 , ciascuna delle quali a sua volta attiva una coppia dei buffer three-state fornendo il codice per D_1 e D_0 . Gli ingressi delle coppie di buffer vanno collegate a sorgenti di tensione con livello alto (Vcc) o basso (GND) in base alla tabella della verità. Per esempio, con gli ingressi A, B e C tutti a livello alto (ultima riga della tabella della verità) diviene basso Y_7 (tutte le altre uscite sono a livello alto) e i due buffer con il controllo collegato a questa uscita forniranno per D_1 livello alto (l'ingresso del buffer è connesso a Vcc) e per D_0 livello basso (ingresso del buffer connesso a GND).

Nello schema di figura 2.4 sono stati aggiunti tre switch e tre indicatori luminosi, collegati con le linee d'indirizzo, e due indicatori posti sulle uscite, per verificare il funzionamento del circuito. Facendo assumere alle linee d'indirizzo tutte le combinazioni della tabella della verità, le uscite dovranno seguire i livelli assunti da O_1 e O_0 .

Cambiando i collegamenti sugli ingressi dei buffer è possibile variare le uscite della tabella della verità, per la sintesi di un automa diverso, purché la rete combinatoria non abbia più di tre ingressi e due uscite. È possibile aumentare il numero delle uscite aggiungendo coppie di 74LS125. Usando il 74154 (o il 74HCT154), demultiplexer 4 a 16, è possibile implementare una memoria con quattro ingressi.





Fig. 2.4



Nella costruzione dell'automa, usando la memoria realizzata, bisogna eliminare dallo schema di figura 2.4 i tre deviatori e i cinque indicatori luminosi lasciando i connettori di I/O A_2 , A_1 , A_0 e D_1 , D_0 .

Nella figura 2.5 è rappresentato l'intero circuito dell'automa con la memoria salvata come Subcircuit (→ Circuito di sincronizzazione delle fotocellule nell'esempio 4 dell'Unità 1).

Per controllare il funzionamento del circuito sono stati aggiunti i due indicatori luminosi X_2 e X_3 che visualizzano lo stato delle linee di uscita della memoria. Avviando la simulazione il led U_{10} deve accendersi (se è spento) o spegnersi (se è acceso) ogni volta che il deviatore fornisce un livello che passa dallo stato basso a quello alto.

Fig. 2.5

→ Esempio 2

Si riprenda l'automa dell'esempio 3 dell'Unità 1, e lo si realizzi con un flip-flop di tipo D (invece che J-K).

Dalla tabella 2.2 (corrispondente alla tabella 1.15 dell'Unità 1), ricordando che per un flipflop di tipo *D* la tabella di transizione e quella di eccitazione coincidono, si ricava direttamente la mappa di Karnaugh e da essa la tabella della verità (tab. 2.3).

TAB. 2.2

| Stato di | F ₂ F ₁ | | | |
|-----------------|-------------------------------|--------|--------|--------|
| partenza | 0 0 | 0 1 | 11 | 10 |
| 50 [0] ⇒ | SO [0] | S1 [1] | SO [0] | SO [0] |
| S1 [1] ⇒ | SO [0] | S1 [1] | S1 [1] | S1 [1] |

| Q(t) | F ₂ F ₁ | | | |
|------|-------------------------------|-----|----|-----|
| Q(i) | 0 0 | 0 1 | 11 | 1 0 |
| 0 ⇒ | 0 | 1 | 0 | 0 |
| 1 ⇒ | 0 | 1 | 1 | 1 |

Si programma di nuovo la EPROM in base alla tabella 2.3 e si collega all'elemento di memoria (flip-flop di tipo *D*).

Si ottiene lo schema di figura 2.6.

| D ₀ | | | | |
|----------------|-----|-----|-----|-----|
| F_2F_1 | 0 0 | 0 1 | 1 1 | 1 0 |
| 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 1 | 1 | 1) |

| TAB. 2.3 | | | | |
|----------------|----------------|----------------|-----------------------|--|
| Q | F ₂ | F ₁ | <i>D</i> ₀ | |
| A ₂ | A ₁ | A ₀ | 00 | |
| 0 | 0 | 0 | 0 | |
| 0 | 0 | 1 | 1 | |
| 0 | 1 | 0 | 0 | |
| 0 | 1 | 1 | 0 | |
| 1 | 0 | 0 | 0 | |
| 1 | 0 | 1 | 1 | |
| 1 | 1 | 0 | 1 | |
| 1 | 1 | 1 | 1 | |

🧗 EDUCATION SPA




Fig. 2.6

Come è possibile dedurre dagli esempi precedenti, gli automi a stati finiti realizzati possono anche essere considerati sistemi programmabili che possono svolgere compiti diversi modificando solamente la programmazione della memoria.

Nel primo esempio fatto, con due flip-flop, modificando i dati presenti nella EPROM, si possono realizzare reti sequenziali diverse con un massimo di quattro stati. Il numero di ingressi massimi (esterni più interni) è invece legato al numero di linee d'indirizzo della EPROM. Nel secondo esempio, essendo presente un solo flip-flop, cambiando i dati presenti nella memoria, è possibile realizzare reti sequenziali diverse con due stati.

Si può anche affermare in linea generale che gli ingressi esterni forniscano un codice formato da un certo numero di bit (tanti quanti sono le linee d'ingresso esterne) e il sistema esegue delle azioni, all'arrivo del segnale di clock, portandosi da uno stato all'altro, legate sia al codice ricevuto che ai livelli presenti sugli ingressi interni, prima dell'arrivo del segnale di clock. Negli esempi degli automi 2, 3 e 4 dell'Unità 1, sono presenti due ingressi esterni e quindi il codice fornito al sistema è a due bit. Con questo codice a due bit possono essere implementati quattro diversi comandi da inviare all'automa.

Aumentando il numero d'ingressi e il numero di stati (inserendo più flip-flop) si ottengono sistemi programmabili che possono accettare in ingresso molti più codici e che possono svolgere più azioni diverse passando da uno stato all'altro. La memoria programmata (EPROM o altro), contenente i dati, è l'elemento che, in base ai codici ricevuti e allo stato attuale del sistema, porta l'automa in uno stato o nell'altro.

In linea del tutto generale si può dire che si sono realizzati i primi passi per costruire un dispositivo programmabile in grado di eseguire funzioni diverse in base ai codici ricevuti.

3. Dispositivi logici programmabili

I dispositivi logici programmabili sono dei circuiti integrati in cui può essere definita la funzione logica che determina i valori dei segnali di uscita. Tale funzione può essere combinatoria o sequenziale e più o meno complessa a seconda del tipo e del modello di circuito programmabile utilizzato.

I dispositivi logici programmabili sono stati ideati con l'obiettivo di sostituire i circuiti logici standard perché con un unico chip è possibile realizzare la funzione svolta da numerosi dispositivi standard. Questi dispositivi ad elevata scala di integrazione vengono utilizzati per realizzare prototipi di circuiti custom¹ (grazie alla programmabilità è possibile riconfigurare facilmente il circuito per correggere errori di programmazione e di progetto). Inoltre, quando si lavora con bassi volumi di produzione, i circuiti programmabili possono sostituire convenientemente i circuiti custom stessi.

Dispositivi PLA, PAL e GAL 3.1

Un dispositivo PLA è costituito da una matrice di porte AND d'ingresso ed una matrice di porte OR d'uscita entrambe programmabili (fig. 3.1).

Il piano delle porte AND (AND array) definisce per ciascuna porta AND quali sono i segnali d'ingresso collegati. Il piano delle porte OR, invece, definisce i termini di prodotto che devono essere collegati a ciascuna porta OR.

Programmando le connessioni, indicate con il pallino, è possibile, in teoria, realizzare per ciascuna uscita qualsiasi funzione sintetizzabile come somma di prodotti (fig. 3.2).




Fig. 3.1 Fig. 3.2

¹ Un circuito custom è un circuito integrato progettato appositamente per realizzare una determinata funzione.

In realtà il tipo di funzione è limitato dalle risorse del dispositivo PLA utilizzato: il numero di ingressi, quello delle uscite e le dimensioni del piano delle AND.

Un piano con quattro porte AND, ad esempio, consente di realizzare solo funzioni che richiedono un numero massimo di quattro termini di prodotto.

I dispostivi PAL (*Programmable Array Logic*) sono sicuramente i circuiti programmabili più utilizzati. La struttura dei dispositi PAL, derivata da quella delle PLA, è basata sul fatto che qualsiasi funzione logica può essere descritta tramite somme di prodotti logici. Un dispositivo PAL presenta una matrice d'ingresso costituita da porta AND collegate ad una serie di OR le cui uscite sono indirizzate sui pin d'uscita del dispositivo. La matrice delle AND è programmabile e, pertanto, consente di effettuare il prodotto logico con qualsiasi combinazione di ingressi primari. La struttura delle OR, invece, è fissa e non consente di indirizzare l'uscita di una AND su una qualsiasi OR, ma è necessario rispettare una certa configurazione. Per ciascuna porta OR, infatti, sono associate un certo numero di porte AND (fig. 3.3).




Fig. 3.3

Questo implica che per ciascuna porta OR sono disponibili un numero più ristretto di termini di prodotto rispetto al numero totale di porte AND. Considerato, inoltre, che le porte OR hanno associate porte AND distinte, è necessario duplicare i termini OR quando sono richiesti termini di prodotto identici su porte OR distinte. Tale scelta è motivata principalmente dal fatto che nella maggior parte delle situazioni sono sufficienti un numero di termini di prodotto limitati, per cui l'architettura delle PAL risulta essere più compatta e veloce. Le PAL esistenti attualmente in commercio hanno un'architettura più complessa di quella indicata in figura 3.3 perché sono presenti porte three-state per controllare lo stato di alta impedenza, flipflop per realizzare funzioni sequenziali e linee di reazione che riportano le uscite in ingresso consentendo, in tal modo, di realizzare funzioni con numerosi termini di prodotto.

I dispositivi PAL di vecchia concezione che consentivano di implementare funzioni combinatorie con uscite attive basse (L = Low) o alte (H = High) oppure sequenziali con flip-flop sull'uscita (R = Registered) sono state soppiantate da dispositivi GAL (Generic Array Logic) nei quali è presente, oltre ai piani AND ed OR, anche la logica necessaria per gestire le varie configurazioni. Il blocco logico associato a ciascuna uscita costituisce una macrocella.

I dispositivi GAL possono essere considerati circuiti PAL universali in quanto consentono di configurare le singole uscite in modalità combinatoria oppure sequenziale, sono compatibili con i vecchi dispositivi PAL ed hanno una maggiore flessibilità rispetto ad essi. Utilizzando un unico dispositivo GAL, infatti, è possibile realizzare funzioni logiche di media complessità.

La sigla di identificazione di un dispositivo PAL riporta il numero degli ingressi, quello delle uscite ed il tipo di dispositivo. La sigla PAL22V10, ad esempio, indica che il dispositivo ha 22 ingressi, 10 uscite ed è di tipo V (Versatile).

Il numero di ingressi e quello delle uscite rappresentano il numero massimo di pin disponibili, in quanto ogni singolo pin del chip può essere configurato come ingresso, uscita o bidi-

rezionale. Se 20 pin nel dispositivo PAL22V10 sono configurati come ingressi, solo i restanti 2 possono essere configurati come uscite. Generalmente il dispositivo che dispone del numero di risorse sufficienti per realizzare la funzione descritta dal progettista è individuato in modo automatico da un programma CAD dedicato.

Si tenga presente che l'architettura delle PAL di tipo V è molto simile a quella delle GAL.

3.2 Dispositivi PLD, CPLD e FPGA

Poiché la dimensione dei dispositivi PAL cresce con il numero di ingressi sul piano AND, degradando la velocità di risposta del circuito, risulta evidente l'impossibilità di realizzare circuiti PAL di grande complessità.

Questo limite viene aggirato dai dispositivi PLD (*Programmable Logic Device*) i quali sono costituiti da tante piccole PAL, dette blocchi logici, aventi il piano delle AND di dimensioni ridotte e collegate tra di loro da un bus globale. Un dispositivo PLD è costituito, quindi, da macrocelle locali che dispongono solo di collegamenti interni all'interno dello stesso blocco logico e da macrocelle globali che hanno accesso ai collegamenti sul bus globale che collega i vari blocchi.

I dispositivi CPLD (Complex Programmable Logic Device), simili in linea di principio ai PLD, contengono un numero elevato di blocchi logici e di macrocelle e necessitano di strutture più complesse e flessibili per l'interconessione dei singoli blocchi logici. Di conseguenza, al posto del bus globale vi è un blocco di interconnessione programmabile.

Gli FPGA (Field Programmable Gate Array) presentano un'architettura interna costituita da tanti piccoli blocchi logici disposti a matrice. Questi blocchi logici sono configurabili e le connessioni tra un blocco e l'altro vengono effettuate tramite dei canali configurabili e dei blocchi di scambio. In corrispondenza di ciascun pin vi sono dei blocchi speciali che gestiscono la funzione del pin stesso (input, output, bidirezionale).

Si tenga presente che è difficile definire un'architettura generale dei dispostivi FPGA perché ciascun costruttore adotta soluzioni che risultano più efficienti in alcune applicazioni piuttosto che in altre.

I dispositivi FPGA possono essere considerati dei gate array programmabili perché la loro struttura è particolarmente adatta all'implementazione di dispositivi complessi.

Si ricorda che i gate array sono dei circuiti di tipo semi-custom che presentano al loro interno una struttura predefinita di transistor CMOS.

Il progettista, tramite software CAD, definisce i collegamenti necessari per realizzare funzioni sequenziali e combinatorie. Essenzialmente i gate array sono dei circuiti semi-lavorati dove la struttura CMOS è prefabbricata. Il progettista definisce le connessioni (per realizzare la funzione desiderata) che serviranno per completare il processo di fabbricazione del circuito.

Considerato che per la descrizione ad alto livello dei circuiti FPGA si usano gli stessi linguaggi di descrizione dell'hardware utilizzati per i gate array e per i circuiti custom in generale, risulta particolarmente agevole convertire un dispositivo FPGA in un circuito custom. Per tale motivo le applicazioni tipiche di questi dispositivi sono la realizzazione di prototipi di chip custom o il loro utilizzo come ASIC (Application Specific Intregrated Circuit) per bassi volumi di produzione

3.3 • Programmazione dei dispositivi

La programmazione dei dispostivi PLA, PAL, PLD, CPLD e FPGA può avvenire in diversi modi a seconda della tecnologia utilizzata per la loro realizzazione.

 Dispositivi fuse ed antifuse: la programmazione si realizza applicando delle tensioni adatte a fondere i microfusibili presenti all'interno del circuito. In questo modo vengono effettuati (antifuse) o interrotti (fuse) dei collegamenti all'interno del circuito e non è possibile cambiare la funzione programmata perché il processo di programmazione è distruttivo.

- 2. Dispositivi EPROM ed EEPROM: la programmazione si realizza programmando le memorie contenute all'interno del dispositivo. Ciascun bit della memoria controlla lo stato di un transistor che, funzionando come interruttore, stabilisce o meno dei collegamenti all'interno del circuito. Questo tipo di tecnica consente di riprogrammare la funzione del circuito garantendo una maggiore flessibilità di utilizzo.
- 3. Dispositivi RAM: si utilizza una memoria volatile per configurare il dispositivo. In questo caso si ha una maggiore flessibilità poiché la programmazione può essere riconfigurata durante il funzionamento. Tuttavia, la perdita del contenuto della memoria allo spegnimento del sistema implica la presenza di un metodo di inizializzazione che carichi il contenuto della RAM all'accensione.

Il progettista definisce la funzione logica da realizzare con programmi CAD che consentono di definire e simulare il funzionamento del circuito.

In genere la descrizione della funzione da realizzare può avvenire:

- tramite descrizione grafica della funzionalità (schematic entry): si disegna uno schema elettrico utilizzando delle primitive (AND, OR, flip-flop, contatori, ecc.) che collegate tra di loro realizzano la funzione desiderata;
- 2. tramite linguaggi HDL (*Hardware Description Language*) che descrivono in maniera astratta il funzionamento del circuito.

In entrambi i casi il programma CAD realizza la sintesi e la mappatura sul dispositivo da programmare dalla descrizione del circuito, e ricava la configurazione dei fusibili o della memoria. La programmazione effettiva dei dispositivi avviene tramite appositi circuiti programmatori simili ai programmatori di memorie EPROM.

Esercizi proposti

Unità 1


- Utilizzando l'automa di Moore, si realizzi la rete logica del 1° esempio, usando flip-flop di tipo T (sono già state trovate le funzioni logiche di T_0 e T_1). Se ne esegua la simulazione usando il generatore di parole e l'analizzatore di stati logici di MultiSIM.
- Utilizzando l'automa di Moore, si realizzi la rete logica del 1° esempio usando flip-flop di tipo J-K (sono già state trovate le funzioni logiche di J0, K0 e J1, K1) e se ne esegua la simulazione.
- Utilizzando l'automa di Moore, si realizzi la rete logica del 2° esempio usando flip-flop di tipo *J-K* e se ne esegua la simulazione.
- Utilizzando l'automa di Moore, si realizzi la rete logica del 3° esempio usando flip-flop di tipo *D* e se ne esegua la simulazione.
- 5 Si tracci il diagramma di stato secondo Moore per l'autorimessa del 4° esempio (si

- utilizzino comunque due fotocellule distinte per l'ingresso e l'uscita). Si deve evitare, senza ricorrere a particolari restrizioni del clock o alla sincronizzazione delle fotocellule, che il sistema non cambi stato, anche se il segnale emesso dalle fotocellule rimane attivo, fin quando esso si porta di nuovo a livello basso. Si realizzi poi l'automa usando flipflop di tipo *D* e se ne esegua la simulazione.
- Si trasformi il diagramma di figura 1.2 in un diagramma di Mealy. Si realizzi poi la rete logica relativa al diagramma con flip-flop di tipo *D* e se ne esegua la simulazione.
- Si trasformi il diagramma di figura 1.14 in un diagramma di Mealy. Si realizzi poi la rete logica relativa al diagramma con flip-flop di tipo *D* e se ne esegua la simulazione.
- Si realizzi la rete logica sequenziale descritta dal diagramma degli stati di figura 1.19 (riconoscitore di sequenze) con l'automa di Moore utilizzando flip-flop di tipo *D*. Se ne esegua la simulazione usando il generatore di parole e l'analizzatore di stati logici di MultiSIM.

36 Esercizi proposti

ICATION SPA

2. Trasduttori ed attuatori Modulo



- UNITÀ 1. Trasduttori
- UNITÀ 2. Attuatori

Trasduttori ed attuatori U. 1 U. 2 Trasduttori Attuatori

PREREQUISITI

- diodi, dei transistor e degli amplificatori opera-

OBIETTIVI

- ► Conoscere le caratteristiche di alcuni trasduttori
- ► Saper scegliere il trasduttore adatto per il rilievo della grandezza fisica
- ► Saper schematizzare a blocchi un sistema per il

Un buon trasduttore deve avere una caratteristica I/U lineare e quindi la funzione U = f(I) che la rappresenta deve essere quella di una retta affinché il rilievo della grandezza fisica abbia una buona accuratezza.

Considerato che molti trasduttori non presentano una caratteristica Ingresso/Uscita lineare, è necessario provvedere alla linearizzazione della caratteristica.

Una fotoresistenza alimentata da un generatore di corrente costante I (fig. 1.1), ad esempio, ha una caratteristica esponenziale decrescente fortemente non lineare, in quanto la tensione d'utilizzazione $V = R(Lux) \cdot I$ diminuisce in modo esponenziale all'aumentare della luminosità.




Fig. 1.1

Poiché la non linearità della caratteristica *Tensione/Lux* (fig. 1.2) non dà proporzionalità tra la luminosità (grandezza fisica controllata) e la tensione (grandezza elettrica d'uscita) è necessario, come detto, linearizzare la caratteristica, ossia correggerla in modo da renderla lineare affinché il sistema di misura sia ad elevata precisione.





Fig. 1.2

Il processo di linearizzazione può essere fatto utilizzando tecniche diverse e più o meno sofisticate, sia in via software sia con circuiti hardware.


- Nel primo caso si opera con appositi programmi oppure correggendo i valori già acquisiti, confrontandoli con altri preventivamente registrati in una tabella posta in memoria.
- Nel secondo caso si utilizzano componenti quali amplificatori particolari o circuiti che hanno una curva di risposta complementare a quella del trasduttore.

1.1 Linearizzazione caratteristica dei trasduttori

Nella figura 1.2 è riportata la caratteristica di un trasduttore non lineare. Se si uniscono il punto iniziale e quello finale della caratteristica, si ottiene una retta con pendenza in ogni punto costante (fig. 1.3).



Per linearizzare la caratteristica esponenziale di un trasduttore di temperatura a variazione di resistenza (fig. 1.4), si utilizza una resistenza di linearizzazione R_L collegata in serie alla resistenza R_T del trasduttore (fig. 1.5).



Lo schema di figura 1.5 converte la variazione della resistenza R_T , provocata dalla variazione di temperatura T, in una variazione di tensione V_T utilizzabile nei circuiti elettronici. Si osservi che il circuito proposto fornisce una nuova caratteristica tra la tensione V_T e la temperatura T.

Per calcolare la resistenza di linearizzazione R_L è necessario fissare il range di temperatura T e calcolare il valore medio della temperatura.

Indicando con T_{min} la temperatura minima e con T_{max} quella massima si ha la T_{med} :

$$T_{med} = \frac{T_{max} + T_{min}}{2}$$

Il circuito di linearizzazione proposto modifica la caratteristica T/V_T se è verificata la seguente uguaglianza (fig. 1.6):

$$\Delta V_{T2} = \Delta V_{T1}$$

$$\Delta V_{T2} = \text{variazione di tensione nel range di temperatura } T_{med} \div T_{max}$$

$$\Delta V_{T1} = \text{variazione di tensione nel range di temperatura } T_{min} \div T_{med}$$

Detti R_{Tmin} , R_{Tmed} e R_{Tmax} le resistenze del trasduttore rispettivamente alle temperature T_{min} , T_{med} e T_{max} (fig. 1.6), dal circuito di figura 1.5 si ricavano i valori delle tensioni V_{Tmim} , V_{Tmed} e V_{Tmax} .




Fig. 1.6

$$V_{Tmin} = \frac{R_{Tmin}}{R_L + R_{Tmin}} \cdot E$$
 $V_{Tmed} = \frac{R_{Tmed}}{R_L + R_{Tmed}} \cdot E$ $V_{Tmax} = \frac{R_{Tmax}}{R_L + R_{Tmax}} \cdot E$

39

Le variazioni di tensioni ΔV_{71} e ΔV_{72} , in funzione delle rispettive variazioni di temperatura, sono:

$$\Delta V_{T1} = V_{Tmed} - V_{Tmin} = \left(\frac{R_{Tmed}}{R_L + R_{Tmed}} - \frac{R_{Tmin}}{R_L + R_{Tmin}}\right) \cdot E$$
 [1.1]

$$\Delta V_{T2} = V_{Tmax} - V_{Tmed} = \left(\frac{R_{Tmax}}{R_L + R_{Tmax}} - \frac{R_{Tmed}}{R_L + R_{Tmed}}\right) \cdot E$$
 [1.2]


Uguagliando la [1.1] e la [1.2] e semplificando, si ricava la resistenza di linearizzazione R_i :

$$\frac{R_{Tmed} \cdot \left(R_L + \ R_{Tmin}\right) - \ R_{Tmin} \cdot \left(R_L + \ R_{Tmed}\right)}{\left(R_L + \ R_{Tmin}\right)} = \frac{R_{Tmax} \cdot \left(R_L + \ R_{Tmed}\right) - R_{Tmed} \cdot \left(R_L + \ R_{Tmax}\right)}{R_L + \ R_{Tmax}}$$

$$R_{L} = \frac{R_{Tmed} \cdot (R_{Tmin} + R_{Tmax}) - 2 \cdot R_{Tmin} \cdot R_{Tmax}}{R_{Tmin} + R_{Tmax} - 2 \cdot R_{Tmed}}$$
[1.3]

Poiché la resistenza R_L dipende solo dai valori delle resistenze R_{Tmin} , R_{Tmed} e R_{Tmax} , la [1.3] può essere utilizzata per tutti i trasduttori a variazione di resistenza con caratteristiche non lineari, indipendentemente dal tipo di grandezza fisica rilevata.

La linearizzazione della caratteristica del trasduttore può essere fatta sia con un collegamento serie sia con un collegamento parallelo, poiché quest'ultimo deriva dal primo applicando il teorema di Norton (fig. 1.7). BRI EDUCATION







Fig. 1.7

Esempio

Si linearizzi la caratteristica della fotoresistenza (fig. 1.8) nel range d'illuminamento $10 \div 1000 lx$.



| Caratteristiche elettriche | Valori | Unità di misura |
|----------------------------|----------|--------------------|
| Potenza massima | 100 | mW |
| Tensione massima | 150 | V |
| Resistenza al buio | 10 | MΩ |
| Resistenza a 1000 lux | 75 - 300 | Ω |

Fig. 1.8

Dal grafico della figura 1.8 si ricavano i valori delle resistenze per 10 lx, 505 lx e 1000 lx.

$$\begin{array}{lll} L_{min} = 10 \; \text{lx} & \Rightarrow & R_{lmin} = 8 \; \text{k}\Omega \\ L_{med} = 505 \; \text{lx} & \Rightarrow & R_{lmed} = 400 \; \Omega \\ L_{max} = 1000 \; \text{lx} & \Rightarrow & R_{lmax} = 180 \; \Omega \end{array}$$

Dalla [1.3] si ha:

$$R_{L} = \frac{R_{lmed} \cdot (R_{lmin} + R_{lmax}) - 2 \cdot R_{lmin} \cdot R_{lmax}}{R_{lmin} + R_{lmax} - 2 \cdot R_{lmed}} = \frac{400 \cdot (8000 + 180) - 2 \cdot 8000 \cdot 180}{180 + 8000 - 2 \cdot 400} = 53,11 \,\Omega$$

Utilizzando la configurazione parallelo tra la resistenza del traduttore R_i e quella di linearizzazione R_L , si ha:

$$R_{eq-lmin} = \frac{R_{lmin} \cdot R_L}{R_{lmin} + R_L} = \frac{180 \cdot 53,11}{180 + 53,11} = 41,00 \ \Omega$$

$$R_{eq-lmed} = \frac{400 \cdot 53,11}{400 + 53,11} = 46,88 \ \Omega$$

$$R_{eq-lmax} = \frac{8000 \cdot 53,11}{8000 + 53,11} = 53,11 \Omega$$

Poiché le variazioni di resistenza in più ed in meno rispetto alla $R_{eq\text{-}lmed}$ sono circa uguali a 6Ω , si conclude che il circuito proposto linearizza abbastanza bene la caratteristica del trasduttore.

La figura 1.9 mostra qualitativamente il processo di linearizzazione che subisce la resistenza del trasduttore di luminosità. La resistenza equivalente R_{eqT} , parallelo tra la resistenza del termistore R_{Lux} e quella di linearizzazione R_L , presenta una lieve non linearità che si riduce sempre di più limitando il range di lavoro.




Fig. 1.9

Trasduttori di temperatura 1.2

Le tecniche di rilevamento dei trasduttori di temperatura sono basate su diversi principi fisici come la dilatazione dei corpi (termometro a mercurio), l'effetto termico (lamina bimetallica), l'effetto termoelettrico (termocoppie). In commercio esistono molti trasduttori a variazione di resistenza costruiti con metalli speciali (termoresistenze) o con semiconduttori.

1.2.1 **Termoresistenza RTD**

La termoresistenza, o RTD (Resistance Temperature Detector, rilevatore di temperatura a resistenza), è un trasduttore di temperatura a variazione di resistenza (fig. 1.10). È costruito con materiali metallici come platino, nichel, tungsteno, ecc. ed è molto utilizzato in applicazione industriale.

La termoresistenza PT100 è un trasduttore di precisione costruito in pellicola di platino ed è un dispositivo robusto, economico con dimensioni contenute.

Ha una caratteristica R/T lineare in un vasto range ed è tarata con raggio laser (fig. 1.11).



Fig. 1.10

Fig. 1.11 Termoresistenza al platino PT100.




La resistenza R_T è una funzione lineare della temperatura T [1.4].

$$R_T = R_0 \cdot (1 + \alpha \cdot T) \tag{1.4}$$

dove:

- R_T è il valore della resistenza alla temperatura generica T;
- $R_0 = 100 \Omega$ è il valore nominale della resistenza alla temperatura T = 0 °C;
- $\alpha = 3.85 \cdot 10^{-3} \, ^{\circ}\text{C}^{-1}$ è una costante dimensionale;
- T è la temperatura generica in gradi Celsius.



Per convertire le variazioni di resistenza R_T in variazioni di tensione V_u si possono utilizzare semplici circuiti, come il ponte di Wheatstone, o circuiti complessi che alimentano la termoresistenza con intensità di corrente costante I. In quest'ultimo caso si utilizzano circuiti con amplificatori operazionali o integrati dedicati.

In figura 1.12 è riportato lo schema di un generatore di corrente costante I_L realizzato con l'amplificatore operazionale CA3140. La resistenza di carico R_T è la resistenza del trasduttore PT100 ed ha un terminale collegato a massa.

Fig. 1.12


Se è $\frac{R_4}{R_3} = \frac{R_2}{R_1}$ e l'amplificatore operazione è ideale, l'intensità di corrente I_L che scorre nella

termoresistenza R_T è costante ed è $I_L = \frac{E}{R_3}$.

Per modificare il valore della I_L è necessario modificare i valori di R_3 e di R_1 perché deve essere sempre rispettata la condizione $\frac{R_4}{R_3} = \frac{R_2}{R_1}$.

→ Esempio

Si calcoli la tensione V_u in funzione della temperatura T prodotta da una termoresistenza PT100 nell'ipotesi che il range di temperatura sia compreso tra 0 °C e 100 °C (fig. 1.13).



Si bilancia il ponte di Wheatstone a temperatura T=0 °C ponendo $R_1=100~\Omega$. Dalla figura 1.13 si ricava:

$$V_{u} = V_{AM} - V_{BM}$$

$$V_{u} = \frac{R}{2 \cdot R} \cdot E - \frac{R_{1}}{R_{1} + R_{T}} \cdot E = \left(\frac{1}{2} - \frac{R_{1}}{R_{1} + R_{T}}\right) \cdot E$$
 [1.5]

Fig. 1.13

Per T = 0 °C la [1.5] diviene:

$$V_u = \left(\frac{1}{2} - \frac{100}{100 + 100}\right) \cdot E = 0 \text{ V}$$

Un aumento della temperatura T provoca un aumento del valore della R_T e quindi lo sbilanciamento del ponte.

Per $T \neq 0$ °C, dalla [1.5] si ha:

$$V_{u} = \frac{R_{T} - R_{1}}{2 \cdot (R_{1} + R_{T})} \cdot E$$
 [1.6]

La tensione d'uscita $V_u = f(T)$ non è una funzione lineare della temperatura perché la [1.6] è una funzione razionale fratta della variabile dipendente R_T . La legge di variazione della tensione V_u non può essere rappresentata con l'equazione di una retta. In pratica, il circuito utilizzato per la conversione T/V_u introduce una non linearità anche se ha il pregio di fornire una tensione d'uscita $V_u = 0$ V per una qualsiasi temperatura minima (fattore di offset).

Per verificare la non linearità introdotta dal sistema di conversione proposto, si utilizza la [1.4] per calcolare i valori della resistenza R_T del trasduttore e la [1.6] per calcolare i valori della tensione di uscita V_U (tab. 1.1).

Limitando a 2 mA l'intensità di corrente I che attraversa la termoresistenza al fine di trascurare l'effetto Joule, si ricava il valore della f.e.m. E per T = 0 °C (condizione peggiore):

$$E = (R_T + R_1) \cdot 2 \cdot 10^{-3} = (100 + 100) \cdot 2 \cdot 10^{-3} = 0,4 \text{ V}$$

Incrementando il valore della temperatura di 10 °C, dalla [1.6] si ricavano i valori di tensione riportati nella tabella 1.1.

TAB. 1.1

| <i>T</i> [°C] | 0 | 10 | 20 | 30 | 40 | 50 | 60 | 70 | 80 | 90 | 100 |
|---------------------------|-----|--------|--------|--------|--------|--------|--------|--------|--------|--------|--------|
| $R_T[\Omega]$ | 100 | 103,85 | 107,70 | 111,55 | 115,40 | 119,25 | 123,10 | 126,95 | 130,80 | 134,65 | 138,50 |
| <i>V_u</i> [mV] | 0 | 3,77 | 7,41 | 10,91 | 14,29 | 17,55 | 20,70 | 23,74 | 26,68 | 29,53 | 32,28 |
| ∆ V [mV] | - | 3,77 | 3,64 | 3,50 | 3,38 | 3,26 | 3,15 | 3,04 | 2,94 | 2,85 | 2,75 |

L'analisi dei dati della tabella 1.1 conferma che ad uguali incrementi della temperatura T non corrispondono aumenti proporzionali della tensione d'uscita V_u .

Considerato che la tensione V_u è dell'ordine dei mV, è necessario aumentarne il valore con amplificatori ad elevato guadagno.

Nella figura 1.14 è proposto un circuito d'amplificazione con l'integrato INA111 avente le seguenti caratteristiche:

- bassa tensione di offset;
- elevatissima impedenza d'ingresso ($10^{12} \Omega$) per lo stadio d'ingresso a FET;
- alimentazione duale ± 6 V ÷ ± 18 V;
- guadagni G compresi tra 1 e 1000 definiti mediante il resistore R_G;

•
$$V_0 = G \cdot (V_{IN}^+ - V_{IN}^-) \text{ con } G = 1 + \frac{50 \text{ k} \Omega}{R_G};$$

costo molto contenuto.




Fig. 1.14

Per una tensione d'uscita $V_0 = 8$ V, minore di quella d'alimentazione dell'integrato, si ha:

$$G = \frac{V_0}{V_{AB}} = \frac{8}{32,28 \cdot 10^{-3}} = 247,83$$
 $R_G = \frac{50 \cdot 10^3}{G-1} = \frac{50\ 000}{29,26} = 1708,8$



1.2.2 **Termistori**

I termistori (fig. 1.15) sono trasduttori di temperatura a variazione di resistenza realizzati con materiali aventi un coefficiente di temperatura elevato e si distinguono in PTC e NTC. I primi hanno un coefficiente di temperatura positivo e sono caratterizzati da una caratteristica T/R esponenziale crescente all'aumentare della temperatura; mentre i secondi hanno un coefficiente di temperatura negativo e la caratteristica T/R ha un andamento esponenziale decrescente all'aumentare della temperatura.

La legge di variazione della resistenza R_T con la temperatura T di un termistore NTC è:

$$R_T = A \cdot e^{\frac{B}{T}}$$
 [1.7]






Fig. 1.15

dove:

- R_T è la resistenza del trasduttore alla temperatura gene-
- A e B sono costanti dipendenti dal materiale con 2000 K < B < 5500 K (fig. 1.16);
- Tè la temperatura generica espressa in gradi Kelvin a differenza delle termoresistenze.




Fig. 1.16 Caratteristiche qualitative NTC.

Dette R_{T1} e R_{T2} la resistenza rispettivamente alla temperatura T_1 e alla temperatura T_2 , dalla [1.7] si ricava:

$$R_{T2} = A \cdot e^{\frac{B}{T_2}}$$
 [1.8]

$$R_{T1} = A \cdot e^{\frac{B}{T_1}} \tag{1.9}$$

Dividendo membro a membro la [1.8] e la [1.9] si ha:

$$\frac{R_{T2}}{R_{T1}} = \frac{e^{\frac{B}{T_2}}}{e^{\frac{B}{T_1}}} = e^{B\left(\frac{1}{T_2} - \frac{1}{T_1}\right)} \qquad \qquad R_{T2} = R_{T1} \cdot e^{B\left(\frac{1}{T_2} - \frac{1}{T_1}\right)}$$

Se T_1 è riferita alla temperatura ambiente T_a = 293 K (T_a = 20 °C)¹, e T_2 indica una temperatura generica T, si ha:

$$R_T = R_{Ta} \cdot e^{B \cdot \left(\frac{1}{T} - \frac{1}{T_a}\right)} = R_{Ta} \cdot e^{B \cdot \left(\frac{T_a - T}{T_a \cdot T}\right)}$$
[1.10]

La caratteristica dei termistori NTC può essere linearizzata utilizzando sia la [1.3] sia la [1.11], quest'ultima suggerita dalle case costruttrici perché è indipendente dal range di funzionamento:

$$R_L = R_{Tmed} \cdot \frac{B - 2 \cdot T_{med}}{B + 2 \cdot T_{med}}$$
 [1.11]

dove:

- T_{med} è il valore medio della temperatura entro il campo di lavoro;
- R_{Tmed} è la resistenza della NTC corrispondente alla temperatura media T_{med};
- B è la costante dimensionale del termistore.

Nella figura 1.17 sono riportate le caratteristiche di una famiglia di NTC della serie K11 Siemens.




Fig. 1.17

→ Esempio 1

Si linearizzi la caratteristica R/T del termistore NTC-K 25 della Siemens nel range di temperatura (tab. 1.2).

TAB. 1.2

| Tipo | R [Ω] | Tolleranza | <i>B</i> [K] | Colore | Codice |
|-----------|--------------|------------|--------------|----------|---------------------|
| K 25 – 1k | 1000 | 20 % | 3530 | Violetto | Q 63 025 – K102 – M |

Si calcolano i valori delle resistenze R_{Tmin} , R_{Tmed} e R_{Tmax} .

$$T_{min} = (0 \text{ °C} \Rightarrow 273 \text{ K}) \Rightarrow R_{Tmin} = 2417 \Omega \quad [\Delta R\% = -641\%]$$

$$T_{med} = (50 \text{ °C} \Rightarrow 323 \text{ K}) \Rightarrow R_{Tmed} = 326 \Omega$$

$$T_{max} = (100 \text{ °C} \Rightarrow 373 \text{ K}) \Rightarrow R_{Tmax} = 75 \Omega \qquad [\Delta R\% = + 76.9\%]$$

Dalla [1.3], si ha:

$$R_{L} = \frac{R_{Tmed} \cdot (R_{Tmin} + R_{Tmax}) - 2 \cdot R_{Tmin} \cdot R_{Tmax}}{R_{Tmin} + R_{Tmax} - 2 \cdot R_{Tmed}} = \frac{326 \cdot (75 + 2417) - 2 \cdot 75 \cdot 2417}{75 + 2417 - 2 \cdot 326} = 244 \Omega$$

¹ La temperatura di riferimento può essere diversa. In tal caso è fornita dal costruttore.

$$R_{eqTmin}(0 \text{ °C} \Rightarrow 273 \text{ K}) = \frac{R_{Tmin} \cdot R_L}{R_{Tmin} + R_L} = \frac{2417 \cdot 244}{2417 + 244} = 221,62 \Omega$$

$$R_{eqTmed}$$
 (50 °C \Rightarrow 323 K) = $\frac{326 \cdot 244}{336 + 244}$ = 139,50 Ω

$$R_{eqTmax}(100 \text{ °C} \Rightarrow 373 \text{ K}) = \frac{75 \cdot 244}{75 + 244} = 57,35 \Omega$$





Fig. 1.18

I risultati ottenuti sono riportati in tabella 1.3 e sono rappresentati in figura 1.19.

| TAB. | 1.3 | |
|------|-----|--|

| <i>T</i> [°C] | 0 | 50 | 100 |
|-------------------------|-------|-------|------|
| <i>T</i> [K] | 273 | 323 | 373 |
| R_T [Ω] | 2417 | 326 | 75 |
| $R_{TL}[\Omega]$ | 221,6 | 139,5 | 57,3 |
| ΔR [Ω] | | 82,1 | 82,2 |

Fig. 1.19



→ Esempio 2

Si utilizzi un termistore NTC K25-1k per progettare un circuito che fornisca una tensione d'uscita $0 \text{ V} < V_0 < 8 \text{ V}$ per un range di temperatura 20 °C < T < 80 °C.

Le caratteristiche elettriche della NTC sono:

- potenza a 60 °C P = 400 mW;
- temperatura di riferimento $T_0 = 20$ °C;
- campo di temperatura –25 °C ÷ +100 °C.

| Tipo | R [Ω] | Tolleranza | <i>B</i> [K] | Colore | Codice |
|-----------|--------------|------------|--------------|----------|---------------------|
| K 25 – 1k | 1000 | 20 % | 3530 | Violetto | Q 63 025 – K102 – M |

Utilizzando la [1.10] si possono tabulare i valori assunti dal trasduttore NTC nel campo di funzionamento per incrementi di temperatura ΔT costanti.

Ad esempio, per $\Delta T = 10$ °C si trovano i valori riportati nella tabella 1.4.

| TAB. 1.4 | | | | | | | |
|---------------|------|-----|-----|-----|-----|-----|-----|
| <i>T</i> [°C] | 20 | 30 | 40 | 50 | 60 | 0 | 80 |
| R [Ω] | 1000 | 671 | 463 | 326 | 235 | 172 | 129 |

La resistenza di linearizzazione R_L , calcolata applicando la [1.3], è:

$$R_{L} = \frac{R_{Tmed} \cdot \left(R_{Tmin} + R_{Tmax}\right) - 2 \cdot R_{Tmin} \cdot R_{Tmax}}{R_{Tmin} + R_{Tmax} - 2 \cdot R_{Tmed}} = \frac{326 \cdot \left(129 + 10^{3}\right) - 2 \cdot 129 \cdot 10^{3}}{129 + 10^{3} - 2 \cdot 326} = 230,72 \,\Omega$$

Per la conversione T/V si utilizza il ponte di Wheatstone che permette l'offset, $(V_{AB} = 0 \text{ V})$ per la temperatura T diversa da 0 °C (fig. 1.20):

- l'integrato LM336-5V fornisce la tensione di riferimento $V_{REF} = 5 \text{ V}$;
- l'amplificatore operazionale di potenza LM759 alimenta il ponte di Wheatstone ed eroga l'opportuna intensità di corrente assorbita dal ponte;
- l'amplificatore per strumentazione INA111 è utilizzato per definire il guadagno.




Fig. 1.20

Poiché la massima intensità di corrente assorbita dalla NTC si ha quando è $T=80\,^{\circ}$ C, per evitare effetti di autoriscaldamento si ipotizza di far dissipare al trasduttore una potenza di 50 mW. Se la tensione di alimentazione è uguale a 5 V, la potenza dissipata dalla NTC è:

$$I_{NTC}(80 \text{ °C}) = \frac{5}{220 + 129} = \frac{5}{349} \approx 14 \text{ mA}$$

 $P_{NTC} = R_{NTC} \cdot I_{NTC}^2 = 129 \cdot \left(14 \cdot 10^{-3}\right)^2 = 25 \text{ mW} < 50 \text{ mW}$

Si bilancia il ponte per la temperatura T=20 °C con la resistenza $R_1=1000$ Ω costituita da una resistenza fissa pari a 820 Ω e da un trimmer resistivo di 500 Ω .

La tensione V_{AB} per la temperatura $T = 80 \, ^{\circ}\text{C}$ è:

$$V_{AB}(T = 80 \text{ °C}) = \left(\frac{10^3}{10^3 + 220} - \frac{129}{220 + 129}\right) \cdot 5 = 2,25 \text{ V}$$

Poiché la tensione d'uscita V_0 dell'integrato INA111 deve essere uguale a 8 V, il guadagno G e la resistenza R_G sono rispettivamente uguali a:

$$G = \frac{V_0}{V_{AB}(80 \,^{\circ}\text{C})} = \frac{8}{2,25} = 3,55$$
 $R_G = \frac{50 \cdot 10^3}{G - 1} = \frac{50 \cdot 10^3}{2,55} = 22,22 \text{ k}\Omega$



1.3 Trasduttore di luminosità

I fotoresistori (fig. 1.21) sono costituiti con materiali semiconduttori leggermente drogati (solfuro di cadmio, solfuro di piombo, ecc.). Quando la superficie sensibile del fotoresistore viene esposta alla luce, l'energia raggiante assorbita provoca la rottura dei legami covalenti, generando cariche libere (coppie lacune-elettroni).

Tale fenomeno provoca l'aumento della conducibilità e una conseguente diminuzione della resistenza del semiconduttore. La variazione della resistenza R del trasduttore in funzione dell'illuminamento E^2 è data dalla seguente legge:

$$R = A \cdot E^{-\alpha}$$




Fig. 1.21


dove:

- A è una costante dimensionale che dipende dalla forma geometrica della superficie esposta alla luce;
- E è l'illuminamento (flusso luminoso incidente per una superficie unitaria);
- α è una costante adimensionale minore di 1 che dipende dalle tecnologie utilizzate per la costruzione del dispositivo.

1.3.1 • Il fotoresistore NORP-12

La caratteristica resistenza/illuminamento del trasduttore NORP-12 [RS 651-507] presenta un'accentuata non linearità ed una pendenza negativa (fig. 1.22).









Fig. 1.22

Nella tabella 1.5 sono riportate le caratteristiche elettriche della fotoresistenza NORP-12.

TAB. 1.5

| Caratteristiche elettriche | Valori | Unità di misura |
|---------------------------------|-----------|-----------------|
| Resistenza d'oscurità (min.) | 1 | МΩ |
| Resistenza di cella a 10 lux | 9 | kΩ |
| Resistenza di cella a 1000 lux | 400 | Ω |
| Tensione max di picco (AC e DC) | 320 | V |
| Corrente max | 75 | mA |
| Potenza max (a 25 °C) | 250 | mW |
| Range di temperatura | - 60 ÷ 75 | °C |
| Capacità d'oscurità (tipica) | 3,6 | pF |
| Reazione spettrale di picco | 0,53 | μm |

² Nel Sistema Internazionale (SI) il *lux*, il cui simbolo è [Ix], è l'unità di misura dell'illuminamento E. Il lux, rapporto tra il lumen ed il m^2 , è l'illuminamento prodotto dal flusso luminoso di 1 lm (lumen) che incide perpendicolarmente su una superficie di 1 m^2 . A volte il lux è indicato con il phot (ph = 10^4 lx) o con il foot (fc = 10,76 lx).



Linearizzare della curva caratteristica dei fotoresistori, per renderla crescente all'aumentare dell'illuminamento e per convertire le variazioni di resistenza in variazioni di tensione, può essere eseguita con gli stessi criteri utilizzati nel dimensionamento dei circuiti delle NTC.

Il circuito proposto in figura 1.23 realizza:

- la conversione resistenza/tensione;
- la linearizzazione della caratteristica con la resistenza R_{i} ;
- l'equilibrio del ponte con la resistenza R_1 ;
- una tensione d'uscita V_{AB} crescente all'aumentare dell'illuminamento.

Esempio

Si utilizzi il fotoresistore NORP-12 per progettare un circuito in modo da avere una tensione d'uscita 0 V < V_0 < 10 V quando l'illuminamento varia nell'intervallo 10 lux \div 1000 lux.

Dalla tabella 1.5 e dalla figura 1.22 si ricava la tabella 1.6.

La resistenza di linearizzazione $R_1 = 305 \Omega$. Per la conversione Lux/V si utilizza il ponte di Wheatstone che permette di avere una $V_{AB} = 0 \text{ V per l'illuminamento di } 10 \text{ lx.}$

TAB. 1.6 1000 Lux [lx] 10 505 $R[\Omega]$ 9000 **≅ 1000** 400

RCS LIBRI EDUCA

Il circuito, comprensivo di resistenza di linearizzazione R_L = 330 Ω (valore commerciale) è riportato in figura 1.24.




Fig. 1.24

Fig. 1.23

Nel dimensionare i componenti si suppone che nella condizione di funzionamento più gravosa, corrispondente ad un illuminamento di 1000 lx (R_{Lux} = 400 Ω), il fotoresistore sia attraversato da una intensità di corrente I < 75 mA.

Con i componenti scelti ed una tensione d'alimentazione V_{CC} = 12 V, si ha:

$$I(R_{Lux} = 400 \Omega) = \frac{V_{CC}}{R_{Lux} + R_L} = \frac{12}{730} = 16,4 \text{ mA}$$

La resistenza di bilanciamento ($R_1 + R_p$), dimensionata per l'illuminamento di 10 lux, e la tensione V_{AB} in corrispondenza del massimo illuminamento sono:

$$\left(R_1 + R_p\right) = \frac{R_{LUX} \cdot R_L}{R_I} = 9 \text{ k}\Omega \qquad (8.2 \text{ k}\Omega + 1 \text{ k}\Omega)$$

$$V_{AB} = \left(\frac{9000}{9000 + 330} - \frac{400}{330 + 400}\right) \cdot 12 = 5,00 \text{ V}$$

Poiché il range della tensione d'uscita V_0 richiesto è compreso tra 0 V e 10 V, si ha:

$$G = \frac{V_0}{V_{AB} (1000 \text{ lux})} = \frac{10}{5,00} = 2$$
 $R_G = \frac{50 \cdot 10^3}{G - 1} = \frac{50 \cdot 10^3}{1} = 50 \text{ k}\Omega$



1.4 • Termocoppia



La termocoppia (fig. 1.25) è un trasduttore di temperatura, definito anche trasduttore attivo o autogenerante perché non richiede circuiti d'alimentazione, molto utilizzato in ambito industriale.

Il principio di funzionamento di una termocoppia è basato sull'effetto Seebeck, secondo cui due metalli omogenei, chimicamente diversi e saldati alle loro estremità, danno origine ad una corrente di debole intensità (termocorrente) quando le due saldature (giunti) sono mantenute a temperature diverse (fig. 1.26).



Fig. 1.25

Fig. 1.26

Se si apre una saldatura della termocoppia e si collega un voltmetro ad alta impedenza agli estremi liberi, la f.e.m. misurata è (fig. 1.27):

$$V = \alpha \cdot (T_C - T_F)$$

dove:

- T_C è la temperatura del giunto caldo J_C ;
- T_F è la temperatura del giunto caldo J_F ;
- α è il coefficiente di proporzionalità di Seebeck $\left| \frac{\mu V}{{}^{\circ}C} \right|$.



Fig. 1.27

In particolare se è $T_F = 0$ °C la tensione misurata è direttamente proporzionale alla temperatura T_C del giunto caldo:

$$V_C = \alpha \cdot T_C$$

I materiali più comunemente impiegati per la realizzazione delle termocoppie riferiti al campo di lavoro, alla sensibilità ed al tipo sono riportati nella tabella 1.7.

TAB. 1.7

| Conduttore positivo (+) | Conduttore negativo (-) | Tipo | Range [°C] | Sensibilità [mV/°C] |
|-------------------------|-------------------------|------|--------------|---------------------|
| Rame | Costantana | Т | - 200 ÷ 370 | 40,5 |
| Cromo | Costantana | E | - 200 ÷ 900 | 67,9 |
| Ferro | Costantana | J | 0 ÷ 760 | 52,6 |
| Cromo | Alumel | K | – 200 ÷ 1250 | 38,8 |