Belegarbeit

Hardwareentwurf

Exponential-Moving-Average Filter in Verilog

David Lohner, 81471

Leipzig, den 27. August 2023

In halts verzeichn is

Inhaltsverzeichnis

| 1 | Auf | gabenstellung | 3 |
|---|--------------------------|---|------------------------|
| 2 | Exp | onential-Moving-Average | 3 |
| 3 | Veri 3.1 3.2 | ema.v | 4 4 6 |
| 4 | Sim 4.1 4.2 4.3 | ulation und Evaluierung Testbench Timing Evaluierung der Ergebnisse | 7 7 8 9 |
| 5 | Anh | ang | 11 |
| | 1 2 3 4 | Ilenverzeichnis Grenzfrequenz des EMA-Filters in Abhängigkeit von α Portliste des Moduls "ema.v" Zustandssemantik des endlichen Zustandsautomaten Portliste des Moduls als.v | 3 5 6 7 |
| А | bbil | ldungsverzeichnis | |
| | 1 2 3 4 5 | Impulsantwort und Amplitudengang des EMA-Filters für $\alpha=0.3$ Top-Level IO Port-Definition des Moduls "ema.v" | 4 4 6 8 10 |

1 Aufgabenstellung

Ziel dieses Belegs ist es einen gleitenden Mittwelwertfilter (Exponential-Moving-Average (EMA)) in Verilog zu implementieren und mittels der Software "ModelSim" zu testen. Das Filter gilt es als endlichen Zustandaustomaten zu entwerfen. Die Berechnungszeit pro Eingabewert soll maximal fünf Takte betragen. Zudem soll der Filterparameter α (siehe Gleichung 1) von externen Modulen frei einstellbar sein.

Die Dokumentation der Belegarbeit untergliedert sich in drei Abschnitte. Zu Beginn wird der Algorithmus des EMA-Filters in Abschnitt 2 vorgestellt und dessen Eigenschaften im Zeit- und Frequenzbereich beschrieben. Abschnitt 3 geht anschließend auf die Verarbeitungslogik und deren Funktionsweise ein. Abschließend werden in Abschnitt 4 die Simulation sowie die daraus resultierenden Ergebnisse vorgestellt und mit den Ausgangsdaten der Python-Implementierung verglichen.

2 Exponential-Moving-Average

Das in Verilog zu implementierende diskrete IIR Tiefpassfilter wird mit folgender Differenzengleichung mathematisch beschrieben.

$$y[k] = \alpha \cdot x[k] + (1 - \alpha) \cdot y[k - 1] \tag{1}$$

Durch den Faktor α wird die Grenzfrequenz sowie die Flankensteilheit des Filters beeinflusst. Die Grenzfrequenz wird mit der folgenden Gleichung berechnet.

$$f_c = \frac{f_s}{2\pi} \arccos\left[1 - \frac{\alpha^2}{2(1-\alpha)}\right] \tag{2}$$

Zur besseren Veranschaulichung zeigt Abbildung 1 die Impulsantwort und den Amplitudengang des EMA-Filters für $\alpha=0.3$. Die Grenzfrequenz im Verhältnis zur Abtastfrequenz ist dabei als roter Punkt im Graphen markiert. Tabelle 1 zeigt zudem beispielhaft wie sich die Grenzfrequenz des Tiefpassfilters mit dem Parameter α beeinflussen lässt.

| | 0.001 | 0.01 | 0.1 | 0.2 | 0.4 | 0.8 |
|-------------------|----------|----------|----------|----------|----------|----------|
| $\frac{f_c}{f_s}$ | 0.000159 | 0.001600 | 0.016784 | 0.035663 | 0.083129 | 0.352416 |

Tabelle 1: Grenzfrequenz des EMA-Filters in Abhängigkeit von α




Abbildung 1: Impulsantwort und Amplitudengang des EMA-Filters für $\alpha = 0.3$

3 Verilog Implementierung

3.1 ema.v

Die Top-Level Konfiguration (siehe Abbildung 2) des Moduls "ema.v" ist in folgender Abbildung (Abbildung 2) dargestellt. Die Portliste ist der Tabelle 2 zu entnehmen.




Abbildung 2: Top-Level IO Port-Definition des Moduls "ema.v"

Das Modul wird mit der Taktleitung "clk" betrieben. Über ein "Valid"-Eingangssignal lässt sich die Verarbeitung eines Eingangswertes starten. Das "Valid"-Ausgangssignal hingegen signalisiert die erfolgreiche Verarbeitung des letzten Eingangssamples. Das

3 Verilog Implementierung

"Bussy"-Ausgangssignal dient dazu, anderen Modulen mitzuteilen, dass ein Sample gerade verarbeitet wird. Das Resetsignal setzt "high-aktiv" die internen Zustands-, Zwischenund Speicherregister zurück.

| Port | Semantik | Format | I/O |
|---------|------------------------------|-----------------|-----|
| clk | Taktsignal | 1-Bit | I |
| rst | Resetsignal | 1-Bit | I |
| x_i | Filtereingang | signed 16-Bit | I |
| alpha_i | Filterparameter α | unsigned 15-Bit | I |
| valid_i | Startsignal | 1-Bit | Ι |
| у_О | Filterausgang | signed 16-Bit | О |
| bussy_o | Beschäftigungsstatus der FSM | 1-Bit | О |
| valid_o | signalisiert validen Ausgang | 1-Bit | О |

Tabelle 2: Portliste des Moduls "ema.v"

Die Verilog Implementierung des EMA-Filters beruht auf einer Ablaufsteuerung mittels eines endlichen Zustandsautomaten (FSM). Aus der Differenzengleichung (siehe Gleichung 1) geht hervor, dass grundsätzlich zwei Multiplikationen, eine Addition und eine Subtraktion für die Berechnung des Filterausgangs benötigt werden. Die Subtraktion ergibt sich daraus, dass der Parameter α dem Modul übergeben wird (siehe Abbildung 2) und somit auch der Faktor $(1-\alpha)$ nicht in einer LUT gespeichert werden kann. Mit einer von-Neumann ähnlichen Ablaufsteuerung ergeben sich zwei Zustände ("FETCH" und "EXECUTE") pro Berechnungschritt. Ohne "IDLE"- und "EVAL"-Zustand werden so bereits acht Takte für die Berechnungen benötigt. Eine Optimierungsmöglichkeit ergibt sich jedoch bereits aus der richtigen Wahl des Zahlenformats. Die Ein- und Ausgangswerte werden als vorzeichenbehaftete 16-Bit Integerzahlen den Modulen übergeben (siehe Tabelle 2). Somit lassen sich Werte zwischen -2^{15} bis $(2^{15}-1)$ mit dem Modul verarbeiten. Da der Parameter α den Wertebereich zwischen 0 und 1 abdeckt, muss für ihn ein Festkomma-Zahlenformat definiert werden. Hier wurde das Format Q0.15 gewählt. Dies hat folgenden Hintergrund: wird beispielsweise der Wert 0,4 in diesem Zahlenformat dargestellt, ergibt sich die 15-Bit Festkommazahl 01100110011 (13107). Das inverse dieser Binärzahl ist 100110011001100 (19660) und somit genau der Faktor $(1-\alpha)$ im gewählten Festkommaformat. Dies lässt sich auch für weitere Werte von α verifizieren. Somit kann durch eine einfache Negierung des Eingabeparameters die Subtraktion $(1-\alpha)$ eingespart werden. Da die ALU mit 16-Bit signed Integerwerten rechnet, wird das Festkommaformat noch um ein positives Vorzeichenbit bei dem Datentransfer zur ALU erweitert¹. Auf den Faktor $\alpha = 1$ wurde im Festkommaformat verzichtet, da dieser das Filter brücken würde. Zudem lassen sich durch das Verwenden einer zweiten ALU

¹siehe auch im Codelisting 1, Zeilen 143 und 148

die Multiplikationen $y[k-1]\cdot (1-\alpha)$ und $x[k]\cdot \alpha$ parallel ausführen. Wird die Addition der beiden Multiplikationsergebnisse im Evaluierungszustand ausgeführt,² können zwei weitere Takte ausgelassen werden. Folglich werden vier Zustände für die Implementierung des EMA-Filters benötigt. Diese werden in folgender Tabelle (siehe Tabelle 3) näher beschrieben.

| Zustand | Kommentar | Folgezustand | Übergangsbedingung |
|------------|--|--------------|--|
| IDLE | Ist sensitiv auf high-aktives valid_i um den Berechnungsvorgang zu starten | MULT_FETCH | valid_i == 1'b1 |
| MULT_FETCH | Parallele Multiplikation von $(x[k], \alpha)$ und $(y[k], (1-\alpha))$ | MULT_EXEC | / |
| MULT_EXEC | Speichern der ALU Ergebnisse in Zwischenregistern | EVAL | (alu_result_valid & alu2_result_valid) == 1'b1 |
| EVAL | Addition der beiden Zwischenregister und Belegung des Ausgangswires; Setzen des Ausgangsvalids valid_o | IDLE | / |

Tabelle 3: Zustandssemantik des endlichen Zustandsautomaten

3.2 alu.v

Die Konfiguration des Moduls "alu.v" ist in der nachstehenden Abbildung (siehe Abbildung 3) veranschaulicht. Dessen Portliste ist in der Tabelle 4 aufgeführt. Da die benötigten Multiplikationen parallel ausgeführt werden (siehe Abschnitt 3.1), sind zwei Instanzen des Moduls im Top-Modul "ema.v" instantiiert. Der vollständige Code ist dem Beleg im Anhang unter dem Listing 2 zu entnehmen.




Abbildung 3: Top-Level IO Port-Definition des Moduls "alu.v"

Die ALU wird ebenfalls mit der Leitung "clk" getaktet. Sie ist so konzipiert, dass die Addition und Multiplikation der Operanden "op1_i" und "op2_i" parallel ausgeführt wird.

 $^{^2}$ Möglich, da Multiplikationsergebnisse nach dem letzten "EXEC" Zustand Wertstabil sind

Über den Eingang "mode_i" lässt sich dann steuern, welches Rechenergebnis am Ausgang "res_o" verfügbar ist. Die Leitung "valid_i" wird im Modul getaktet gespeichert und wieder an den Ausgang "valid_o" gelegt. Hat dieser den Wert Eins, wird das Verstreichen eines Taktes signalisiert und somit auch das Anliegen eines validen Ergebnisses auf der Leitung "res_o". Zudem dient die Leitung "valid_o" als Zustandsübergangsbedingung zwischen den Zuständen "MULT_EXEC" und "EVAL" (siehe Tabelle 3). Um die interne Bitbreite nicht zu vergrößern, werden die Ausgangswerte wieder auf ein 16-Bit signed Integerformat gebracht. ³

| Port | Semantik | Format | I/O |
|---------|----------------------------|---------------|-----|
| clk | Taktsignal | 1-Bit | I |
| rst | Resetsignal | 1-Bit | I |
| op1_i | Operand 2 | signed 16-Bit | I |
| op2_i | Operand 2 | signed 16-Bit | Ι |
| valid_i | Validsignal | 1-Bit | Ι |
| mode_i | ALU Modi: IDLE, ADD, MULT | signed 16-Bit | I |
| res_o | Ergebnis der ALU Operation | signed 32-Bit | О |
| valid_o | Ausgangsvalid | 1-Bit | О |

Tabelle 4: Portliste des Moduls als.v

4 Simulation und Evaluierung

4.1 Testbench

Um die korrekte Funktionsweise des EMA-Filters mithilfe der Software "ModelSim" zu überprüfen, ist die Testbench "ema_tb.v" wie folgt konfiguriert worden. In jedem Takt wird ein Eingangssample aus der Datei "input.txt" eingelesen. Nach einer Verzögerung von einem Takt wird dann das Startsignal "valid_i" gesetzt und nach drei weiteren Takten zurückgesetzt. Somit ergibt sich insgesamt eine Verzögerung von vier Takten, welche genau der Verarbeitungszeit des Filters pro Eingangssample entspricht. Die Ausgangswerte werden in der Datei "output.txt" gespeichert. Der Eingangsparameter α wird zu Beginn als Konstante im Festkommaformat hinterlegt. Die Testbench ist im Anhang unter dem Listing 3 ersichtlich.

³siehe Zeilen 159 und 160 des Listing 1 im Anhang

4.2 Timing

Die nachstehende Abbildung (siehe Abbildung 4) zeigt das Timing Diagramm des Top-Moduls sowie den beiden Instanzen "ALU" und "ALU2". Als Eingang dient ein weißes Rauschsignal. Der Parameter α beträgt 0.3. In der Abbildung 4 befindet sich der gelbe Cursor im letzten Zustand (current_state == 3) eines Bearbeitungszyklus. In diesem ist ein neues Ausgangssample verfügbar und das Validausgangssignal "valid_o" wird gesetzt. Im nächsten Takt liegt das "valid_i" Signal am Moduleingang "ema.v" an, wodurch die FSM in den nächsten Zustand (next_state == 1) wechselt. Nun werden die ALU-Validsignale gesetzt und die Operanden an die Eingänge der beiden ALUs gelegt. So führt die Instanz "ALU" die Multiplikation von x[k] = -1168 und $\alpha = 9830$ (0.3 in Q0.15) durch. "ALU2" berechnet das Produkt aus y[k-1] = -464 und $(1-\alpha) = 22937$ (0.6 im FKF). Im nächsten Zustand (current_state == 2) werden die Ergebnisse, nach einer Abfrage des ALU-Validausgangssignals in Zwischenregistern gespeichert. Im letzten Zustand wird die Summe der Multiplikationsergebnisse auf die Ausgangsleitung gelegt und in einem Zwischenregister ("y_last_r") für den nächsten Durchlauf gesichert. Daraufhin wiederholt sich die Bearbeitungsschleife bis die Datei "input.txt" vollständig durchlaufen wurde.




Abbildung 4: Timing Diagramm der EMA-Filterung in Verilog

4.3 Evaluierung der Ergebnisse

Wie im vorherigen Abschnitt erwähnt, dient ein Rauschsignal als Eingang des EMA-Filters. Dadurch kann über eine FFT des Ausgangssignals der Filterfrequenzgang ermittelt werden. Um einen Vergleich anführen zu können, ist das Filter ebenfalls in Python in einem Fixed⁴- sowie Floating-Point⁵ Format implementiert worden. Für α wurde willkürlich der Wert 0.3 gewählt, was einer Grenzfrequenz von $\frac{f_c}{f_s} \approx 0.06$ entspricht. Das Python Programm ist dem nachstehenden Quellcode zu entnehmen.

```
# Exponential-Moving-Average
   1
                          import numpy as np
   2
                          x = np.genfromtxt('Noise.txt') #Eingangssignal
                          alpha = 0.3
                          y last = 0
   6
                          y = np.zeros(len(x))
                          # Int16, Fixed-Point Implementierung
   9
                          for i in range (len(x)):
10
                                              y[i] = np.int16((np.int32((x[i] * 9830))>>15)) + np.int16((np.int32((y_last))>>15)) + np.int16((np.int32((y_last))>>15))
11
                                                \rightarrow * 22937))>>15)) # alpha = 0.3 im Format Q0.15
                                              y_{last} = y[i]
12
13
                          # Floating-Point Implementierung
14
                          for i in range (len(x)):
15
                                              y[i] = x[i] * alpha + y_last * (1-alpha)
16
                                              y last = y[i]
17
18
```

Abbildung 5 stellt die gefilterten Rauschsignale einander gegenüber. Als Vergleich wurde die Fixed-Point Python Implementierung angeführt. Die Abbildung macht deutlich, dass die Ausgangssignale identisch sind. Auch ein logischer Vergleich der beiden Ausgangsarrays bestätigt dies. Zudem ist auch das Tiefpassverhalten des EMA-Filters klar erkennbar. Wird das Ausgangssignal mit der floating-point Implementierung verglichen ergeben sich minimale Abweichungen, welche jedoch auf durch das Festkommaformat entstehende Rundungsfehler zurückzuführen sind.

⁴Zeilen 10 bis 12

 $^{^5}$ Zeilen 15 bis 17

4 Simulation und Evaluierung




Abbildung 5: Vergleich der Filterausgangsspektren zwischen Python und Verilog

Abschließend lässt sich sagen, dass der EMA-Filter erfolgreich implementiert werden konnte. Die Verarbeitungszeit eines Samples beträgt vier Takte und liegt somit unterhalb der geforderten Obergrenze. Das Filter ist mit einer FSM implementiert worden und der Filterparameter α ist von externen Modulen innerhalb der sinnvollen Grenzen frei einstellbar. Die Verilog-Dateien, das ModelSim-Projekt sowie alle zur Entwicklung benötigten Textdateien und Python-Programme sind im GitHub-Repository verfügbar.

5 Anhang

```
module ema (
           clk.
3
           rst,
           хi,
           alpha_i,
5
           valid_i,
7
8
           у_о,
           bussy_o,
           valid_o
10
11
  parameter Win = 16;
12
   parameter Wout = 16;
13
14
    localparam Winternal = Win + Wout;
15
   //ALU Modes
16
17
   localparam ALU_IDLE = 2'd0;
   localparam ADD = 2'd1;
localparam MULT = 2'd2;
18
19
20
   //FSM State Definitions
21
                             = 2'd0;
= 2'd1;
= 2'd2;
   localparam IDLE
   localparam MULT_FETCH
localparam MULT_EXEC
23
24
                               = 2'd3;
   localparam EVAL
26
27
   // I/0 Ports
   input
29
   input
                                    rst;
30
    input signed [Win-1:0]
   input [Win-2:0]
31
                                    alpha_i;
32
   input
                                     valid_i;
33
   output wire signed [Wout-1:0] y_o;
34
                                     valid_o, bussy_o;
35
   output reg
36
                                    valid_r;
37
38
   reg signed [Win-1:0]
                                    x_r;
   reg [Win-2:0]
39
                                    alpha_r;
40
41
   reg signed [Win-1:0]
                                   x_save_temp, x_save_r;
   reg signed [Win-1:0]
reg signed [Win-1:0]
42
                                   y_o_temp;
43
                                    y_last_r;
   //FSM
45
46
   reg [1:0]
                                    current_state, next_state;
47
   //ALU
48
49
   reg [1:0]
                                     alu_mode, alu2_mode;
                                    alu valid, alu2 valid;
   reg
50
   reg [Win-1:0]
51
                                    alu_op1, alu_op2;
52
   reg [Win-1:0]
                                     alu2_op1, alu2_op2;
   wire
                                    alu_result_valid, alu2_result_valid;
53
                                alu_result, alu2_result;
alu_result_r, alu2_result_r;
54
   wire signed [Winternal-1:0]
   reg signed [Winternal-1:0]
55
56
   mult_y_a_temp, mult_y_a_r;
58
59
60
  alu ALU (
   .clk
61
                       (clk),
62
    .rst
                        (rst),
   .op1_i
                        (alu op1),
64 | .op2_i
                        (alu_op2),
```

```
|.valid_i
65
                         (alu_valid),
66
    .mode_i
                         (alu_mode),
67
68
                        (alu_result),
    .res o
69
     .valid_o
                        (alu_result_valid)
    );
70
71
72
    alu ALU2 (
73
                        (clk),
    .clk
74
     .rst
                        (rst),
                        (alu2_op1),
 75
    .op1 i
76
                        (alu2_op2),
    .op2_i
77
    .valid_i
                        (alu2_valid),
78
    .mode_i
                         (alu2_mode),
79
80
                        (alu2_result),
    .res_o
                        (alu2_result_valid)
81
    .valid_o
82
    );
83
    always @ (posedge clk) begin
84
      if (rst) begin
85
                             <= 1'b0;
86
            valid_r
87
            x_save_r
                            <= 'd0;
                             <= 'd0;
88
            x_r
            alpha_r
                            <= 'd0;
89
            current_state <= IDLE;</pre>
90
                            <= ALU_IDLE;
<= 'd0;
91
            alu mode
92
            alu_result_r
           mult_x_a_r <= 'd0;
mult_y_a_r <= 'd0;
y_last r <= 'd0:
93
94
                            <= 'd0;
95
            y_last_r
96
97
        end
98
99
        else begin
                            <= valid_i;
<= x_save_temp;</pre>
100
         valid_r
101
            x_save_r
            x_r
                            <= x_i;
102
                            <= alpha_i;
103
            alpha_r
104
            mult_x_a_r
                            <= mult_x_a_temp;</pre>
                            <= mult_y_a_temp;</pre>
105
            mult_y_a_r
            106
107
108
                            <= y_o_temp;
109
            y_last_r
110
111
         \verb"end"
112
   end
113
    always 0 (*) begin
114
115
       x_save_temp
                             = x_save_r;
116
        y_o_temp
                             = y_last_r;
117
        mult_x_a_temp
                             = mult_x_a_r;
                             = mult_y_a_r;
118
        mult_y_a_temp
119
        valid_o
                             = 1'b0;
                             = 1'b1;
120
        bussy_o
        alu_mode
                            = ALU_IDLE;
121
                             = 'd0;
122
        alu_op1
                             = 'd0;
123
        alu_op2
124
                            = 1'b0;
        alu_valid
                          = ALU_IDLE;
125
        alu2_mode
        alu2_op1
alu2_op2
126
                            = 'd0;
                            = 'd0;
127
                            = 1'b0;
128
        alu2_valid
129
                            = current_state;
        next_state
130
```

```
131
    case (current_state)
132
         IDLE: begin
         bussy_o = 1'b0;
alu_mode = ALU_IDLE;
133
134
135
             if (valid_r) begin
                next_state = MULT_FETCH;
136
137
             end
138
         end
139
         MULT_FETCH: begin
140
                        = MULT;
141
             alu_mode
                          = x_r;
= {1'd0, alpha_r};
142
             alu_op1
143
             alu_op2
144
             alu_valid
                         = 1'b1;
145
146
             alu2_mode
                          = MULT;
             alu2_op1 = y_last_r;
alu2_op2 = {1'd0, ~alpha_r}; // (1-alpha) = inverted Binary
147
148
             alu2 valid = 1'b1;
149
150
             next_state = MULT_EXEC;
151
152
         end
153
154
         MULT_EXEC: begin
             if (alu_result_valid & alu2_result_valid) begin
155
                        = ALU_IDLE;
= ALU_IDLE;
156
             alu_mode
157
             alu2_mode
                              = EVAL ;
158
             next_state
             mult_x_a_temp = alu_result >>> (Win-1);
159
160
             mult_y_a_temp
                             = alu2_result >>> (Win-1);
161
             end
162
         end
163
         EVAL: begin
164
165
            valid o
                              = 1'b1;
                             = mult_x_a_r + mult_y_a_r;
= ALU_IDLE;
166
             y_o_temp
167
             alu_mode
                             = IDLE;
168
             next_state
169
         end
170
     endcase
171
172
     end
173
174
     assign y_o = y_o_temp;
175
176
     endmodule
```

Listing 1: ema.v

```
1
    module alu(
2
        clk,
3
        rst,
4
        op1_i,
5
        op2_i,
6
        mode_i,
        valid_i,
8
9
        res_o,
10
        valid o
   );
11
12
   parameter Win
                        = 16;
13
   parameter Wout
                        = 32;
14
15
16
   input
17
    input
18
    input signed [Win-1:0]
                             op1_i;
    input signed [Win-1:0] op2_i; // F r alpha
19
20
    input
                              valid_i;
21
    input [1:0]
                              mode_i;
22
23
    output reg signed [Wout-1:0] res_o;
24
25
    output reg valid_o;
    //ALU Modes
27
   localparam ALU_IDLE = 2'd0;
28
   localparam ADD = 2'd1;
localparam MULT = 2'd2;
29
30
   localparam MULT
31
   reg signed [Win-1:0]
32
                              op1_r;
33
   reg signed [Win-1:0]
                             op2_r;
34
                              valid_r;
    reg
   reg [2:0]
35
                              mode_r;
36
37
    /// MULT STAGE
   wire signed [Wout-1:0] mult_res;
38
39
    assign mult_res = op1_r * op2_r;
40
    // ADD STAGE
41
42
    wire signed [Wout-1:0] add_res;
    assign add_res = op1_r + op2_r;
43
44
45
46
    /// sequential part starts here
47
    always @(posedge clk) begin
        if (rst) begin
48
            op1_r <= 'd0;
op2_r <= 'd0;
mode_r <= ALU_IDLE;
49
50
51
            valid_r <= 'd0;
52
53
        end
        else begin
54
55
            op1_r <= op1_i;
            op2_r <= op2_i;
mode_r <= mode_i;
56
57
58
            valid_r <= valid_i;</pre>
59
        end
60
    end
61
62
    /// combinational part starts here for writing L-values to buffer
63
    always @(*) begin
     res_o = 'd0;
valid_o = valid_r;
64
65
```

5 Anhang

```
66
        if(mode_r == ADD) begin
67
            res_o
                       = add_res;
68
        else if(mode_r == MULT) begin
69
70
                    = mult_res;
71
        else if (mode_r == ALU_IDLE) begin
    res_o = 'd0;
72
73
74
        end
75
    end
76
    endmodule
```

Listing 2: alu.v

```
module ema_tb;
3
    reg clk, rst;
4
5
    reg [15:0] x_i; //Q16.0
6
7
    reg [14:0] alpha_i; //1Q.15
8
    reg valid_i;
9
10
    wire signed [15:0] y_o; //Q16.0
   wire bussy_o, valid_o;
11
12
13
    integer fd_i, fd_o, tmp;
14
15
    ema DUT(
16
        .rst
                     (rst),
17
        .clk
                     (clk),
                     (x i),
18
        .x i
19
        .alpha_i
                     (alpha_i),
20
        .valid_i
                     (valid_i),
21
22
        · y_o
                     (y_o),
23
        .bussy_o
                     (bussy_o),
        .valid_o
24
                     (valid_o)
25
   );
26
27
    always
            #1 clk = !clk;
28
29
30
    initial begin
        fd_i = $fopen("input.txt", "r");
fd_o = $fopen("output.txt", "w");
31
32
33
34
        if (fd_i)
                       $display("File was opened successfully : %0d", fd_i);
35
                       $display("File was NOT opened successfully : %0d", fd_i);
        else
36
                       $display("File was opened successfully : %0d", fd_o);
37
        if (fd_o)
                       $display("File was NOT opened successfully : %0d", fd_o);
38
        else
39
        #50
40
41
        clk
                 = 0;
42
        rst
                 = 1;
                = 16'd0;
43
        x_i
        alpha_i = 15'd9830; // > alpha = 0.3 1Q15
44
45
        #2
46
                   = 0;
        rst
47
48
    end
49
    always @ (posedge clk) begin
51
        if (!($feof(fd_i))) begin
52
```

5 Anhang

```
53
54
                        tmp = fscanf(fd_i, "\%d\n", x_i);
                        valid_i = 1'b1;
55
56
                        $fwrite(fd_o, "%d\n", y_o);
valid_i = 1'b0;
57
58
59
            end
60
            else begin
    $fclose(fd_i);
    $fclose(fd_o);
    $finish;
}
61
62
63
64
65
66
      end
67
      \verb"endmodule"
```

Listing 3: ema_tb.v