

## Problema H

### A Correção de Erros de Holzmman

Nome base: holzmann

Tempo limite: 1s

Gerard J. Holzmman, ao explicar técnicas de projeto e validação de protocolos nas Arquiteturas de Redes de Computadores, descreve que “mesmo uma simples verificação de paridade pode ser estendida facilmente de um mecanismo básico de detecção de erros para um de correção de erros, também básico”.

Uma das formas de aplicar este conceito é usar LRC (*Longitudinal Redundancy Check*) e VRC (*Vertical Redundancy Check*) em uma Arquitetura de Rede.

Exemplo: Abaixo, na codificação A, não há detecção de erro de paridade no LRC e VRC. Por sua vez, na codificação B, é detectado erro de 1 bit que pode ser corrigido ao analisar os valores do LRC e VRC.

	LRC	
D = 1000100	0	
A = 1000001	0	
T = 1010100	1	
A = 1000001	0	
-----		
0010000	1	VRC

A. Codificação sem erro

	LRC	
D = 1000100	0	
A = 1010001	0	
T = 1010100	1	
A = 1000001	0	
-----		
0010000	1	VRC

B. Codificação com erro em 1 bit

Observa-se que a verificação de paridade, em Redes de Computadores, é dada pela soma da quantidade de bits com valor 1 (um). Assim, o bit de paridade, na linha do LRC ou na coluna do VRC, será 1 (um) se a quantidade de bits com valor 1 (um) for ímpar, caso contrário, será 0 (zero). Porém, se for encontrado um valor não esperado no LRC ou VRC, isso indica erro na respectiva linha do LRC, ou na coluna do VRC. E, a intersecção entre estes, permite encontrar o valor errado.

#### ENTRADA

A entrada possui 5 linhas, cada uma com 8 números, sem espaço, que terão o valor 0 (zero) ou 1 (um). Estes valores representam a codificação de 4 caracteres de 7 bits cada, um por linha. O oitavo valor das 4 primeiras linhas é o LRC. A 5ª linha representa o VRC. É garantido que haverá 1 erro (e apenas um) em 1 dos bits de apenas 1 palavra. Não haverá erro no LRC nem no VRC.

#### SAÍDA

A saída mostra os valores da entrada com a correção do valor que estava errado, conforme detectado na intersecção do erro identificado pelo LRC e VRC.

Exemplo de Entrada	Exemplo de Saída
11001000	10001000
10000010	10000010
10101001	10101001
10000010	10000010
00100001	00100001