

2. 输入输出回波损耗： $< -10\text{dB}$
3. 稳定性：无条件稳定
4. 瞬态摆幅限制：PA核心放大管中每个MOS瞬态电压摆幅 V_{gs} , V_{ds} , $V_{gd} < 1.5 \times V_{DD}$
5. 功率回退：固定输入 0dBm 支持从 P_{sat} 向下降低 20dB , $5\text{dB}/\text{档}$, 每一档均维持带内平坦度 $<1\text{dB}$ 。该功率回退在全工作温度范围内性能一致。

PDT指标

1. 从 P_{sat} 到 $P_{sat}-20\text{dB}$, 全温全频段保持 $<0.5\text{dB}$ 检测误差
2. 当PA输出VSWR从 $1:1$ 变动到 $10:1$, 检测误差最大恶化至 $<1\text{dB}$

评审得分点

1. 调研电路架构, 给出选定PA核心管尺寸和偏置电压的推导过程。给出PDT的原理框架以及如何从输出DC电压计算得到PA输出功率, 分析PDT检测误差的影响因素及改善措施。(30分)
2. 完成电路设计, 除电压偏置电路外, 所有PA和PDT核心模块需用后仿, 版图必须是电磁仿真结果。(30分)
3. PA满足性能指标情况下, 根据功耗打分(20分)
4. PDT性能根据达成的检测误差指标情况打分(20分)

答疑邮箱

zdliu@calterah.com

发送邮件时, 请在邮件标题中注明「创芯大赛加特兰赛题答疑」

赛题二：一种稀疏矩阵运算的芯片系统的设计与实现

赛题背景

毫米波雷达通过发射波长为毫米级的电磁波, 并接收目标反射回来的回波信号, 从而计算出目标的距离、速度和角度信息。在毫米波雷达的信号处理以及点云跟踪过程中, 存在大量稀疏矩阵的运算需求。例如, 天线采用不等间距布阵会引入稀疏矩阵运算, 而目标点云的离散分布也会带来稀疏矩阵的处理任务。随着毫米波雷达探测精度和分辨率的不断提升, 所涉及的稀疏矩阵往往具有非常大的行数和列数。因此, 如何在有限的计算资源下高效地实现大尺寸稀疏矩阵的运算, 已成为毫米波雷达信号处理与目标跟踪中的关键技术之一。

赛题及相关描述

1. 相关概念定义

- a) 稀疏矩阵：非 0 元素占比在30%以下
- b) 矩阵行重：行重的定义为每一行非0 元素的个数，占比为 30%以下
- c) 矩阵列重：列重的定义为每一列非0 元素的个数，占比为 30%以下
- d) 矩阵乘法定义： $A*B$ ，A为M行K列矩阵，B为K行N列矩阵，得到结果为M行N列矩阵
- e) 矩阵加法和减法定义： $A+B$ 和 $A-B$ ，A为M行N列矩阵，B为M行N列矩阵，得到结果为M行N列矩阵

2. 设计任务：

设计一个高效实现稀疏矩阵乘法、加法、减法的硬件加速系统。

3. 赛题详细要求：

- a) 用一套硬件加速器实现矩阵 $C=A*B$ 的功能，其中A的尺寸为M行K列，B的尺寸为K行N列，其中A和B均具有稀疏特性
 - i. A具有最大行重的稀疏特性，既每一行最大的非0 元素个数为 $NUM = \text{Floor}(K*30\%)$
 - ii. B具有最大列重的稀疏特性，既每一列最大的非0 元素个数为 $NUM = \text{Floor}(K*30\%)$
 - iii. A和B的尺寸M, N, K等系数均可支持软件配置，定义M, N, K的区间为 $[2^4, 2^9]$
- b) 用一套硬件加速器实现矩阵 $C=A+B$ 和 $C=A-B$ 的功能，其中A的尺寸为M行N列，B的尺寸为M行N列，其中A和B也均具有稀疏特性（矩阵加减法的A和B稀疏特性和乘法略有不同）
 - i. A和B均具有最大行重的稀疏特性，既每一行最大的非0 元素个数为 $NUM = \text{Floor}(N*30\%)$
 - ii. A和B无列重特性

Fig1 所示为 $C=A*B$ 矩阵示意图，有颜色部分为非0元素的位置，图中示意A矩阵的最大行重和B矩阵的最大列重均为2。




Fig1:矩阵乘法示意图

Fig2 所示为 $C=A+B$ 和 $C=A-B$ 矩阵示意图，有颜色部分为非0 元素的位置，图中示意A矩阵的最大行重和B矩阵的最大行重均为2。




Fig2:矩阵加法/减法示意图

c) 矩阵运算时，输入A和B以一定格式存储FPGA的SRAM（可充分利用FPGA的BRAM或者寄存器资源实现）中，存储的A和B格式可以自定义，A和B分别在 2 个独立的bank中。

d) 矩阵运算结果C以一定格式存储在FPGA的SRAM（可充分利用FPGA的BRAM或者寄存器资源实现）中，存储的C格式可以自定义，C存储在一个不同于A和B的独立bank。

i. 矩阵元素定义为标准的FL16(IEEE754)，既在乘法运算中，存储单个A矩阵SRAM的size不超过 $M \times K \times 2\text{Bytes}$ ，B的size不超过 $N \times K \times 2\text{Bytes}$ ，加减运算中A和B矩阵SRAM的size不超过 $M \times N \times 2\text{Bytes}$ 。

e) 用FPGA实现上述硬件加速计算功能，建议FPGA型号为xillinx- Kintex-7 系列及以上平台。

提交成果材料

a) 详细的设计文档，包括但不限于矩阵存储方式，数据流，乘加器互联设计，低功耗设计方案等；

b) 基于设计方案的硬件实现，包括但不限于RTL代码，仿真testcase代码等；

c) 详细的功能/性能验证报告，覆盖率报告，FPGA综合面积及功耗报告等；

d) 基于FPGA的现场上板展示，数据总结，包括但不限于FPGA demo呈现不同稀疏特性的功能准确性和处理性能数据，总结方案极限性能及局限性等。

评判标准

a) **性能**：设计硬件加速器处理矩阵乘，加，减运算最低性能要求为75GB/s（处理带宽=A矩阵Rawsizes/处理时间），所设计加速器方案处理带宽基于75GB/s每提升10%，该项加一个单位的基准分，每低于10%，该项减去一个单位的基准分。

b) **面积**：设计FPGAvivadocheck无timing问题，占用LUT，Flip-Flop，BRAM，时钟，复位及布线资源占比合理，整体资源使用率低于75%（Kintex-7）--（该项会根据不同的FPGA系列资源分布进行归一化后评分）。

c) **功耗**：整体信号翻转率低于60%。

d) **逻辑资源利用率**：乘法器，加法器，减法器在不同矩阵和运算法则的平均利用率为不低于70%，利用率每提升5%，该项评分加一个单位的基准分，利用率每下降5%，该项评分减一个单位的基准分。

赛题设计过程（供参考）

a) 定义A、B、C在SRAM的存储格式

b) 定义硬件加速器数据设计架构，包括但不限于子模块功能划分，子模块性能分解，乘法器，加法器，减法器的数量，拓扑结构，子模块输入输出数据stream格式，乘加减的操作指令等

c) 包括但不限于使用门控时钟等低功耗实现手段完成电路设计

d) 针对定义的硬件加速器完成RTL开发，验证，综合，时序及功耗分析（基于FPGA平台开展）

e) 完成不同运算法则 (+/-/*), 矩阵尺寸, 行重/列重下的处理带宽, 处理延时数据对比分析, 呈现

f) 所设计硬件加速器方案最适用场景及不适用场景 (具体的稀疏特性, 矩阵尺寸等) 分别是什么? 最适用场景和不适用场景的处理。

附件：测试用例下载链接

本赛题提供testcase, 供参赛团队参考。(3月12日更新版)

下载链接:

<https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=4232752962174b13a04a6d64e0d725e5>

(<https://cpipc.acge.org.cn/sysFile/downFile.do?fileId=4232752962174b13a04a6d64e0d725e5>)

答疑邮箱

daren.xu@calterah.com

发送邮件时, 请在邮件标题中注明「创芯大赛加特兰赛题答疑」

赛题三-命题1：车载毫米波雷达在多径情况下的参数估计问题

问题描述：

随着智驾系统的发展与普及, 毫米波雷达在智驾系统中扮演的角色变得越来越重要。在光线昏暗的场景下以及雨雪天气中, 毫米波雷达仍然可以准确提供目标的位置和速度信息。然而, 在复杂的电磁环境中, 例如, 繁忙的十字路口、两边有连续金属栅栏的马路, 隧道场景等, 雷达接收到的回波信号不再只是由目标的直接反射所产生。回波信号还会包括通过不同反射物的多次反射的信号。根据多次反射的路径, 这些额外的反射信号中会包含水平 (Azimuth) 和俯仰 (Elevation) 方向上的干扰信息, 从而影响目标的水平角和俯仰角的估计。这就是大家所熟知的多径问题, 如图1所示。