



Modelado de Sistemas Computacionales

Grado en Ingeniería de Computadores

Tema 3: Modelado para síntesis de subsistemas combinacionales en VHDL.



Circuitos combinacionales

- Circuitos combinacionales.
 - ☐ Las salidas, en cada instante, dependen sólo del valor, en el mismo instante, de las entradas.
 - No tienen memoria.
 - ☐ Tipos:
 - Puertas lógicas
 - Multiplexores
 - Decodificadores
 - Codificadores
 - Comparadores
 - Sumadores/restadores
 - Multiplicadores.



- No tienen orden de precedencia, excepto not que tiene el mayor.
- Se asocian de izquierda a derecha si no hay paréntesis.
- Son soportados por los tipos:
 - bit
 - boolean
 - bit vector.
 - std_logic_vectors.
 - unsigned
 - signed
- □ En VHDL-93 el tamaño y tipo de los vectores debe ser igual.

<pre>signal x,y,z,t : std_logic; signal s1,s2,s3,s4,s5,s6 : std_lo</pre>	ogic;	
$s1 \le x$ and y and z;		
s2 <= x or y or z;		
s3 \leftarrow x or (y and z);		
s4 \leftarrow ((x xor y) or x) and y;		
<pre>s5 <= not x nor (y nand z);</pre>		
s6 <= (y or z) and x;		

 OPERACIÓN
 OPERADOR

 And
 and

 Or
 or

 Negación
 not

 Nor
 nor

 Nand
 nand

 Xor
 xor


 Xnor
 xnor

A este grupo de sentencias se llama asignación concurrente a señal

Modelado de Sistemas Computacionales

3

Operadores Lógicos



■ Sintaxis:

```
nombre señal <= forma_de_onda;</pre>
```

¡El orden no importa: se ejecutan en paralelo!

```
entity ejemplo is
  port(
    a, b, c, d : in std_logic;
    y : out std_logic);
end entity;

architecture rtl_1 of ejemplo is
  signal s1, s2 : std_logic;
begin
  y <= s1 or s2;
  s1 <= a and c;
  s2 <= b and d and not(a);
end rtl_1;</pre>
```

```
entity ejemplo is
  port(
    a, b, c, d : in std_logic;
    y : out std_logic);
end entity;


architecture rtl_2 of ejemplo is
    signal s1, s2 : std_logic;
begin
    s1 <= a and c;
    s2 <= b and d and not(a);
    y <= s1 or s2;
end rtl_2;</pre>
```

```
signal a, b : in std_logic;
signal c, d : in std_logic;
architecture rtl of eje_puertas_bas is

begin
    s1 <= a and b and c and d;
    s2 <= a or b or c or d;
    s3 <= ((a and b) or c) xor d;
    s4 <= (a and b) or (c xor d);</pre>
```

```
s3 <= a and b or c xor d;
```


¡Esta asignación es errónea! ¡Hay que utilizar paréntesis!



Modelado de Sistemas Computacionales

5


Operadores Lógicos



```
signal A, S: unsigned(3 downto 0);
signal B: unsigned(0 to 3);
...
S<= A and B;</pre>
A(3)
B(1)
A(2)
B(2)
A(1)
B(3)
A(0)
S(0)
```

```
signal x,y,z,t : std_logic;
...
x <= y nand z nand t;</pre>
Error, los operadores NAND, NOR y XNOR
no son asociativos
```

x <= (y nand z) nand t;



```
signal C : std_logic ;
signal B, K, AUX : std_logic_vector(3 downto 0);
. . .
```

K <= B when Sel = '1' else "0000" ;</pre>

```
AUX <= (others => C) ;
K <= B and AUX ;
```

En VHDL-93 todos los argumentos tienen que ser del mismo tipo y tamaño

```
K \le B and (C&C&C&C);
```

☐ En VHDL-08 se definen los operadores lógicos para aceptar vectores y elementos individuales.

```
function "and" (1 : std_ulogic_vector; r : std_ulogic) return std_ulogic_vector;
function "and" (1 : std_ulogic; r : std_ulogic_vector) return std_ulogic_vector;
K <= B and C;</pre>
```

Todas las asignaciones sería similares si los vectores son unsigned /signed.

Modelado de Sistemas Computacionales

7

Operadores Lógicos




☐ VHDL-08 permite utilizar los operadores lógicos con un único operando.

```
UNOS <= and B;
CEROS <= nor B;
PARIDAD <= xor B;
```

signal B: std logic vector(3 downto 0);

Esto es válido para todo tipo de vectores





☐ Otros ejemplo con VHDL-08.

```
port (
    A : in std_logic_vector(15 downto 0);
    B : in std_logic_vector(15 downto 0);
    C : in std_logic_vector(15 downto 0);
    D : in std_logic_vector(15 downto 0);
    SEL : in std_logic_vector(3 downto 0);
    S : out std_logic_vector(15 downto 0));
    S : out std_logic_vector(15 downto 0));
    C : cout std_logic_vector(15 downto 0));
```

¿Qué circuito modela este código?

SEL	S
0001	Α
0010	В
0100	С
1000	D

Resto de combinaciones, la or de las entradas

```
S <= (A and (SEL(0) and (not SEL(1)) and (not SEL(2))) and (not SEL(3))) or
    (B and (SEL(1) and (not SEL(0)) and (not SEL(2))) and (not SEL(3))) or
    (C and (SEL(2) and (not SEL(1)) and (not SEL(0))) and (not SEL(3))) or
    (D and (SEL(3) and (not SEL(1)) and (not SEL(2))) and (not SEL(0)));</pre>
```

¿Y este otro?

SEL	S
0001	Α
0010	В
0100	С
1000	D

Modelado de Sistemas Computacionales

9

Operadores Lógicos

☐ Otros ejemplo con VHDL-08.

```
signal A: std_logic_vector(15 downto 0);
signal B,S: std_logic;
. . .
S <= (xor A) and B;</pre>
```





☐ Modelado de la alta impedancia.

```
library ieee;
use ieee.std_logic_1164.all;
entity eje triestate is
                : in std logic vector( 3 downto 0);
 port(A, B
       EN1, EN2 : in std logic;
                 : out std logic vector(3 downto 0));
end entity;
architecture RTL of eje_triestate is
begin
  Y \le A when EN1 = '1' else
                                           <= A when EN1 else "ZZZZZ";
                                                                               Para VHDL-2008
 Y <= B when EN2 = '1'
                                           <= B when EN2 else "ZZZZZ";</pre>
end;
                                 (others=>'Z')
           A[3:0] [
                                                           Y[3:0]
             EN1
           B[3:0]
             EN2
```

Operadores de desplazamiento



- Los desplazadores son bloques combinacionales que desplazan un dato el número de veces especificado por un parámetro. VHDL proporciona varios **operadores de desplazamiento**:
 - Desplazamiento lógico a izquierdas (sll-Shift Left Logical): descarta los bits por la izquierda y rellena con ceros por la derecha.
 - Desplazamiento lógico a derechas (srl-Shift Right Logical): descarta los bits por la derecha y rellena con ceros por la izquierda.
 - Desplazamiento aritmético a izquierdas(sla-Shift Left Arithmetic): descarta los bits por la izquierda, y rellena con ceros por la derecha.
 - ❖ Desplazamiento aritmético a derechas (**sra**-Shift Right Arithmetic): descarta los bits por la derecha y....
 - ...para números con signo extiende el bit de signo por la izquierda.
 - ...para números sin signo rellena con ceros por la izquierda.
 - Rotación a izquierdas: (**rol**-*Rotate Left*): elimina los bits por la izquierda y los reinserta por la derecha.
 - * Rotación a derechas: (ror-Rotate Right): elimina los bits por la derecha y los reinserta por la izquierda.
- ☐ Los vectores implicados, origen y destino, deben tener el mismo tamaño.
- Se añadieron en VHDL-93. Estos operadores estaban definidos sólo para vectores tipo bit y boolean.
- □ El paquete numeric_std definía los operandos rol, ror, sll y srl para los tipos unsigned/signed.
- □ VHDL-08 define los operandos añade sra y sla para los tipos unsigned/signed

Modelado de Sistemas Computacionales

11



```
library IEEE;
use IEEE.STD LOGIC 1164.ALL;
use ieee.numeric std.all;
entity desplazador_universal is
generic(N: natural:=8; nsh: integer :=3);
              : in std_logic_vector(N-1 downto 0);
      TIPO : in std logic vector(2 downto 0);
SHIFTS: in std logic vector(nsh-1 downto 0);
Y1 :out std logic vector(N-1 downto 0));
end desplazador_universal;
architecture Behavioral of desplazador universal is
signal veces: integer;
begin
      veces<= to integer(unsigned(shifts));</pre>
       with tipo select y1<=
              std_logic_vector(unsigned(a) sll veces) when "000", std_logic_vector(unsigned(a) srl veces) when "001", std_logic_vector(unsigned(a) sla veces) when "010",
              std logic vector(signed(a) sra veces) when "011", std logic vector(unsigned(a) rol veces) when "100", std logic vector(unsigned(a) ror veces) when "101",
                                                                             when "011", when "100",
              (others=>'0') when others;
end Behavioral;
```

A		10000101			01110000							
TIPO	0 (sll)	1 (srl)	2 (sla)	3 (sra)	4 (rol)	5 (ror)	0 (sl l)	1 (srl)	2 (sla)	3 (sra)	4 (rol)	5 (ror)
γ [00101000	00010000	00101000	11110000	00101100	10110000	10000000	00001110	10000000	00001110	10000011	00001110
A [10101010						00010001		
TIPO	0 (sll)	1 (srl)	2 (sla)	3 (sra)	4 (rol)	5 (ror)	0 (sli)	1 (srl)	2 (sla)	3 (sra)	4 (rol)	5 (ror)
γ [001010000	00010101	01010000	11110101	0101	0101	10001000	00000010	10001000	00000010	10001000	00100010

Modelado de Sistemas Computacionales

13

N=8, SHIFTS=3 □sll □srl 7 6 5 4 3 2 1 0 **A** 7 6 5 4 3 2 1 0 **Y** 7 6 5 4 3 2 1 0 Y 7 6 5 4 3 2 1 0 Y(7:3) = A(4:0)Y(4:0) = A(7:3)Y(N-1:J) = A(N-1-J:0)Y(N-1-J:0) = A(N-1:J)□rol **□**ror

```
7 6 5 4 3 2 1 0 A
          4 3 2 1 0
Y 7 6 5 4 3 2 1 0
                                         7 6 5 4 3 2 1 0 Y
                                          Y(4:0) = A(7:3)
                                          Y(7:5) = A(2:0)
    Y(N-1:J) = A(N-1-J:0)
                                      Y(N-1-J:0) = A(N-1:N-J)
    Y(J-1:0) = A(N-1:J-1)
                                       Y(N-1:N-J) = A(J-1:0)
```

Operadores de desplazamiento

```
entity desplazador universal 2 is
generic(N :
                 natural := 8;
        nsh: integer := 3);
           : in std_logic_vector(N-1 downto 0);
           : in std_logic_vector(2 downto 0);
      SHIFTS: in std logic vector(nsh-1 downto 0);
     SRL IN: in std logic;
     Υ1
           : out std logic vector(N-1 downto 0));
end desplazador universal 2;
```

```
<= to_integer(unsigned(shifts));
process (all)
  variable j : natural;
begin -- process
  j := to_integer(unsigned(shifts));
  case tipo is
     Y1(N-1 downto j)
                          <= A(N-1-J downto 0);
     Y1 (J-1 downto 0)
                          <= (others => SRL_IN);
    when "001"
                                       => --srl
     Y1 (N-1-J downto 0) \leq A(N-1 downto J);
     Y1(N-1 downto N-J) <= (others => SRL IN);
    when "010"
                                        => --sla
     Y1(N-1 downto j)
                          <= A(N-1-J downto 0);
     Y1 (J-1 downto 0)
                          <= (others => '0');
    when "011"
                                       => --sra
     Y1 (N-1-J downto 0) <= A(N-1 downto J);
     Y1(N-1 \text{ downto } N-J) \leftarrow (\text{others} \Rightarrow A(N-1));
    when "100"
                                       => --rol
     Y1(N-1 downto j)
                          <= A(N-1-J downto 0);
     Y1 (J-1 downto 0)
                          <= A(N-1 downto N-J);
    when "101"
                                           --ror
                                       =>
     Y1 (N-1-J downto 0) \le A(N-1 downto J);
     Y1 (N-1 \text{ downto } N-J) \le A(J-1 \text{ downto } 0);
    when others => y1 <= (others => '0');
  end case:
end process;
```

Modelado de Sistemas Computacionales

Y(7:3) = A(4:0)

Y(2:0) = A(7:5)



☐ Cuando el numero de posiciones a desplazar es fijo es recomendable utilizar el operador &.

```
with tipo select Y <=
    std_logic_vector(unsigned(A) sll 3) when "000",
    std_logic_vector(unsigned(A) srl 3) when "001",
    std_logic_vector(unsigned(A) sla 3) when "010",
    std_logic_vector(signed(A) sra 3) when "011",
    std_logic_vector(unsigned(A) rol 3) when "100",
    std_logic_vector(unsigned(A) ror 3) when "101",
    (others => '0') when others;
```

```
when others;
 with tipo select Y <=
   A(4 downto 0)&"000"
                                  when "000",
                                               --s11
                                  when "001",
   "000"&A(7 downto 3)
                                                --srl
                                  when "010",
   A (4 downto 0) &"000"
   A(7)&A(7)&A(7)&A(7) &A(7 downto 3) when "011",
                                  when "100",
   A(4 downto 0)&A(7 downto 5)
                                               --rol
                                  when "101",
   A(2 downto 0)&A(7 downto 3)
                                               --ror
    (others => '0')
                                  when others;
```

Modelado de Sistemas Computacionales

15



Operadores aritméticos

- Se ejecutan de izquierda a derecha.
- Todos tienen la misma precedencia.

$$A \le b + c^*d$$
; $\Rightarrow A = (a+c)^*d$

Es conveniente utilizar ().

Operación	Operador	Tipo de datos
Suma	+	Numérico.
Resta	-	Numérico.
Producto	*	Entero, real o físico.
División	/	Entero, real o físico.
Potencia	**	Entero, real. (Exp entero)
Módulo	mod	Entero.
Resto	rem	Entero.
Valor absoluto	abs	Numérico.



+,-	Son sintetizables.
/, mod, rem	Son sintetizables si el segundo operador es una constante y potencia de 2.
*	Es sintetizables si el segundo operador es una constante y potencia de 2. En cualquier caso si el dispositivo final dispone de multiplicadores.
**	Es sintetizables si el primer operador es una constante y potencia de 2.
abs	Es sintetizables.

```
signal bus_2 : std_logic_vector(2**6 downto 0);
```

Las operaciones que proporcionan resultados constantes son sintetizable

Modelado de Sistemas Computacionales

17

Operadores aritméticos



Se utilizan con los tipos signed para datos con signo y unsigned para datos sin signo (binario natural).

```
signal suma, sumando_1, sumando_2: unsigned (7 downto 0);
....
suma<= sumando_1 + sumando_2;

signal sumando_1, sumando_2: unsigned (7 downto 0);
signal suma: unsigned (8 downto 0);
....
suma<= '0'&sumando_1 + sumando_2;

suma<= '0'&sumando_1 + sumando_2;

suma<= '0'&sumando_1 + '0'& sumando_2;

signal a,b: std_logic_vector (3 downto 0);
signal S : std_logic_vector (4 downto 0);
...
S<= std_logic_vector( signed (a(3)&a) + signed(b));</pre>
Sumador con overflow

Sumador sin overflow para números con signo

Sumador sin overflow para números con signo

S<= std_logic_vector( signed (a(3)&a) + signed(b));
```

En la multiplicación, el resultado tiene tantos elementos como la suma del número de elementos de los operandos

```
signal a :unsigned (3 downto 0);
signal b :unsigned (7 downto 0);
signal s:unsigned (11 downto 0);
....
s<= a * b;</pre>
```



Con lo operadores aritméticos se pueden utilizar vectores y enteros (integer)

```
signal S,A,B:unsigned (3 downto 0);
....
S<= A + B + 8;</pre>
```

A	В	S
0011	0100	1111
0011	1000	0011
0101	0101	0010
0010	0011	1101

```
signal a,b: std_logic_vector (3 downto 0);
signal C_in: std_logic;
signal S : std_logic_vector (4 downto 0);
. . .
S<= std_logic_vector( signed (a(3)&a) + signed(b) + C_in);</pre>
```

Los operadores aritméticos con objetos tipo *std_logic*, solo es válido para VHDL-08


Modelado de Sistemas Computacionales

19

Multiplexores

■ Multiplexor o selector de datos:


- □ **Definición**: Circuito que permite dirigir la información de un de los N canales de entrada (I_i) , determinado por los m bit de selección (S_i) , a la salida (O).
- □ Compuesto por:
 - f N canales de entrada ($f I_i$),
 - 1 canal de salida (O)
 - m entradas de selección (S_i)
- Se debe cumplir que 2^m≥N.





Modelado de un Multiplexor 2:1

Modelado con un proceso



process (all)		
begin		
if SEL = '0' then		
Z1 <= A;		
else		
Z1 <= B;		
end if;		
end process		
VHDL2008		

SEL	Z 1
0	Α
1	В

En el modelado de circuitos combinacionales con VHDL-93, en la lista de sensibilidad del proceso se deben incluir todas las señales de entrada.

Es un error muy grave que la Lista De Sensibilidad esté incompleta.

Para VHDL2008, en el modelado de circuitos combinacionales en la lista de sensibilidad del proceso se pone **all**.

¿Qué modificación hay que realizar si A y B son vectores?

Modelado de Sistemas Computacionales

21


Sentencia IF

Sentencia if.

- Permite desviar el flujo de la ejecución.
- Admite 0 o más cláusulas elsif
- Se permite el anidamiento
- No hay restricciones en el número de anidamientos

```
else if condición_booleana
sentencias_secuenciales
end if;
...
```

☐ Modelado de un Multiplexor de 4:1 .



E	S ₁ S ₀	0
1	X X	0
0	0 0	I ₀
0	0 1	I ₁
0	1 0	l ₂
0	1 1	l ₃

Modelado de Sistemas Computacionales

```
library ieee;
use ieee.std logic 1164.all;
entity mux4_1 is
 port( E, S1, S0
                        : in std logic;
        I1, I2, I3, I0 : in std_logic;
                        : out std logic);
end mux4 1;
architecture RTL of mux4_1 is
begin
  process(S1, S0, E, I1, I2, I3, I0)
 begin
    if E = 0' then
      if s1 = '0' and s0 = '0' then
        0 <= I0;</pre>
      elsif s1 = '0' and s0 = '1' then
        0 <= I1;</pre>
      elsif s1 = '1' and s0 = '0' then
        0 <= I2;</pre>
      else
        0 <= I3;</pre>
      end if;
    else
          <= '0';
      0
    end if;
  end process;
end RTL;
```

Sentencia IF

23



```
library ieee;
use ieee.std logic 1164.all;
architecture RTL of mux4_1 is
    signal SEL : std_logic_vector(1 downto 0);
begin
SEL <= S1&S0;
  process(SEL, E, I1, I2, I3, I0)
  begin
    if E = '0' then
  if SEL = "00" then
        O <= IO;
      elsif SEL = "01" then
        0 <= I1;</pre>
      elsif SEL = "10" then
        O <= I2;
      else
       O <= I3;
      end if;
    else
      0
          <= '0';
    end if:
  end process;
end RTL;
```

Modelado de Sistemas Computacionales

25

Sentencia IF



```
para síntesis de subsistemas
               les en VHDL.
               cional
```


ado E ¶ S1 ¼ S0 la 13


Tema l<u>a</u> 12

l 🖟 1<u>4</u> 10 ₩ SEL[1:0]

l∰ 0

```
end mux4 1;
architecture RTL of mux4_1 is
    signal SEL : std_logic_vector(1 downto 0);
SEL <= S1&S0;
 O <= I2;
else
O <= I3;
end if;
   end if;
end process;
end RTL;
```





```
library ieee;
use ieee.std_logic_1164.all;
entity mux4 1 is
port(E, S1, S0
         E, $1, $0 : in std_logic;

I1, I2, I3, I0 : in std_logic;

O : out std_logic);
end mux4 1;
architecture RTL of mux4_1 is
  signal SEL : std_logic_vector(1 downto 0);
  process (S1, S0, E, I1, I2, I3, I0)
  begin
  SEL <= S1&S0;
    if E = '0' then
if SEL = "00" then
         0 <= I0;</pre>
       elsif SEL = "01" then
         O <= I1;
       elsif SEL = "10" then
         0 <= I2;</pre>
       else
         O <= I3;
       end if;
     else
            <= '0';
       0
     end if;
  end process;
end RTL;
```


¡El código es erróneo!

WARNING: [Synth 8-614] signal 'SEL' is read in the process but is not in the sensitivity list [C:/...]

Modelado de Sistemas Computacionales

27

Sentencia IF





Tema 3:Modelado para síntesis de subsistemas combinacionales en VHDL.

¼ I1 ¼ I0

0


```
library ieee;
use ieee.std_logic_1164.all;
entity mux4 1 is
port(E, S1, S0
                                                  E, \overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\overline{\ov
 end mux4 1;
architecture RTL of mux4_1 is
             signal SEL : std_logic_vector(1 downto 0);
             process(S1,S0,SEL,E,I1,I2,I3,I0)
            begin
            SEL <= S1&S0;
                         if E = '0' then
if SEL = "00" then
                                                  0 <= I0;</pre>
                                       elsif SEL = "01" then
                                                 O <= I1;
                                       elsif SEL = "10" then
                                                   0 <= I2;</pre>
                                        else
                                               O <= I3;
                                       end if;
                         else
                                                               <= '0';
                                    0
                         end if;
             end process;
end RTL;
```


¡Esta, es una mala solución!

Modelado de Sistemas Computacionales

29

end mux4_1;
architecture RTL of mux4_1 is
 signal SEL : std_logic_vector(1 downto 0); process (S1, S0, SEL, E, I1, I2, I3, I0) síntesis de subsistemas ¼ S1 ¹₽ S0 SEL <= S1&S0; 堝 I3 if E = '0' then
 if SEL = "00" then
 0 <= 10;
 elsif SEL = "01" then
 0 <= 11;
 elsif SEL = "10" then
 0 <= 12;</pre> ¼ l2 ¼ l1 es en VHDI ¹<u>₽</u> 10 ■ SEL[1:0] u o ₽ else 0 <= I3; end if; else acional <= '0'; 0 para end if; end process;
end RTL;








Va S0_i Va I3_i Va I2_i

```
Simulación temporal.
 SEL <= S1&S0;
```

```
process (SEL, E, I1, I2, I3, I0)
begin
  if E = '0' then
  if SEL = "00" then
       O <= I0;
     elsif SEL = "01" then
       0 <= I1;</pre>
```








Modelado de Sistemas Computacionales

31

Sentencia IF

¡Todos los modelos generan la misma estructura!



El modelo correcto es:

```
SEL <= S1&S0;
  process(SEL, E, I1, I2, I3, I0)
  begin
    if E = '0' then
       if SEL = "00" then
       0 <= I0;
elsif SEL = "01" then</pre>
         0 <= I1;</pre>
```



☐ Modelado de un Multiplexor de 4:1 con VHDL 2008.

```
library ieee;
use ieee.std logic 1164.all;
entity mux4_1 is
 port( E, S1, S0
                       : in std_logic;
        I1, I2, I3, I0 : in std_logic;
                        : out std logic);
end mux4 1;
architecture RTL of mux4 1 is
begin
 process (all)
 begin
    if E = '0' then
      if s1 = '0' and s0 = '0' then
        0 <= I0;</pre>
      elsif s1 = '0' and s0 = '1' then
        0 <= I1;</pre>
      elsif s1 = '1' and s0 = '0' then
        O <= I2;
        0 <= I3;</pre>
      end if;
    else
          <= '0';
      \circ
    end if;
  end process;
end RTL;
```

VHDL-08 permite simplificar la lista de sensibilidad de los procesos utilizando la palabra reservada *all* para declarar todas las entradas

Esto permite reducir notablemente los errores de síntesis.

Modelado de Sistemas Computacionales

33

Sentencia IF

☐ Cosas que se pueden hacer y no.

```
library ieee;
use ieee.std_logic_1164.all;
entity mux4_1 is
   port( E, S1, S0 : in
                             : in std logic;
          I1, I2, I3, I0 : in std_logic;
0 : out std_logic);
end mux4 1;
architecture RTL of mux4_1 is
Begin
process(S1, S0, E, I1, I2, I3, I0)
  begin

if E = '0' then

if S1&S0 = "00" then

0 <= I0;

elsif S1&S0 = "01" then
                                                                                      Vivado(AMD Xilinx)
                                         Error: found "2" definition of operator, cannot determine exact overloaded
                                                                                                                         matching definition for "="
        elsif S1&S0 = "10" then
                                                                                   Quartus(Intel-Altera)
          0 <= I2;</pre>
        else
                                              Error (10327): can't determine definition of operator ""="" -- found 2 possible definitions
          O <= I3;
        end if;
     else
                                                              Hay ambigüedad en cuanto al tipo de datos de la expresión
            <= '0';
       0
     end if;
  end process;
```

```
if std_logic_vector'(S1&S0) = "00" then
```

La sintaxis *std_logic_vector'(*)es una expresión VHDL cualificada (*qualified expression*).


```
if std_logic_vector'(S1, S0) = "00" then
```

La expresión entre paréntesis se interpreta como una agregación que se convierte en un vector. resultante que debe ser *std_logic_vector*. Con la notación de la expresión cualificada, se define explícitamente el tipo de dato resultante.



- ☐ Sentencia de asignación condicional
 - Permite desviar el flujo de la ejecución de forma similar a las sentencia if.
 - Es sensible a las señales que aparecen en las expresiones de las formas de ondas o en las propias condiciones.

☐ En VHDL-93 es una sentencia concurrente y va siempre fuera de los procesos.




Modelado de Sistemas Computacionales

35

Sentencia de asignación condicional

☐ En VHDL-08 puede ser una sentencia concurrente o secuencial según si va fuera o dentro de los procesos.

```
library ieee;
use ieee.std logic 1164.all;
entity mux4 1 sec is
                        : in std logic vector(1 downto 0);
  port( sel
        D0, D1, D2, D3 : in std logic vector(7 downto 0);
                        : out std logic vector(7 downto 0));
end mux4 1 sec;
architecture rtl 1 of mux4 1 sec is
begin
  process (all)
  begin
    S \le D0 when (sel = "00" ) else
         D1 when (sel = "01" ) else
         D% when (sel = "10")
                                else
         D3 when (sel = "11")
                                else (others => '0');
  end process;
end architecture:
                          La asignación también puede ser a una variable
```






Comparativa.

```
S <= D0 when (sel = "00" ) else
    D1 when (sel = "01" ) else
     D2 when (sel = "10") else
     D3 when (sel = "11")
                          else (others=>'0');
```

```
process (all)
 begin
    S <= D0 when (sel = "00" ) else
         D1 when (sel = "01") else
         D2 when (sel = "10") else
         D3 when (sel = "11") else (others => '0');
  end process;
```

```
process(all)
 begin
   if SEL = "00" then
     S <= D0;
   elsif SEL = "01" then
     S <= D1;
   elsif SEL = "10" then
     S <= D2;
   elsif SEL = "11" then
     S <= D3;
     else
     S<=(others=>'0');
   end if;
 end process;
```



Modelado de Sistemas Computacionales

37


Comparativa.

```
S <= D0 when (sel = "00" ) else
    D1 when (sel = "01" ) else
    D2 when (sel = "10") else
    D3:
```

```
process (all)
  begin
    S \leftarrow D0 when (sel = "00" ) else
          D1 when (sel = "01" ) else
         D2 when (sel = "10") else
          D3;
  end process;
```

```
Sentencias condicionales
```

```
process(all)
 begin
   if SEL = "00" then
     S <= D0;
   elsif SEL = "01" then
     S <= D1;
   elsif SEL = "10" then
     S <= D2;
   elsif
  end if;
 end process;
```





- Operadores relacionales
 - Permiten comparar objetos y datos.
 - Admiten cualquier tipo de datos.
 - Devuelven un valor boolean (true ó false).
 - Los objetos comparados deben ser del mismo tipo.

```
OPERACIÓN OPERADOR

Igual =

Diferente /=

Mayor que >

Menor que <

Mayor o igual que >=

Menor o igual que <=
```

```
signal s1,s2,s3 : std_logic_vector(3 downto 0);
signal s4 : std_logic_vector(2 downto 0);
signal r1,r2 : std logic;
signal ROW : in std logic vector(3 downto 0);
                                                                  c when (a = '1') else
                                                                   d when (b = '1')
if (ce = '1') and (ROW = x"F") then
. . .
                                           ROW = 4x"F"
                                                                    Para VHDL-2008
                                           ROW = 4d"15"
if (s1=s2) then
y \le c \text{ when (s1=s2) else.}
                                                                       Alinea a la
                                                                       izquierda
                                                                                       Compara a
                                                                                       derechas
if (s3<s4) then
                                                                         s3
y \le c \text{ when } (s3 \le s4) \text{ else.}
                                                                                      0
                                                                         s4
```

Modelado de Sistemas Computacionales

39

Sentencias condicionales

☐ El paquete *numeric_std* permiten comparar *un/signed* con enteros.


```
signal counter_bit: unsigned(4 downto 0);
signal CE : std_logic;

---
if (CE = '1') and (counter_bit < 8) then
    counter_bit <= counter_bit+1;
elsif (busy = '0') and (counter_bit = 8) then
    counter_bit <= (others => '0');
end if;
```

```
H <= D0 when (counter_bit < 8) else
   D1 when (counter_bit >7) and (counter_bit < 12) else
   D2 when (counter_bit >11) and (counter_bit < 14) else
   D3;</pre>
```

```
counter_bit <= 0; ← Error, tipos diferentes
```

☐ Hay que tener mucho cuidado con las construcciones if incompletas. Pueden generar (inferir) latches.



WARNING: [Synth 8-327] inferring latch for variable 'y_reg' [C:/. . . .]

¿Cuánto vale y para a='0' y b='0'?



El valor que tenía

¡Es un circuito secuencial ya que tiene memoria!


Modelado de Sistemas Computacionales

¡Es un error que se comete a menudo!

41


Sentencias condicionales





```
process (all)
begin
    y<= '0';
  if (a='1')
             then
    y <= c;
  elsif (b = '1') then
    y <= d;
  end if;
end process;
```

```
\leq c when (a = '1') else
   d when (b = '1') else
   '0';
```






Solución incorrecta.

```
process(all)
begin
  if (a='1') then
    y <= c;
elsif ( b = '1') then
    y <= d;
else
    y<= y;
end if;</pre>
```

```
process(all)
begin
    y<= y;
    if (a='1') then
    y <= c;
    elsif ( b = '1') then
    y <= d;
    end if;
end process;</pre>
```

```
y <= c when (a = '1' ) else
d when (b = '1' ) else
y;
```



Modelado de Sistemas Computacionales


43

Sentencias condicionales

☐ Otra forma generar (inferir) latches.

ENTRADAS	SALIDAS		
	A_MAYOR_B	B_MAYOR_A	A_IGUAL_B
A > B	1	0	0
A < B	0	1	0
A = B	0	0	1

```
process (A, B)
begin
  if A = B then
    A_IGUAL_B <= '1';
elsif A > B then
    A_MAYOR_B <= '1';
else
    B_MAYOR_A <= '1';
end if;
end process;</pre>
```



```
■ Solución.
```

```
process (A, B)
  begin
                <= '0';
    A IGUAL B
                <= '0';
    A MAYOR B
                <= '0';
    B MAYOR A
    if A = B then
      A_IGUAL_B <= '1';
    elsif A > B then
      A_MAYOR_B <= '1';
    else
      B_MAYOR_A <= '1';
    end if;
  end process;
```

```
process (A, B)
  begin
    if A = B then
      A IGUAL B <= '1';
      A_MAYOR_B <= '0';
      B_MAYOR_A <= '0';
    elsif A > B then
      A IGUAL B <= '0';
      A_MAYOR_B <= '1';
      B MAYOR A <= '0';
    else
      A IGUAL B <= '0';
      A MAYOR B <= '0';
      B MAYOR A <= '1';
    end if;
  end process;
```

```
a[3:0] D A MAYOR B A IGUAL B B MAYOR A
```

Para evitar los latchs: ¡a todas las señales DE SALIDA DE UN PROCESO COMBINACIONAL siempre se le debe asignar un valor, independientemente del camino seguido en la ejecución del proceso!

Modelado de Sistemas Computacionales

45

Sentencias condicionales



■ Solución incorrecta.

```
process (A, B)
  begin
    if A = B then
      A IGUAL B <= '1';
      A MAYOR B <= '0';
      B MAYOR A <= '0';
    end if;
    if A > B then
      A_IGUAL_B <= '0';
      A_MAYOR_B <= '1';
      B_MAYOR_A <= '0';
    end if;
    if B > A then
      A_IGUAL_B <= '0';
      A MAYOR B <= '0';
      B_MAYOR_A <= '1';
    end if;
  end process;
                                                                                      Q
                                                                                                  → A_MAYOR_B
                                                                                  G PRE
                                                                                  DCLR
                                                                                                  B_MAYOR_A
                                                                                      Q
                                                                                  G PRE
                                                                                  D CLR
                                                                                                 -

□ A_IGUAL_B
                                                                                      Q
```



Antes de VHDDL-08 era necesario que las expresiones condicionales devolvieran un valor tipo boolean (true o false) ahora pueden devolver un valor tipo bit o std_ulogic (1= true y 0= false). También std_ulogic.

SUBTYPE std logic IS resolved std ulogic;

```
process (A, B, SEL)
begin
  if SEL = '0' then
    Z1 <= A;
  else
    Z1 <= B;
  end if;
end process</pre>
```

process (all)
begin
 if not SEL then
 Z1 <= A;
else
 Z1 <= B;
end if;
end process</pre>

VHDL93

if (A='1' and B='0' and C='1) then

if (A and not B and C) then

VHDL2008

```
if (A and not B and C='1') then
¡Error!
```

```
if a = '1' and b = '1' and d = x"A" then
```

if a and b and d = 4d"10" then

No se puede realizar operaciones lógicas entre tipo bit/std_ulogic con boolean.

Modelado de Sistemas Computacionales

47

¡Error!

Sentencias condicionales

C='0') else E;

☐ Es lo mismo para la asignación condicional.

```
O<= A when (B and not C) else E;

O<= A when (B and C='0') else E;

| Error!

O<= A when (B and not C and d = 4d"10") else E;
| Error!

O1 <= (C and E) when (A = '0' and B = '0') else
(C xor E) when (A = '0' and B = '1') else
(C or E) when (A = '1' and B = '0') else
```

```
O1 <= (C and E) when (not A and not B) else
(C xor E) when (not A and B) else
(C or E) when (A and not B) else
C nor not E;
```


C nor E;



☐ VHDL-08 define nuevos operadores relacionales que devuelven un valor tipo *bit* o *std ulogic* $(1 \circ 0).$

Resultado			
boolean	bit/std_ulogic		
=	?=		
/=	?/=		
<	?<		
<=	?<=		
>	?>		
>=	?>=		

OPERANDOS		RESULTADO	
X	Y	X=Y	X=?Y
'0'	'0'	true	'1'
'0'	'1'	false	'0'
'0'	'L'	false	'1'
'0'	'H'	false	'0'
'0'	21	false	'1'
'1'	'1'	true	'1'
'1'	'L'	false	'0'
'1'	Ţ	false	'1'
'1'	2	false	'1'
'1' '1'	'H'		'1' '1'



Modelado de Sistemas Computacionales

49

Sentencias condicionales

☐ Al devolver un valor tipo *bit* o *std_ulogic* (1 o 0) los operandos relacionales con ? se pueden utilizar en las asignaciones.

```
signal A, B : std logic vector(3 downto 0);
                               signal S: std logic;
S <= A ?= B;
                               begin
                                 S <= '1' when A = B else '0';
                                              : unsigned(3 downto 0);
                               signal C, D
                                signal S: std logic;
S <= C ?> D;
                               begin
                                 S <= '1' when C > D else '0';
```



□ VHDL-08 define las funciones *maximum* y *minimum* que devuelven el mayor o el menor respectivamente de dos valores.

Pueden trabajar con escalares y vectores.

```
signal MAX,MIN,X,Y : std_logic_vector(7 downto 0);
. . .
begin
. . .
```

```
MAX<=maximum( X,Y);</pre>
MIN<=minimum( X,Y);</pre>
```

Modelado de Sistemas Computacionales

process (all) begin if X > Y then $MAX \le X;$ else $MAX \le Y;$ end if; end process; 0[7:0] MAX[7:∅] X[7:0] Y[7:0] 0[7:0] -**□** MIN[7:0] 0 process(all) begin if X > Y then $MAX \le X;$ else MAX <= Y; end if; end process; 51

Otros operadores





☐ Funciones *maximum* y *manimum*.

maximum(123,X);

Asignación correcta.

MAX<=





Multiplexores

☐ Multiplexor de 4 canales, otro modelado .

Modelado de Sistemas Computacionales

Se deben contemplar todas las combinaciones

```
library ieee;
use ieee.std_logic_1164.all;
architecture rtl of mux 4_1 is
    signal sel : std_logic_vector(1 downto 0);
   sel <= S1 & S0;
   process(all)
  begin
if E = '0' then
        case sel is
                                                      10
                                                                                 00
                         =>
             O <= IO;
                                                                                 01
                                                      11
                                                                                       0
          when "01"


0 <= I1;

when "10"
                         =>
                                                      12
                                                                                 10
                                                                                 11
                                                      13
                                                                                                                     0
             O <= I2;
                                                                                                                     1
                                                                             S[1:0]
          when
                         =>
                                                     S0
             0 <= I3;</pre>
                                                                                                                     S
                                                     S1
          when others =>
O<= '0';</pre>
                                                      Ε
        end case;
     else
O
               <= '0';
     end if;
end process;
end architecture;
```



Decodificadores.

Es un circuito combinacional de m entradas y N salidas ($2^m \ge N$) de las que en cada momento se activa "sólo" una de ellas.



Sel[1:0]	O[30]
00	0001
01	0010
10	0100
11	1000

```
library ieee;
use ieee.std_logic_1164.all;
entity decoder is
    sel : in std_logic_vector(1 downto 0);
        : out std_logic_vector(3 downto 0));
   0
end decoder;
architecture rtl of decoder is
 process (sel) is
 begin
    case sel is
     when "00"
       0 <= "0001";
      when "01"
                 =>
       0 <= "0010";
      when "10" =>
       0 <= "0100";
      when others =>
       0 <= " 1000 ";
     end case;
 end process;
end rtl:
```

Modelado de Sistemas Computacionales

55

Decodificadores

☐ Sentencia *null*. Es una sentencia secuencial

```
library ieee;
use ieee.std_logic_1164.all;
entity decoder is
                                                     ¡La sentencia null puede inferir latches!
    sel : in std_logic_vector(1 downto 0);
    Ω
         : out std_logic_vector(3 downto 0));
end decoder;
architecture rtl of decoder is
begin
  process (sel) is
  begin
    case sel is
      when "00"
                                          when others =>
        0 <= "0001";
      when "01"
                                               0 <= " 1000 ";
                                           end case;
        0 <= "0010";
      when "10"
        0 <= "0100";
      when "11"
        0 <= "1000";</pre>
      when others =>
                                           when others =>
        null;
                                                o <= "0000 ";
    end case;
                                           end case;
  end process;
end rtl;
```



```
library ieee;
use ieee.std_logic_1164.all;
entity decoder is
  port (
    sel : in std logic vector(1 downto 0);
    \cap
          : out std logic vector(3 downto 0));
end decoder;
architecture rtl of decoder is
begin
 process (sel) is
  begin
    case sel is
      when "00"
                   =>
        0 <= "0001";
      when "01"
                  =>
        0 <= "0010";
      when "10"
                  =>
        0 <= "0100";
      when others =>
                                                                      "0001"
        0 <= "1000";
    end case;
                                                                      "0010"
                                                                             01
                                                                                     O[3:0]
  end process;
                                                                                                         O[3:0]
                                                                      "0100"
end rtl;
                                                                             10
                                                                      "1000"
                                                                         S[1:0]
                         sel[1:0]
```

Modelado de Sistemas Computacionales

57



Sentencias de selección condicional

- ☐ Sentencia *case*.
 - □ Permiten seleccionar el grupo de sentencias que deben ejecutarse entre un conjunto de posibilidades.
 - Las alternativas son excluyentes (sólo se debe satisfacer una).
 - ☐ Se deben contemplar todas las posibilidades.


```
[etiqueta:]case expresión is
  when elección =>
        sentencias_secuenciales
  {when elección =>
        sentencias_secuenciales }
  end case [etiqueta];
```

¡La sentencia case sólo se pueden utilizar dentro de los procesos.!



- ☐ Sentencia with select.
 - ☐ Se deben contemplar todas las posibilidades.
 - ☐ En VHDL-93 es una sentencia concurrente y va siempre fuera de los procesos.

☐ Modelado de un multiplexor 4:1.




Modelado de Sistemas Computacionales

59

Sentencias de selección condicional

■ En VHDL-08 puede ser una sentencia concurrente o secuencial según si va fuera o dentro de los procesos.

```
process (all) is
  begin
  with sel select
  O <=
    I0 when "00",
    I1 when "01",
    I2 when "10",
    I3 when others;
end process;</pre>
```



☐ Dentro de un proceso, también se puede utilizar con una variable.

```
process (all) is
variable R: std_logic;
begin
    . . .
    with AUX select
    R :=
    A when "00",
    B when "01",
    C when "10",
    D when others;
    . . .
end process;
```




■ Particularidades de las herramientas.

Vivado 22.2 dice:

```
null_wheh_cthers;

Error: cannot use a null waveform in a concurrent signal assignment
```

Quartus Prime Lite 19.1:



Modelado de Sistemas Computacionales

61

Sentencias de selección condicional

Modelado de un decodificador 2:4.

```
with sel select
    O <=
    "0001" when "00",
    "0010" when "01",
    "0100" when "10",
    "1000" when others;
                                                                       "0001"
                                                                                  O[3:0]
                                                                                             O[3:0]
                                                                        "1000"
process (all) is
 begin
                                                                          S[1:0]
 with sel select
                                        sel[1:0]
    0 <=
    "0001" when "00",
    "0010" when "01",
    "0100" when "10",
    "1000" when others;
end process;
```

Sentencias de selección condicional



Sel[1:0]	O[30]	
00	0001	
01	0010	
10	0100	
11	1000	

```
architecture rtl of decoder is
begin
  process (sel) is
  begin
    case sel is
      when "00"
                    =>
         0(0) <= '1';
      when "01"
                   =>
         0(1) <= '1';</pre>
      when "10"
         0(2) \le '1';
       when others =>
         0(3) <= '1';</pre>
    end case;
  end process;
end rtl;
```

¿Qué problema plantea este código?

infiere latches!

Modelado de Sistemas Computacionales

63

☐ Solución.

Sel[1:0]	O[30]
00	0001
01	0010
10	0100
11	1000


0(3) <= '1';

end case;
end process;




■ Decodificadores BCD a 7 segmentos

- Se utilizan para controlar la visualización de datos en un display de 7 segmentos
- Cada segmento (a,b,c...g) a iluminar es un diodo led.











Modelado de Sistemas Computacionales


65



■ Displays









Decodificadores




$$I_D = 0$$




■ Displays






¡ El ánodo común se conectan a Vcc!



Display de ánodo común

¡Con un nivel bajo en los cátodos se ilumina el segmento!



¡ El cátodo común se conectan a Gnd!



Display de cátodo común

¡Con un nivel alto en los ánodos se ilumina el segmento!

Modelado de Sistemas Computacionales

67


Decodificadores

□ Displays

activas a

nivel bajo!


Display de ánodo común




bajo se ilumina

el segmento!

Display de cátodo común




¡Las salidas del driver son activas a nivel alto!



- Displays
 - Displays de ánodo Común.

$$I_{D} = \frac{V_{cc} - V_{OL} - V_{F}}{R}$$

$$V_{OL} \qquad I_{D} = 0$$




Modelado de Sistemas Computacionales

69

Decodificadores


■ Displays

Displays de cátodo Común.




$$I_D = \frac{V_{OH} - V_F}{R}$$

$$I_D = 0$$





Decodificadores BCD a 7 segmentos para un display de cátodo común



Modelado de Sistemas Computacionales

```
process (dato) is
  begin
     case dato is --gfedcba
          nen x"0" =>
display <= "0111111";
        when x"0"
          nen x"1" => display<= "0000110";
        when x"1"
          hen x"2" =>
display <= "1011011";
        when x"2"
                        =>
        when x"3
          display <= "1001111";</pre>
          hen x"4" =>
display <= "1100110";
        when x"4
        when x"5
          display <= "1101101";
           display <= "1111101";
          nen x"7" =>
display <= "0000111";
nen x"8" ->
        when x"7
        wnen x"8" =>
display <= "11111111";
when x"9" =>
          nen x"9" => display <= "1100111";
        wnen x"A" =>
display <= "11101111";
when x"B" =>
          display <= "11111100";
           display <= "0111001";
        when x"C"
          nen x"D" =>
display <= "1011110";
        when x"D"
          nen x"E" => display <= "1111001";
        when x"E"
          nen x"F" => display <= "1110001";
        when x"F"
        when others =>
          display <= "0000000";
     end case;
  end process;
```

Codificadores


71



Son circuitos combinacionales que proporcionan una combinación en las salidas que permiten identificar la entrada activa.

S[1..0]

00



010	U 1
100	10
A[20]	S[10]
000	00
001	00
010	01
011	01
100	10
101	10
110	10
111	10

001

010

m entradas y N salidas (2^N≥m)

```
S <= "10" when A(2) = '1' else
"01" when A(1) = '1' else
"00";
```



Modelado de un codificador con prioridad 4:2

	Entra	adas	Salidas			
E3	E2	E 1	E0	S1	SO	<u>P</u>
0	0	0	0	0	0	0
X	X	Χ	1	0	0	1
X	X	1	0	0	1	1
X	1	0	0	1	0	1
1	0	0	0	1	1	1

```
S \le "11" when E(3) = '1' else
      "10" when E(2) = '1' else
      "01" when E(1) = '1' else
      "00" when E(0) = '1' else
      "00";
P \le '1' \text{ when } E(0) = '1' \text{ or } E(1) = '1' \text{ or }
                  E(2) = '1' \text{ or } E(3) = '1' \text{ else}
                  '0';
```

library ieee; use ieee.std logic 1164.all; entity codif 4 2 is port(E : in std_logic_vector(3 downto 0); P : out std logic; S : out std_logic_vector(1 downto 0)); end codif 4 2; architecture RTL of codif 4 2 is begin process(E) begin if E(0) = '1' then P <= '1'; S <= "00"; elsif E(1) = '1' then P <= '1'; S <= "01"; elsif $\mathbb{E}(2) = '1'$ then P <= '1'; s <= "10"; elsif $\mathbb{E}(3) = '1'$ then P <= '1'; S <= "11"; else P <= '0'; S <= "00"; end if; end process; end RTL;

Modelado de Sistemas Computacionales

73

Modelado de un codificador con prioridad 8:3.

	Entradas								Sali	das	
E7	E6	E 5	E4	E3	E2	E1	E0	S2	S1	S0	P
0	0	0	0	0	0	0	0	0	0	0	0
X	X	X	X	X	X	X	1	0	0	0	1
X	X	X	X	X	X	1	0	0	0	1	1
X	X	X	X	X	1	0	0	0	1	0	1
X	X	X	X	1	0	0	0	0	1	1	1
X	X	X	1	0	0	0	0	1	0	0	1
X	X	1	0	0	0	0	0	1	0	1	1
X	1	0	0	0	0	0	0	1	1	0	1
1	0	0	0	0	0	0	0	1	1	1	1

with E	select?	•	
S <=	3d"0" w	hen	"1",
	3d"1" w	hen	"10",
	3d"2" w	hen	"100",
	3d"3" w	hen	"1000",
	3d"4" w	hen	"10000",
	3d"5" w	hen	"100000",
	3d"6" w	hen	"-1000000",
	3d"7" w	hen	"10000000",
	3d"0" wh	en c	others;
P <= '(' when	E =	8d"0" else '1';

P<= or E;

Modelado de Sistemas Computacionales

Codificadores

VHDL-2008 aporta una nueva forma de la sentencia case llamada matching case que utiliza el operador ?=.

El operador ?= permite comparar elementos *std_ulogic* y todos los tipos derivados.

```
library IEEE; use IEEE.STD_LOGIC_1164.ALL;
entity codif_38 is
port(E: in std logic vector(7 downto 0);
     S: out std logic vector (2 downto 0);
     P: out std logic);
end codif_38;
architecture RTL of codif 38 is
begin
process(all) begin
    P<='0';
    case ? E is
        when "-----1" => S<=3d"0"; P<='1';
        when "----10" => S<=3d"1"; P<='1';
        when "----100" => S<=3d"2"; P<='1';
        when "----1000" => S<=3d"3"; P<='1';
        when "---10000" => S<=3d"4"; P<='1';
        when "--100000" => S<=3d"5"; P<='1';
        when "-1000000" => S<=3d"6"; P<='1';
        when "10000000" => S<=3d"7"; P<='1';
                       => S<=3d"0";
        when others
     end case?;
end process;
end RTL;
```



Modelado de un codificador con prioridad 8:3.

	Entradas								Sali	das	
E7	E6	E5	E4	E3	E2	E1	E0	S2	S1	SO	Р
0	0	0	0	0	0	0	0	0	0	0	0
X	Х	Х	Х	Х	Х	Х	1	0	0	0	1
Х	Х	Х	Х	Х	Х	1	0	0	0	1	1
X	Х	X	Х	Х	1	0	0	0	1	0	1
Х	Х	Х	Х	1	0	0	0	0	1	1	1
X	Х	Х	1	0	0	0	0	1	0	0	1
X	Х	1	0	0	0	0	0	1	0	1	1
X	1	0	0	0	0	0	0	1	1	0	1
1	0	0	0	0	0	0	0	1	1	1	1

¿Qué sucede si se pone?

```
for i in 0 to 7 loop
```

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all;
entity codificador_for is
  port(
    E : in std_logic_vector(7 downto 0);
    P : out std logic;
    S : out std logic vector(2 downto 0));
end codificador for;
architecture RTL of codificador_for is
begin
  process (E)
  begin
          <= '0';
    Ρ
          <= "000";
    S
    for j in 7 downto 0 loop
      if E(j) = '1' then
        P <= '1';
        S <= std logic vector(to_unsigned(j, 3));</pre>
      end if;
    end loop;
  end process;
end RTL;
```

Modelado de Sistemas Computacionales

75

Sentencia LOOP

- ☐ Permite ejecutar un grupo de sentencias secuenciales de forma repetitiva.
 - ❖ La sentencia básica es loop
 - Hay tres formas de crear un bucle:
 - Sólo con *loop*, siempre se obtiene un bucle infinito (no es sintetizable)
 - Con **for**, siempre se obtiene un bucle finito (es sintetizable)
 - Con while el bucle puede ser finito o infinito según la sentencia asociada.



Tema 3:Modelado para síntesis de subsistemas


combinacionales en VHDI

☐ Bucle *for*:

Permite ejecutar un bucle un número fijo de veces.



El índice es una variable entera que no se declara y que cambia en una unidad por cada ejecución del bucle a lo largo del rango especificado.



77

Sentencia LOOP

architecture rtl of num_1s_b is
 signal aux_a : unsigned(2 downto 0);
begin -- rtl

process (A)
begin
 aux_a <= (others=>'0');
 for j in 4 downto 0 loop
 if A(j)='1' then
 aux_a<=aux_a+1;
 end if;
 end loop; -- j
 S<=std_logic_vector(aux_a);
end process;
 S_a<=std_logic_vector(aux_a);</pre>

ທ	
7	
റ്റ	
₹	
7	_
υ,	\Box
Φ .	Ŧ
ਠ	₹
w	
<u>~</u>	
(y)	<u>e</u>
<u>o</u>	40
۲	g
=	<u></u>
S	Ø
Ø	\subseteq
2	0
Œ	77
_	\simeq
_	~
$\underline{\mathbf{c}}$.=
\mathbf{z}	2
w	
Φ	
0	9
Õ	

ä	Name	Value	0 ns	100 ns	200 ns	300 ns	400 ns
g	> a A[4:0]	10100	10101	11111	00000	00100	10100
	> 🛂 aux_a[2:0]	2	1	2	0	1	2
	> 🛂 S[2:0]	1	0	1	2	0	1
	> 🛂 S_a[2:0]	2	1	2	0	1	2



```
architecture rtl of num 1s b is
 signal aux a : unsigned(2 downto 0);
begin -- rtl
process (A, aux a)
                     process (all)
                                                 Para VHDL-2008
begin
   aux a <= (others=>'0');
   for j in 4 downto 0 loop
     if A(j)='1' then
       aux a<=aux a+1;
     end if;
   end loop;
               -- j
   S<=std_logic_vector(aux_a);</pre>
end process;
  S_a<=std_logic_vector(aux_a);</pre>
end rtl;
                 Name
                                Value
                  M[4:0]
                               10101
                  Maux_a[2:0]
                  S[2:0]
                   S a[2:0]
```

Vivado Simulator 2017.4 Time resolution is 1 ps FATAL_ERROR: Iteration li

FATAL_ERROR: Iteration limit 10000 is reached. Possible zero delay oscillation detected where simulation time can not advance. Please check your source code. Time: 0 ps Iteration: 10000

Modelado de Sistemas Computacionales

79

Sentencia LOOP

☐ Para que sea sintetizable, El rango debe ser estático;

а	0011	1010	1001	1111	0000
S	000000000001111	000001111111111	000000111111111	111111111111111	0000000000000000000001

¡ El código es válido, pero no para síntesis!

entidades,



- Es una característica que se puede asociar a un elemento del lenguaje:
 Tipos, subtipos, procedimientos, funciones, señales, variables, constantes, arquitecturas, configuraciones, paquetes y componentes.
- Proporcionan información de esos elementos
- Atributo de un elemento ≠ valor de ese elemento.
- Se utilizan para:
 - Mejorar la portabilidad del código.
 - Controlar el proceso de síntesis.
- Pueden ser:
 - Atributos predefinidos
 - Definibles por el usuario

Modelado de Sistemas Computacionales

81

Atributos



☐ Atributos de rango de vectores.

Todos son sintetizables

Atributo	Descripción			
A'left(n)	Valor izquierdo del rango n del vector A			
A'right(n)	Valor derecho del rango n del vector A			
A'low(n)	Valor mínimo del rango n del vector A			
A'high(n)	Valor máximo del rango n del vector A			
A'ascending(n)	Verdadero si el rango n del vector A es ascendente]		
A'range(n)	Rango n del vector A	Γ		
A'regverse_range(n)	Rango n del vector A invertido	Γ		
A'length(n)	Número de valores del rango n del vector A	Γ		

■ Atributos de tipo vector.

Algunos son sintetizables

Atributo	Descripción
T'base	Tipo base de T.
T'left	Valor más a la izquierda de T.
T'right	Valor más a la derecha de T.
T'low	Valor mínimo de T.
T'high	Valor máximo de T.
T'ascending	Verdadero si T tiene rango ascendente.
T'image(x)	Representación textual del valor x del tipo T.
T'value(x)	Valor expresado por la cadena de caracteres.
T'pos(x)	Posición ocupada por x en T.
T'val(x)	Valor de la posición x en T.
T'succ(x)	Valor de la posición siguiente a x en T.
T'pred(x)	Valor de la posición anterior a x en T.
T'leftof(x)	Valor de la posición derecha a x en T.

Modelado de Sistemas Computacionales

```
signal A : std_logic_vector(3 downto 0);
```

```
process (A)
  variable aux_a : unsigned(2 downto 0);
begin
  aux_a := (others=>'0');
  for j in 3 downto 0 loop
   if A(j)='1' then
    aux_a:=aux_a+1;
  end if;
  end loop; -- j
  S<=std_logic_vector(aux_a);
end process;</pre>
```

```
process (A)
  variable aux_a : unsigned(2 downto 0);
begin
  aux_a := (others=>'0');
  for j in A'range loop
   if A(j)='l' then
      aux_a:=aux_a+1;
  end if;
  end loop; -- j
  S<=std_logic_vector(aux_a);
end process;</pre>
```

¿Cuáles son más versátiles?

```
signal S : std_logic_vector(2 downto 0);
```

```
process (A)
  variable aux_a : integer;
begin
  aux_a := 0;
  for j in A'range loop
    if A(j)='1' then
      aux_a:=aux_a+1;
    end if;
  end loop; -- j
S<=std_logic_vector(to_unsigned(aux_a,3));
end process;</pre>
```

```
process (A)
  variable aux_a : integer;
begin
  aux_a := 0;
  for j in A'range loop
   if A(j)='1' then
      aux_a:=aux_a+1;
  end if;
  end loop; -- j
S<=std_logic_vector(to_unsigned(aux_a,s'length));
end process;</pre>
```

Modelado de Sistemas Computacionales

83



☐ Atributos de señales.

Atributo	Descripción				
S'delayed(t)	Señal S demorada t unidades de tiempo.				
S'stable(t)	Señal booleana verdadera si S es estable hace t unidades de tiempo.				
C?: -+(4)	Señal booleana verdadera si no ha habido ninguna asignación a S es				
S'quiet(t)	desde t unidades de tiempo.				
S'transaction	Señal de tipo bit, vale '1' cuando hay una asignación a S.				
S'event	Verdadero si ocurre un evento en S.				
S'active	Verdadero si ocurre una asignación sobre S.				
S'last_event	Unidades de tiempo desde el último evento en S.				
S'last_active	Unidades de tiempo desde la última asignación sobre S.				
S'last value	Valor anterior de S.				
S'driving	Verdadero si el proceso actual excita la señal S.				
S'driving_value	Valor inyectado por el proceso actual sobre la señal S.				

if clk'event and clk = '1' then

Atributos




Crear el código VHDL que modele un sistema digital que realiza el control de apertura de una puerta mediante dos datos: usuario y clave seleccionados con sendos teclados.

Teclado numérico (1 a 9): permiten introducir la clave de usuario, de un solo dígito. Entregan en la salida Tcla[3:0] el código binario correspondiente a la tecla pulsada mientras que ésta está presionada. En caso de que no se pulse ninguna tecla estas salidas están a nivel

que un usuario pueda abrir la puerta deberá pulsar simultáneamente su tecla de usuario, *User_i*, y su **clave** de usuario. De esa manera se activará a nivel alto la salida Abrir y esta señal permitirá abrir la puerta.

User_i activada. Si se pulsa User_1 el valor de A[1:0] será 1, 2 si se pulsa *User_2*, 3 si lo es *User_3* y 4 si lo es *User_4*. Por su parte *Act* se pone a nivel


alto para indicar que se ha pulsado una tecla *User_i* y a 0 en caso contrario.




Cada vez que se pulsa una tecla de usuario, Act se pone a nivel alto

Modelado de Sistemas Computacionales

Ejemplo I









87



Ejemplo I







```
Usr[3:0]= Usr[3:0]
                                      1
                    Usr[3:0]/= Usr[3:0]
--BLq_3
         (comparador)
  S
                       when Clve = Tcla else '0';
```

```
--BLq 2 (multiplexor)

with a select

Clve <= clv_U1 when
A[1:0]
           Clve[3:0]
                                                                               when "01",
when "10",
when "11",
when "11",
                                                                                           "00"
  00
              0111
                                               clv_U2
clv_U3
clv_U4
x"0"
  01
              0100
  10
              0110
              0101
  11
                                                                                when others;
```

89

A[1:0] Dat[3:0] Abrir 00 0001 1 01 0010 1 10 0011 1 11 0100

```
Ejemplo I
```

```
--BLq_4 (Circ Combinacional)
                         Dat = std_logic_vector(unsigned("00"&A)+1)when aux = '1' else (others => '1');
     XX
0
           1111
```

```
--BLq 5 (Decodificador a 7 segmentos)
        Segs[6:0]
Dat[3:0]
                         process (Dat) is
        1111001
 0001
                         begin
                             0010
        0100100
                           case Dat is
when x"1"=>
when x"2"=>
 0011
        0110000
 0100
        0011001
        1111111
 resto
                           end case;
                      end process;
end rtl;
```

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity ejemplo_CC is
   port( Tcla
      Usr
                                                : in std logic_vector(3 downto 0);
: in std logic_vector(3 downto 0);
: out std logic_vector(6 downto 0);
: out std_logic_vector(6 downto 0);
                 Segs
                Abrir
                                                                                                                              with a select
Clve <= clv_U1 when "00",
clv_U2 when "01",
clv_U3 when "10",
clv_U4 when "11",
x"0" when others;
architecture rtl of ejemplo_CC is
   signal A :std logic vector (1 downto 0);
signal Act, S, aux :std logic;
signal Clve, Dat :std logic vector (3 downto 0);
constant clv U1:std logic vector (3 downto 0) := x"7";
constant clv U2:std logic vector (3 downto 0) := x"4";
constant clv U3:std logic vector (3 downto 0) := x"6";
constant clv U4:std logic vector (3 downto 0) := x"6";
egin
                                                                                                                              --BLq_3 (comparador)
S <- '1'when Clve = Tcla else '0';
                                                                                                                              aux <= S and Act;
Abrir <= aux;</pre>
--BLq 1 (codificador)
  -BLq_1 (codificador)
process (Usr)
begin -- process
case Usr is
when "1110" =>
A <= "00";
Act <= '1';
when "1011" =>
A <= "01";
Act <= '1';
when "1011" =>
A <= "10";
Act <= '1';
when "0111" =>
A <= "11";
when others =>
                                                                                                                            --BLq 4 (Circ Combinacional)
                                                                                                                              Dat<= std_logic_vector( unsigned("00"&A)+1)</pre>
                                                                                                                                          when aux = '1' else (others => '1');
                                                                                                                              --BLq_5 (Decodificador a 7 segmentos)
                                                                                                                              process (Dat) is
                                                                                                                             begin
                                                                                                                                  case Dat is
                                                                                                                                                                                  --afedcba
                                                                                                                                      when x"1"=> Segs
                                                                                                                                                                              <= "1111001";
                                                                                                                                       when x"2"=> Segs
                                                                                                                                                                              <= "0100100";
            when others =>
                A <= "00";
Act <= '0';
                                                                                                                                                                              <= "0110000";
                                                                                                                                       when x"3"=> Segs
                                                                                                                                       when x"4"=> Segs
                                                                                                                                                                            <= "0011001";
        end case;
                                                                                                                                       when others=> Segs <= "11111111";</pre>
    end process;
                                                                                                                                  end case;
                                                                                                                              end process;
                                                                                                                          end rtl;
             Modelado de Sistemas Computacionales
                                                                                                                                                                                                           91
```

Ejemplo I




□ Con VHDL-08

```
--BLq_2 (multiplexor)
with a select
    Clve <= clv U1 when "00",
clv U2 when "01",
clv U3 when "10",
clv U4 when "11",
x"0" when other
                      when others:
--BLq_3 (comparador)
         <= Clve ?= Tcla ;
  Abrir <= S and Act;
 --BLq_4 (Circ Combinacional)
  Dat<= std logic vector(unsigned("00"&A)+1)
         when Abrir ='1' else (others =>'1');
  --BLq 5 (Decodificador a 7 segmentos)
  process (all) is
  begin
    case Dat is
                              --gfedcba
                            <= "1111001";
       when x"1"=> Segs
       when x"2"=> Segs <= "0100100";
       when x"3"=> Segs <= "0110000";
       when x"4"=> Segs
                            <= "0011001";
       when others=> Segs <= "11111111";
    end case;
  end process;
end rtl;
```




Se pretende realizar un sistema que permite determinar el número de plazas libres de un aparcamiento y visualizarlas en 3 displays, siendo el número de plazas es 100.






93









☐ Conversión de binario a BCD. Algoritmo de suma y desplazamiento

Paso	Operación	Centenas	Decenas	Unidades	Dato Binario
					11111111
1	Desplazar 1			1	11111110
2	Desplazar 2			11	11111100
3	Desplazar 3			111	11111000
4	Sumar 3			1010	11111000
4	Desplazar 4		1	0101	11110000
_	Sumar 3		1	1000	11110000
5	Desplazar 5		11	0001	11100000
6	Desplazar 6		110	0011	11000000
7	Sumar 3		1001	0011	11000000
'	Desplazar 7	1	0010	0111	10000000
8	Sumar 3	1	0010	1010	10000000
0	Desplazar 8	10	0101	0101	
		2	5	5	

- 1. Se determina el número de columnas de 4 bits que debe tener el dato BCD resultante.
- 2. Si el valor de alguna de las columnas es mayor o igual a 5 se le suma 3.
- 3. Se desplaza un bit a la izquierda.
- Si el número de desplazamientos realizados es igual al número de bits del dato binario se da por finalizada la conversión y el dato BCD es el mostrado en las columnas del dato BCD.

Modelado de Sistemas Computacionales

95



Ejemplo II

```
--BLq 2 (conversor binario BCD)
process (ZEROS)
    variable aux : std logic vector(15 downto 0);
  begin
         -- process
                            := (others => '0');
    aux
    aux (6 downto 0)
                            := ZEROS;
    for i in 1 to 7 loop
       if unsigned (aux (10 \text{ downto } 7)) > 4 then
         aux (10 downto 7)
                           := std_logic_vector(unsigned(aux(10 downto 7))+3);
       end if;
       if unsigned(aux(14 downto 11)) > 4 then
         aux(14 downto 11) := std logic vector(unsigned(aux(14 downto 11))+3);
       end if;
                             := aux(14 downto 0)&'0';
        aux
    end loop;
                -- i
         <= aux (10 downto 7);
    Uni
         <= aux (14 downto 11);
    Cent \leq aux (15);
  end process;
```

- 1. Se determina el número de columnas de 4 bits que debe tener el dato BCD resultante.
- 2. Si el valor de alguna de las columnas es mayor o igual a 5 se le suma 3.
- 3. Se desplaza un bit a la izquierda.
- 4. Si el número de desplazamientos realizados es igual al número de bits del dato binario se da por finalizada la conversión y el dato BCD es el mostrado en las columnas del dato BCD.

Ejemplo II


```
4
                                                                        S_C[6:0]
                                                                  ന
                                                                         S_D[6:0]
                                                                  Bld
                         ZERO[6:0]
                                              Dec[3:0]
S[99:0]
                                     ස
                                              Uni[3:0]
```

```
--BLq 3 (Decodificador a 7 segmentos)
  with Uni select
  S U <= "1000000"
  "T1111001"</pre>
                             when "0000",
when "0001",
when "0010",
                                                  --0
                                                        --gfedcba
                                                        --1
--2
     "0100100"
                             when "0011".
     "0110000"
                                                         --3
                             when "0100",
     "0011001"
"0010010"
"0000010"
                                                         --4
                             when "0110",
when "0110",
                                                         --5
                                                         --6
     "1111000"
                              when
                                    "0111"
                                    "1000",
     "0000000"
                              when
                                    "1001"
     "0011000"
                                                         --9
                              when
                              when others;
  with Dec select
   S D <= "1000000"
   "1111001"</pre>
                             when "0000",
when "0001",
when "0010",
                                                  --0
                                                        --gfedcba
                                                        --1
--2
     "0100100"
                             when "0011",
     "0110000"
"0011001"
"0010010"
                                                         --3
                             when "0100",
                                                         --4
                                    "0101",
                              when
                                                         --5
                                    "0110",
     "0000010"
                                                         --6
                             when
     "1111000"
                             when
                                    "1000",
"1001",
     "0000000"
                             when
                              when
     "0110110"
                              when others;
  --BLq 4 (Decodificador a 7 segmentos 1 bit)
  S_C <= "10000000" when Cent='0' else "1111001" ;</pre>
end rtl;
```

Modelado de Sistemas Computacionales

97

Ejemplo II





Descripción estructural

- Describe la entidad como un conjunto de componentes conectados entre sí por señales.
- Un componente es una entidad previamente elaborada (compilada).
- Esto forma la base de un sistema de diseño jerárquico.
- Pueden coexistir con otros tipos de descripciones (algorítmico, flujo de datos)
- Proporcionan un mecanismo para particionar un diseño:
 - Favorecen la legibilidad de los diseños.
 - Favorece la simplificación de los diseños.

crono.vhd CONTADOR 0-59 PRESCALER **REGISTROS** prescaler.vhd DIVISOR **DECENAS** 10 y 5.10 CLK _ UNIDADES bcd2seg.vhd RST MÁQUINA DE ESTADOS **ANTIRREBOTES** EN200Hz P cnt_cap.vhd CONTROL DE LA VISUALIZACIÓN

Modelado de Sistemas Computacionales

99

Componentes



Componentes.

- * Representa una entidad declarada en un diseño o librería previamente compilada.
- ❖ Hay que realizar dos acciones, una en VHDL-93:
 - Declaración:
 - Instanciación.
- ❖ La instanciación es la sentencia concurrente, En ella se especifica la interconexión de las señales del componente dentro del diseño en el que está siendo utilizado.

Declaración

component identificador [is] [generic (lista_genéricos);] [port (lista_puertos);]

end component [identificador];

Instanciación

```
etiqueta: nombre_componente
       [ genenic map lista_asociación];
       [ port map lista_asociación];
```

Para VHDL-87

Para VHDL-93



decodificador.vhd

```
entity decodificador is
port(
 S: in std_logic_vector(3 downto 0);
  I: in std logic;
  Z: out std logic vector(7 downto 0));
end entity;
```

raiz.vhd

```
architecture RTL of raiz is
component decodificador
 port(
  S:in std logic vector(3 downto 0);
  I:in std logic;
  Z:out std logic_vector(7 downto 0));
end component;
begin
ref1: decodificador
                                                      ref1:entity work.decodificador
           port map (
                                                                  port map (
                                                                       S => S_i,
                S => S_i,
                 I => I i,
                                                                       I => I i,
                                                                       Z => Z i);
                 Z \Rightarrow Z i);
    VHDL-87
                                                                   VHDL-93
```

Modelado de Sistemas Computacionales

101

Componentes

- La asociación (conexión) de puertos y genéricos puede realizarse:
 - Por identificador: En cada elemento de la lista de asociación se indica el nombre del puerto y el objeto a que se conecta: puerto => objeto
 - Por posición: Se indica la lista de elementos a que se conecta siguiendo el orden en que fueron declarados los puertos (o genéricos).

```
entity dec_counter is
port (
 clk
       : in std logic;
       : in std logic;
      : out std_logic_vector(3 downto 0));
end dec_counter;
```

```
U1 : dec_counter
   port map (clock, reset, cnt i);
```

Asociación por posición: el orden es importante

```
U1 : dec counter
    port map (
      rst => reset,
      clk => clock,
      cnt => cnt i);
```

Asociación por identificador: el orden es irrelevante

¡Esto también es aplicable a los genéricos!

```
ibrary ieee;use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity decoder is
    generic(n:integer:=3;
          m:integer:=8);
    port(a:in std_logic_vector(n-1 downto 0);
        y: out std_logic_vector(m-1 downto 0));
end decoder;
```

103

Componentes

En la instanciación de un componente, a un puerto se le puede asignar:

- Un puerto de la entidad en la que se instancia
- Una señal.
- Un valor fijo.
- El valor open (no conectar).

```
entity cmp is
port(P1: in std_logic_vector(3 downto 0);
    P2: in std_logic_vector(3 downto 0);
    P3: out std_logic_vector(3 downto 0);
    P4: out std_logic_vector(3 downto 0);
    P5: out std_logic_vector(3 downto 0);
    P6: out std_logic;
    P6: out std_logic_vector(3 downto 0));
end cmp;
```

```
entity diseno is
                        std logic vector(3 downto 0);
  port( IN 1 : in
          IN 2 : in std logic vector(3 downto 0);
OUT 1: out std logic vector(3 downto 0);
OUT 2: out std logic vector(6 downto 0);
          OUT_3: out std_logic_vector(6 downto 0));
end:
architecture rtl of diseno is
  signal S1:
                     std_logic;
  signal S2:
                     unsigned(3 downto 0);
begin
UX: entity work.cmp
      port map (P1=> IN 1,
                 P2=> x"3",
                 P3=> open,
                 P4=> OUT 2 (6 downto 3),
                 P5=> S1,
                 P6=> std logic vector(S2);
```


```
□ VHDL-08 permite asignar a un puerto una expresión.
```

```
entity cmp2 is
  port (
    clk : in std_logic;
    rst : in std_logic;
    ce : in std_logic;
    Q_out : out std_logic_vector(3 downto 0));
end shifter16;
```


105



Componentes




end rtl;



Componentes

107





- ☐ En una entidad pueden coexistir todos los tipos de estilos descriptivos:
 - Algorítmico.
 - Flujo de datos.
 - **Estructural**

```
library ieee;
                                                    use ieee.std_logic_1164.all;
                                                    use ieee.numeric_std.all;
                                                    entity test_dcm is
                                                      port (
                                                        RST, RELOJ : in std_logic;
                                                                   : out std_logic_vector(3 downto 0));
                                                    end test dcm;
                                                    architecture rtl of test dcm is
                                                    signal cnt : unsigned(3 downto 0);
                                                    signal CLK : std_logic;
                                                    begin -- rtl
                                                      ul :entity work.clocking
                                                      port map
  (-- Clock in ports
                              Estructural
                                                        CLK_IN1 => RELOJ,
                                                        -- Clock out ports
                                                        CLK OUT1 => CLK);
                                                      process (CLK, RST)
                                                      begin -- process
                                                        if RST = '1' then
                                                          cnt<=(others=>'0');
                                                        elsif CLK'event and CLK = '1' then
                             Algorítmico
                                                         cnt<=cnt+1;
                                                        end if;
                                                      end process;
                            Flujo de datos
                                                    Q<=std_logic_vector(cnt);
                                                    end rt1;
Modelado de Sistemas Computacionales
```

109