

Departamento de Electrónica

Modelado de Sistemas Computacionales

Grado en Ingeniería de Computadores

Práctica libre: Generador de señal controlado desde un puerto serie RS232


Apartado 2.



Entidad *f_meter*.

☐ Entidad *f_meter*..

Es la encargada de obtener el valor de la frecuencia de la señal generada.




En la salida **F_MED** se obtendrá el valor de la frecuencia de **F_OUT** codificada en BCD de cuatro dígitos y con una resolución de 1 Hz

Los valores de la frecuencia de *F_OUT* estarán comprendidos entre 6 kHz y 90 Hz, aproximadamente.

```
entity f_meter is
  port(
    CLK    : in std_logic;
    RST    : in std_logic;
    F_OUT    : in std_logic;
    F_MED_OK : out std_logic;
    F_MED    : out std_logic_vector(15 downto 0));
end f_meter;
```

Procedimiento de medida.



$$T_{Vi} = \frac{T_{PTA}}{N}$$
 $\Rightarrow f_{Vi} = \frac{N}{T_{PTA}} = N \cdot f_{PTA}$

$$T_{PTA} = \begin{cases} 1 \text{ s, para implementación} \\ 1 \text{ ms, para simulación} \end{cases}$$


Modelado de Sistemas Computacionales (GIC)

3



Entidad f meter

- Diagrama de bloques.
 - Paso 1: Contar.
 - Paso 2: Medir tiempos.
 - Paso 3: Registrar.




```
Test-bench
entity f_meter_tb is
end f_meter_tb;
architecture sim of f_meter_tb is
begin -- sim
  DUT : entity work.f meter
    port map (
               => CLK_i,
      CLK
      RST
               => RST i,
      F_OUT
      F_OUT => F_OUT_i,
F_MED_OK => F_MED_OK_i,
      F MED
               => F MED i);
                                                                     _ ¿Qψé hace este proceso?
 process
 begin
    F OUT i <= '0 4
    wait for T-10 ns;
    F_OUT_i <= '1';
                                                                       ¿Qué hace esta línea?
    wait for 10 ns;
  end process;
  F \leftarrow (1 \text{ ms})/T; \leftarrow
                                                                                - ¡Hay que completar!
  process
  begin -- pnrocess
   T <= ; -- Poner valor ◀
    wait for 2 ms;
    report "FIN CONTROLADO DE LA SIMULACIÓN" severity failure;
  end process;
end sim;
Modelado de Sistemas Computacionales (GIC)
```

Entidad f meter

5

☐ Verificación de la entidad f meter..



```
entity test f meter is
     port (
           CLK : in std logic;
RST : in std logic;
DATO : in std logic vector(12 downto 0);
LED : out std logic vector(12 downto 0);
AND 30 : out std logic vector(3 downto 0);
DP : out std logic;
SEG AG : out std logic;
SEG AG : meter:
end test f meter;
```

```
architecture rtl of test_f_meter is
                       CTE : natural := 10010;

CNT : integer range 0 to CTE-1;

CNT_PROG : unsigned(12 downto 0);

ce : std_logic;

F_OUT : std_logic;

F_MED : std_logic_vector(15 downto 0);
    signal
    signal
signal
    signal
    signal
begin -- rtl
```

```
U1 : entity work.f_meter
   port map (
      CLK
               => CLK,
      RST
               => RST,
               => F OUT,
      F OUT
      F MED OK => F MED OK,
      F MED
               => F MED);
 U2 : entity work.cnt_display
   port map (
      {\tt CLK}
                  => CLK,
      RST
                  => RST,
      DATO_BCD
                  => F MED,
      DATO BCD OK => F MED OK,
      AND_30
                  => AND 30,
      DΡ
                   => DP,
                   => SEG_AG);
      SEG AG
```



☐ Verificación de la entidad *f meter*..

```
test_f_meter
 CLK
                                                                                          LED
 RST
                                           f meter
                                                                  cnt_display
                                                      F MED
                                                                                           AND 30
                                                F MED
                                                             DATO_BCD
                                                                           AND_30
                                                                                         ▶ SEG_AG
DATO
                                              MED_OF
                                                                                         → DP
                                                                ATO BCD OK
```

```
LED <= dato:
 process (all)
 begin
    if RST = '1' then
            <= 0;
      CNT
            <= '0';
      ce
    elsif CLK'event and CLK = '1' then
      if CNT = CTE-1 then
        CNT \leftarrow 0;
        ce <= '1';
      else
        CNT <= CNT+1;
        ce <= '0';
      end if;
    end if;
  end process;
```

```
process (all)
begin
   if RST = '1' then
     CNT PROG
                  <= (others => '0');
     F OUT
                  <= '0';
   elsif CLK'event and CLK = '1' then
     F OUT
                  <= '0';
     if ce = '1' then
       if CNT PROG = unsigned(DATO)-1 then
         CNT PROG <= (others => '0');
         F OUT
                  <= '1';
       else
         CNT PROG <= CNT PROG +1;
       end if;
     end if;
   end if;
 end process;
```

¡Se debe analizar el código para obtener la relación entre el valor de DATO y la frecuencia visualizada!


¡Se puede preguntar en el examen!

Modelado de Sistemas Computacionales (GIC)

7

Entidad f_meter

☐ Verificación de la entidad *f_meter*..



```
clock
set_property PACKAGE_PIN W5 [get_ports {CLK}]
set_property IOSTANDARD LVCMOS33 [get_ports {CLK}]

#RST
set_property PACKAGE_PIN T18 [get_ports {RST}]
set_property IOSTANDARD LVCMOS33 [get_ports {RST}]

# Switches
set_property PACKAGE_PIN V17 [get_ports {DATO[0]}]
set_property IOSTANDARD LVCMOS33 [get_ports {DATO[0]}]
set_property PACKAGE_PIN V16 [get_ports {DATO[1]}]
set_property IOSTANDARD LVCMOS33 [get_ports {DATO[1]}]
set_property PACKAGE_PIN W16 [get_ports {DATO[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {DATO[2]}]
set_property IOSTANDARD LVCMOS33 [get_ports {DATO[2]}]
set_property PACKAGE_PIN W17 [get_ports {DATO[2]}]
```

Modelado de Sistemas Computacionales (GIC)

Esta descarga es imprescindible para la evaluación del apartado. En el caso de que no funcione, se considerará el apartado como no apto.

