



# Modelado de Sistemas Computacionales


# Grado en Ingeniería de Computadores

Tema 4: Simulación en VHDL, bancos de prueba (test-benchs).




# Bancos de pruebas

- Un testbench o banco de prueba es un módulo VHDL en el que se instancia el componente a verificar y contiene código para:
  - ☐ Asignar los estímulos sobre el modelo a verificar.
  - Observar los resultados obtenidos e informar al usuario.



¡Los testbench no se sintetizan, son para simulación!

¡Se puede utilizar cualquier sentencia VHDL sin restricciones!



# Bancos de pruebas

3

Generación de estímulos:

Modelado de Sistemas Computacionales

■ Asigna concurrente a señal con clausula after.

```
A1<= '0','1' after 50 ns,'0' after 100 ns, '1' after 150 ns;
```




- Son poco flexibles.
- □ Difícil modelar la interrelación temporal entre señales.
- □ Por estos motivos sólo se suelen emplear en casos sencillos:
  - Señales periódicas (p.e. reloj de un sistema secuencial).
  - Señales con pocos cambios (p.e. Señal de reset).




iLa cláusula after es ignorada por la herramientas de síntesis!

■ Asigna concurrente a señal con clausula after.



```
signal RST_i, I : std_logic;
                  : std_logic:='0';
 signal SK
RST i<='1', '0' after 80 ns;
I<='0', '1' after 50 ns, '0' after 100 ns;</pre>
SK<='1' after 66 ns, '0' after 99 ns;
        Los tiempos deben ser consecutivos.
```



Modelado de Sistemas Computacionales

5

Bancos de pruebas

## ☐ Generación de estímulos:

☐ Procesos con sentencias wait.



```
signal CLK : std logic;
```

```
process
begin -- process
  clk<='0';
  wait for 25 ns;
  clk<='1';
  wait for 75 ns;
end process;
```



	<b>Procesos</b>			
	Procees	CON CONT	anciae	Walt
_	IIUUGGUG	COII SCIIU	JII GIGO	VV CIIL

- Se dispone de un o o más procesos con el que se controla la evolución conjunta de las señales de forma secuencial.
  - Gran flexibilidad: empleo de bucles, subprogramas, etc.
  - Sentencias condicionales: Introducción de estímulos dependiendo de la evolución del circuito analizado.
  - Bucles: Pruebas exhaustivas.
- En su formato más sencillo se describe la secuencia de valores que toman las señales mediante pares:
  - Aplicación de estímulos: señal <= valor;</p>
  - Espera hasta la siguiente conmutación: wait for <tiempo>;

```
process
  begin
      DATO RX OK i <= '0';
      wait for CNT1;
end process;
```

Modelado de Sistemas Computacionales

7

Bancos de pruebas



## Procesos con sentencias wait...

- Son muy flexibles.
  - ☐ Permiten generar estímulos muy complejos.
  - ☐ Utilizando bucles se pueden hacer pruebas exhaustivas.
  - ☐ Permiten, de una forma sencilla, variar los vectores de tests en función del resultado

```
process
begin
  -- CTRL a 1 mientras que el
  -- dispositivo no esté listo.
   while RDY /= '0' loop
      CTRL <= '1';
      wait until CLK='1';
   end loop;
   CTRL <= '0';
   wait for 10 ns;
end process;
```

```
process
 begin
  for i in 0 to 7 loop
    A_i <= std_logic_vector(to_unsigned(i, 3));</pre>
    wait for 10 ns;
  end loop; -- i
 report "FIN SIMULACION" severity failure;
end process;
```



## Sentencia wait...

- Permite determinar el punto donde debe suspenderse la ejecución de un proceso y en qué condiciones debe reactivarse.
- En un proceso pueden existir varias sentencias wait.
- Un proceso con sentencia wait no puede tener lista de sensibilidad

```
[etiqueta:] wait;
[etiqueta:] wait on señal 1 {señal 2, ...};
[etiqueta:] wait for expresión temporal;
[etiqueta:] wait until condición booleana;
```

Sólo esta es sintetizable

Modelado de Sistemas Computacionales

9

**Sentencia wait** 



Modo wait on + lista de señales.

```
process
  begin
    cnt \leq= cnt +1;
    wait on clk;
end process;
```

El proceso se suspende hasta que se produce un evento en alguna de las señales de la lista.

Modo wait until + expresión\_booleana.

```
process
 begin
    cnt <= cnt +1;
    wait until clk='1';
end process;
```

El proceso se suspende hasta que se verifique la condición: pase de falso a cierto.

■ Modo wait for+ expresión temporal.

```
process
 begin
    S2 <= '0';
    wait for 15 ns;
    S2 <= '1';
    wait for 25 ns;
 end process;
```

El proceso se suspende hasta que se verifique la condición: pase de falso a cierto.

Modo wait.

El proceso se suspende para siempre.



```
entity BCD_7SEG is
  port (
    A     : in std_logic_vector(3 downto 0);
    Display : out std_logic_vector(6 downto 0));
end BCD_7SEG;
```

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all;
entity BCD 7SEG tb is
end BCD_7SEG_tb;
architecture sim of BCD_7SEG_tb is
  signal A_i : std_logic_vector(3 downto 0);
signal Display_i : std_logic_vector(6 downto 0);
begin -- sim
  DUT: entity work. BCD 7SEG
    port map (
                  => A i,
        Α
         Display => Display_i);
  begin -- process
    for j in 0 to 15 loop
      A_i<=std_logic_vector(to_unsigned(j,4));</pre>
      wait for 10 ns;
    end loop; -- j
    assert false report "fin simulacion" severity FAILURE;
  end process:
end sim;
```

- Los procesos son bucles infinitos: al llegar al final (end process) vuelven al principio (begin)
- 2. El proceso se suspender con una sentencia *wait*
- 3. La sentencia **wait** fija las condiciones para despertar al proceso

Modelado de Sistemas Computacionales

11



## <u>Ejemplo 1</u>

Crear el código VHDL que modele un sistema digital que realiza el control de apertura de una puerta mediante dos datos: usuario y clave seleccionados con sendos teclados.

```
library ieee;
use ieee.std_logic_1164.all;
entity ejemplo CC tb is
end ejemplo_CC_tb;
architecture sim of ejemplo_CC_tb is
 signal Tcla_i
signal Usr_i
signal Segs_i : std_logic_vector(3 downto 0);
signal Segs_i : std_logic_vector(6 downto 0);
  signal Abrir_i : std_logic;
begin -- sim
  DUT : entity work.ejemplo CC
    port map (
      Tcla => Tcla_i,
      Usr => Usr_i,
      Segs => Segs_i,
      Abrir => Abrir_i);
  process
  begin -- process
    Tcla_i <= x"7";
    Usr_i <= "1111";
    wait for 50 ns;
    Tcla i <= x"7";
    Usr_i <= "1011";
    wait for 50 ns;
    Tcla_i <= x"7";
    Usr i <= "1110";
    wait for 50 ns;
    Tcla_i <= x"4";
    Usr_i <= "1101";
    wait for 50 ns;
```

```
Tcla[3:0]

Tcla[3:0]
```

```
Tcla_i <= x"6";
Usr_i <= "1011";
wait for 50 ns;

Tcla_i <= x"5";
Usr_i <= "0111";
wait for 50 ns;

report "fin" severity failure;
end process;</pre>
end sim;
```



Se pretende realizar un sistema que permite determinar el número de plazas libres de un aparcamiento y visualizarlas en 3 displays, siendo el número de plazas es 100.

```
ibrary ieee;
use ieee.std logic 1164.all;
entity ejemplo CC2 tb is
end ejemplo CC2 tb;
architecture sim of ejemplo_CC2_tb is
  signal S_i : std_logic_vector(99 downto 0);
signal S_U_i : std_logic_vector(6 downto 0);
  signal S_D_i : std_logic_vector(6 downto 0);
  signal S_C_i : std_logic_vector(6 downto 0);
  signal ceros :integer:=0;
begin -- sim
  DUT: entity work.ejemplo CC2
    port map (
         S => S i,
         S U => S U i,
         S_D \Rightarrow S_D_i,
         S C \Rightarrow S C i);
  process (ceros)
  begin
    S i<=(others=>'1');
    for j in 0 to ceros-1 loop
      S i(j)<='0';
    end loop; -- j
         -- wait for 1 ns;
  end process;
```

```
process
        -- process
 begin
    ceros<=5;
    wait for 49 ns;
    ceros<=25;
    wait for 49 ns;
    ceros<=46;
    wait for 49 ns;
    ceros<=75;
    wait for 49 ns;
    ceros<=85;
    wait for 49 ns;
    ceros<=100;
    wait for 49 ns:
  report "fin" severity FAILURE;
  end process;
end sim;
```

Modelado de Sistemas Computacionales

13

Bancos de pruebas

- Existes mecanismos para informar sobre el estado la simulación, e incluso detenerla.
  - Sentencia assert: Comprueba condiciones y generar informes en función de su cumplimiento.
    - Se utiliza tanto en estructuras concurrentes como secuenciales.
    - ☐ Si la condición booleana no se cumple se envía la expresión del informe y dependiendo del nivel de severidad se puede interrumpir la simulación.
    - ☐ Sí no se usa **report** el mensaje es "Assertion violation".

```
[etiqueta:] assert condición_booleana report[expresión informe] [severity_level];

type severity_level is (note, warning, error, failure);
```

- ☐ VHDL-93 ofrece una variación de assert sin condición,
  - ☐ Por defecto el valor de severidad es *note*.

```
[etiqueta:] report[expresión informe] [severity level];
```