


FSM síncrona para controlar un motor DC.

- ☐ Diseñar una FSM síncrona para controlar un motor DC, existe superposición.
- El motor arranca y gira en sentido normal cuando detecta la secuencia 1101.
- El motor arranca y gira en sentido contrario cuando detecta la secuencia 0010
- El motor se detiene, si el circuito detecta la secuencia 1001 y permanece detenido hasta detectar de nuevo la secuencia de arranque.
- Sin embargo, después de arrancar el motor, cada vez que el circuito detecta la secuencia 0110 el motor debe girar en sentido contrario, pero primero debe parar antes de cambiar de giro.
- Usar FSM tipo Mealy.


Diagrama de estados.



FSM Registro de desplazamiento

- Diseñar una FSM que permita implementar un registro de desplazamiento de 3 bits, el registro debe realizar el desplazamiento a la izquierda y a la derecha.
- La FSM debe ser tipo Moore
- Usar flip-flop D y codificación directa.

Diagrama de estados




- 00 desplaza a la derecha con 0
- 01 desplaza a la izquierda con 0
- 10 desplaza a la derecha con 1
- 11 desplaza a la izquierda con 1

Tablas de transición de estados


E1	E2	Q2	Q1	Q0	Q2+	Q1+	Q0+	D2	D1	D0	S2	S1	S0
0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	1	0	0	1	0	1	1
0	0	0	1	1	0	1	0	0	1	0	1	1	1
0	0	1	0	0	1	0	1	1	0	1	1	0	0
0	0	1	0	1	0	0	1	0	0	1	0	1	0
0	0	1	1	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	0	1	0	0	1	0	1	1	0
0	1	0	0	0	0	0	0	0	0	0	0	0	0
0	1	0	0	1	1	0	1	1	0	1	0	0	1
0	1	0	1	0	1	1	1	1	1	1	0	1	1
0	1	0	1	1	1	1	1	1	1	1	1	1	1
0	1	1	0	0	0	0	0	0	0	0	1	0	0
0	1	1	0	1	1	0	0	1	0	0	0	1	0
0	1	1	1	0	1	0	1	1	0	1	1	0	1
0	1	1	1	1	1	0	0	1	0	0	1	1	0

E1	E2	Q2	Q1	Q0	Q2+	Q1+	Q0+	D2	D1	D0	S2	S1	S0
1	0	0	0	0	1	0	0	1	0	0	0	0	0
1	0	0	0	1	1	0	0	1	0	0	0	0	1
1	0	0	1	0	1	1	0	1	1	0	0	1	1
1	0	0	1	1	0	1	1	0	1	1	1	1	1
1	0	1	0	0	1	1	1	1	1	1	1	0	0
1	0	1	0	1	1	1	0	1	1	0	0	1	0
1	0	1	1	0	1	1	1	1	1	1	1	0	1
1	0	1	1	1	0	1	1	0	1	1	1	1	0
1	1	0	0	0	0	0	1	0	0	1	0	0	0
1	1	0	0	1	0	1	0	0	1	0	0	0	1
1	1	0	1	0	0	1	1	0	1	1	0	1	1
1	1	0	1	1	0	1	1	0	1	1	1	1	1
1	1	1	0	0	0	0	1	0	0	1	1	0	0
1	1	1	0	1	1	1	0	1	1	0	0	1	0
1	1	1	1	0	0	1	0	0	1	0	1	0	1
1	1	1	1	1	1	1	0	1	1	0	1	1	0


Mapas de Karnougth









D0=(E1'*Q1*Q0')+(E1'*E0'*Q2*Q1')+ (E1'*E0*Q2'*Q0)+(E0*Q2'*Q1)+(E0'*Q2*Q0') +(E1*E0'*Q1*Q0)+(E1*E0*Q1'*Q0')







S2=(Q1*Q0)+(Q2*Q0')



S1=(Q2'*Q1)+(Q2*Q0)




S0=(Q1*Q0')+(Q2'*Q0)




Diseño de un circuito controlador.

- ☐ Diseñar un circuito controlador para realizar las operaciones en el data-path de la figura. Diagrama ASM, estados y verificar el diseño (R3=1010 y R4=0011).
- R1-R2 \leftarrow R3*R4(usar R7 como registro auxiliar)
- $M[100] \leftarrow R3/R4$



Multiplicador




M = multiplicando

Q = multiplicador

A = acumulador

Divisor



d = dividendo

D = divisor

C = cociente

Especificaciones del diseño

SHIFT-REG						
no desplaza	Shift-Reg(000)					
desplaza a la derecha con 0	Shift-Reg(001)					
desplaza a la derecha con 1	Shift-Reg(010)					
desplaza a la izquierda con 0	Shift-Reg(011)					
desplaza a la izquierda con 1	Shift-Reg(100)					

m = decisión "0" división "1" multiplicación

Para la multiplicación:

Qlsb = bit menos significativo de R4

C = la bandera de la ALU, carry

Para la división:

Alsb = bit menos significativo de R7

Dmsb = bit mas significativo de R4

S = la bandera de la ALU

ASM






Diagrama de Estados



Demostración De Multiplicación




- S1: R3←1010 (multiplicando)
 R4←0011 (multiplicador)
 Cont1=4
- S2: RA←1010 RB←0000
- S3: ShiftReg←1010
- S4: R7←1010
- S5: RA←1010 RB←0000
- S7: ShiftReg←0101
- S8: RA←0011
 - RB←0000
- S11: R7←0101
- S12: ShiftReg←0001
- □ S13: R4←0001
 - Cont1=3
- S2: RA←1010
 - RB=0101
- S3: ShiftReg←1111
- S4: R7←1111
- S5: RA←1111
 - RB←0000
- S7: ShiftReg←0111
- S8: RA←0001
 - RB←0000
- S9: R7←0111
- S10: ShiftReg←1000

- S13: R4←1000 Cont1=2
- S5: RA←0111 RB←0000
- S7: ShiftReg←0011
- S8: RA←1000 RB←0000
- S9: R7←0011
- S10: ShiftReg←1100
- S13: R4←1100 Cont1=1
- S5: RA←0011
 RB←0000
- S7: ShiftReg←0001
- S8: RA←1100 RB←0000
- S9: R7←0001
- S10: ShiftReg←1110
- S13: R4←1110 Cont1=0
- S14: RA←0001 RB←0000
- □ S15: ShiftReg←0001
- S16: **R1**← **0001**RA←1110

 RB←0000
- S17: ShiftReg←1110
- □ S18: R2←1110

Demostración De División



Melani Viveros Moreno cod. 0425565