





El sumador completo de la figura recibe dos entradas externas X y Y; la tercera entrada Z viene de la salida del Flip-flop D. El carry se transfiere al flip-flop en cada pulso de reloj. La salida externa S da la suma de X, Y, y Z. Obtenga la tabla de estados y el diagrama de estados del circuito secuencial.





X	Y	Z	Z +	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1




Entradas: xy

Salida: s


Ejercicio 1: Simulación






Universidad del Valle

Deduzca la tabla de estado y diagrama de estado del circuito secuencial de la figura. Cual es la función del circuito?






	ado ente	_	cimo ado	Salida			
Q1	Q0	Q1+	Q0+	Z 1	Z0		
0	0	0	1	0	0		
0	1	1	0	0	1		
1	0	0	0	1	0		
1	1	0	0	1	1		



El circuito realiza la cuenta 00 - 01 - 10

Ejercicio 2: Simulación







Un circuito secuencial tiene dos flip-flops (A y B), dos entradas X y Y, y una salida Z. Las funciones de entrada de los flip-flops y la función de salida del circuito son las siguientes:

$$JA = xB + y'B'$$

$$KA = xy'B'$$


$$JB = xA'$$

$$KB = xy' + A$$

$$z = xyA + x'y'B$$

Obtenga el diagrama lógico, la tabla de estado y el diagrama de estados.








-	stado	Entr	adas		Entr			ximo	Salida	
Pro	esente				Fiip-	flops		Est		
A	В	X	y	JA	KA	JB	KB	A+	B+	Z
0	0	0	0	1	0	0	0	1	0	0
0	0	0	1	0	0	0	0	0	0	0
0	0	1	0	1	1	1	1	1	1	0
0	0	1	1	0	0	1	0	0	1	0
0	1	0	0	0	0	0	0	0	1	1
0	1	0	1	0	0	0	0	0	1	0
0	1	1	0	1	0	1	1	1	0	0
0	1	1	1	1	0	1	0	1	1	0
1	0	0	0	1	0	0	1	1	0	0
1	0	0	1	0	0	0	1	1	0	0
1	0	1	0	1	1	0	1	0	0	0
1	0	1	1	0	0	0	1	1	0	1
1	1	0	0	0	0	0	1	1	0	1
1	1	0	1	0	0	0	1	1	0	0
1	1	1	0	1	0	0	1	1	0	0
1	1	1	1	1	0	0	1	1	0	1

Jaime Velasco-Medina


Digital System Design





Ejercicio 3: Simulación








Diseñar un sumador en serie usando el procedimiento de lógica secuencial (tabla de estados). Utilizar flip-flops JK.


Estado Presente	Entradas		Proximo Estado	Salida	Flip-	Flops
Q	ху		Q+	S	JQ	KQ
0	0	0	0	0	0	Х
0	0 1		0	1	0	X
0	1	0	0	1	0	X
0	1	1	1	0	1	X
1	0	0	0	1	X	1
1	0 1		1	0	X	0
1	1 0		1	0	X	0
1	1	1	1	1	X	0

El estado presente Q es el valor presente del carry.




Ejercicio 4: Simulación





- Universidad del Valle
- Es necesario calcular el valor promedio de cuatro números binarios sin signo almacenados en los registros R0, R1, R2 y R3 del procesador definido en la figura. El valor promedio se debe almacenar en el registro R4. Se debe tener cuidado de no causar sobrecapacidad. Utilizar el menor numero de estados posibles.
- ❖ Dar la lista de la secuencia de operaciones en RTL.
- Listar las señales de control binarias correspondientes



Digital System Design



Para evitar la sobrecapacidad en la ALU, primero se debe realizar el promedio entre R0 y R1, y almacenar el resultado temporal en el registro R4. Lo mismo se hace con los registros R2 y R3 almacenando el resultado en RA. Finalmente se calcula el promedio entre R4 y RA obteniendo el promedio total.

S0: $RB \leftarrow R0$

 OC_0

S1: $RA \leftarrow RB, RB \leftarrow R1$

ALU = 0, OC_1

S2: $R4 \leftarrow shr(RA + RB)$, $RB \leftarrow R2$

 EN_4 , ALU = 1, SHR, OC_2

S3: $RA \leftarrow RB, RB \leftarrow R3$

ALU = 0, OC_3

S4: $RA \leftarrow shr(RA + RB), RB \leftarrow R4$

ALU = 1, SHR, OC_4

S5: $R4 \leftarrow shr(RA + RB)$

ALU = 1, SHR, EN_4


ALU:

0: Transferir B (no suma)

1: Sumar A + B


Ejercicio 5: Quartus II (Datapath)






Ejercicio 5: Quartus II (Banco de Registros)






Ejercicio 5: Quartus II (Unidad de Ejecución)





Ejercicio 5: Simulación










Diseñar un circuito que realice la adición y sustracción de dos números binarios de punto fijo representado en forma de signo-magnitud. Se puede usar aritmética complementada siempre y cuando el resultado final esté en la forma de signo-magnitud. El circuito debe tener un flip-flop para almacenar el bit de desbordamiento por sobrecapacidad. (Controlador cableado)
















Qa = 1	Sumar	(in3)
$Q_S = 1$	Restar	(in2)
S = 0	Signos iguales	(in1)
S = 1	Signos diferentes	(in1)
Е	Output Carry	(in0)

E = 0



	x (fsm8)	s2	s1	s0	Cin	L	Υ	Z	W (fsm0)
T0: Estado Inicial x = 1	1	0	0	0	0	0	0	0	0
T1: Bs ← Bs'	0	0	0	0	0	0	1	0	0
T2: E ← 0	0	0	0	0	0	0	0	1	0
T3: A ← A + B, E ← Cout	0	0	0	1	0	1	0	0	0
T4: A ← A + B' + 1, E ← Cout	0	0	1	0	1	1	0	0	0
T5: nada	0	0	0	0	0	0	0	0	0
T6: A ← A'	0	1	1	1	0	1	0	0	0
T7: A ← A + 1, As ← As'	0	0	0	0	1	1	0	1	0

Salidas de la FSM por estado


Ejercicio 6: Funciones de la ALU



	Sele	cciór	1		
S2	S1	S0	Cin	Salida	Función
0	0	0	0	F=A	Transferir A
0	0	0	1	F=A+1	Incrementar A
0	0	1	0	F=A+B	Suma
0	0	1	1	F=A+B+1	Suma con carry
0	1	0	0	F=A-B-1	Resta con
0	1	0	1	F=A-B	Sustracción
0	1	1	0	F=A-1	Decrementar A
0	1	1	1	F=A	Transferir A
1	0	0	X	F=A OR B	OR
1	0	1	Х	F=A XOR B	XOR
1	1	0	Х	F=A AND B	AND
1	1	1	Χ	F=A'	Complementar A


Ejercicio 6: Quartus II (Datapath)






Ejercicio 6: Quartus II (Flip-flops de Signo)





Ejercicio 6: Simulación





$$A = -10 - (-30)$$

$$A = -30 - (-10)$$

Start: comenzar operación

As: signo de A Bs: signo de B

Qa: sumar Qs: restar

fsm: salidas de la FSM In: entradas de la FSM

rA: contenido final del reg. A


Signo: signo final de A

X : señal de T0 (indica el comienzo y el final de una operación)



Implementar el diseño del ejercicio anterior utilizando un registro de desplazamiento para la secuencia del algoritmo y una memoria ROM para la lógica combinacional de las señales de control necesarias. El registro tiene capacidad de carga en paralelo con el fin de poder hacer "saltos" en la secuencia del programa. Se puede utilizar otros componentes si es necesario (Controlador micro-programado).





Jaime Velasco-Medina

Digital System Design



Bits de	ROM	Función de selección del MUX
13	14	Funcion de selección del MOX
0	0	Incrementar el CAR
0	1	Cargar la entrada al CAR
1	0	Cargar las entradas al CAR si S=1, incrementar el CAR si S=0
1	1	Cargar las entradas al CAR si E=1, incrementar el CAR si E=0

Dirección		
De ROM	Microinstrucción	Comentarios
0	x=1; si (Qs=1) entonces (va a 1); si (Qa=1) entonces (va a 2); si (Qs OR Qa =0) entonces (va a 0)	Cargar 0 o dirección externa
1	Bs ← Bs'	Qs = 1, comenzar sustracción
2	si (S = 1) entonces (va a 4)	Qa = 1, comenzar suma
3	A ← A + B; E ← Cout; va a 0	Sumar magnitudes y regreso
4	A ← A + B' + 1; E ← Cout	Sustraer Magnitudes
5	Si (E = 1) entonces (va a 0); E ← 0	Operación Finalizada si E = 1
6	A ← A'	E = 0, complementar A
7	A ← A + 1; As ← As'; va a 0	Terminado, regresar a la dirección 0

Microprograma simbólico para la memoria de control




				Salidas de EPROM														
Di	reco	ción	>	s2	s1	s0	Cin	L	у	z	W		Dirección				Selección	
Е	PRO	MC	(1	2	3	4	5	6	7	8	•	9	10	11	•	12	13
0	0	0	,	0	0	0	0	0	0	0	0		0	0	0		0	1
0	0	1	(0	0	0	0	0	1	0	0		0	1	0		0	1
0	1	0	(0	0	0	0	0	0	0	1		1	0	0		1	0
0	1	1	(0	0	1	0	1	0	0	0		0	0	0		0	1
1	0	0	(0	1	0	1	1	0	0	0		1	0	1		0	1
1	0	1	(0	0	0	0	0	0	0	0		0	0	0		1	1
1	1	0	(1	1	1	0	0	0	0	0		1	1	1		0	1
1	1	1	(0	0	0	1	1	0	1	0		0	0	0		0	1

Microprograma binario para la memoria de control


Ejercicio 7: Quartus II (Control Path)






Ejercicio 7: Quartus II (Data Path)






Ejercicio 7: Quartus II (Flip-flops de signo)






Ejercicio 7: Simulación







Diseñe el control (Diagrama ASM) para un circuito que compara dos números binarios sin signo almacenados en R0 y R1. El registro que contiene el numero menor se borra. Si los dos números son iguales se borran ambos registros. Indique las señales de control asociadas a cada estado.



C: output carry

S: signo

Z: cero

V: sobrecapacidad

ALU: 00: Transferir A


01: Sumar A +B

10: Restar A - B

11: Transferir B



Se debe tener en cuenta que en una operación de sustracción de dos números binarios sin signo, su magnitud relativa está determinada por el carry de salida y no por el flag de signo. De esta manera, si el carry es 1 es porque, o los números son iguales, o B es menor que A. Por el contrario si el carry es 0 es porque A es menor que B.



Digital System Design



S0:
$$RB \leftarrow R0$$

$$OC_0$$

S1:
$$RA \leftarrow RB, RB \leftarrow R1$$

S2:
$$RA \leftarrow RA - RB$$

(El contenido del carry se transfiere al flipflop E.)

S3:
$$R0 \leftarrow RA, R1 \leftarrow RA$$

$$R0 \leftarrow RA, R1 \leftarrow RA$$
 EN 0, EN 1, ALU=00

(Como el resultado es cero, se transfiere a R0 y R1 para borrarlos)

S4:
$$RB \leftarrow R0$$

$$OC_0$$

S5:
$$RA \leftarrow RB, RB \leftarrow R0$$

(Generación de un cero para borrar a R0 o a R1)

S6:
$$R0 \leftarrow RA - RB$$

S7:
$$R1 \leftarrow RA - RB$$




Estado	ALU₁	ALU₀	OE_1	OE_0	EN_1	EN_0	LE
S0	0	0	0	1	0	0	0
S 1	1	1	1	0	0	0	0
S2	1	0	0	0	0	0	1
S 3	0	0	0	0	1	1	0
S4	0	0	0	1	0	0	0
S5	1	1	0	1	0	0	0
S6	1	0	0	0	0	1	0
S 7	1	0	0	0	1	0	0

Asignación de señales de control por estado

Ejercicio 8: Quartus II (Data Path 1)






Digital System Design

inst

Ejercicio 8: Quartus II (Data Path 2)






Ejercicio 8: Conversor entre ALU – MUX






ALU_1	ALU_0	$\mathbf{S_1}$	S_0
0	0	1	0
0	1	0	1
1	0	0	1
1	1	0	0



Ejercicio 8: Simulación







Diseñe un circuito que ejecute la multiplicación de dos números binarios de 8 bits por el método de sumas sucesivas.





Diagrama ASM

Diagrama de Bloques






Ε	Estad	0		Sali	das	
	Q1	Q0	X	clr	L	D
S0	0	0	1	0	0	0
S1	0	1	0	1	1	0
S2	1	0	0	0	0	1



Estado		Próximo							
Presente		Entradas		Estado		Salidas			
Q1	Q0	Qm	ZA	Q1+	Q0+	X	clr	L	D
0	0	0	X	0	0	1	0	0	0
0	0	1	X	0	1	1	0	0	0
0	1	X	0	1	0	0	1	1	0
0	1	X	1	0	0	0	1	1	0
1	0	X	0	1	0	0	0	0	1
1	0	X	1	0	0	0	0	0	1

Tabla de Estados







Circuito controlador

Ejercicio 9: Quartus II (FSM)








Ejercicio 9: Quartus II (DataPath)






Jaime Velasco-Medina

Digital System Design


Ejercicio 9: Simulación








Diseñe un sistema digital que sume y reste dos números binarios de punto fijo representados en la forma de signo-complemento de 2 (B - A). Incluya una indicación de sobrecapacidad.



Ejercicio 10: FSM







Estado	X	S2	S1	S0	Cin	L
<i>T0</i>	1	0	0	0	0	0
<i>T1</i>	0	1	1	1	0	0
<i>T2</i>	0	0	0	0	1	0
<i>T3</i>	0	0	0	1	0	1

Salidas por Estado

Ejercicio 10: DataPath








Ejercicio 10: Funciones de la ALU



	Selección				
S2	S1	S0	Cin	Salida	Función
0	0	0	0	F=A	Transferir A
0	0	0	1	F=A+1	Incrementar A
0	0	1	0	F=A+B	Suma
0	0	1	1	F=A+B+1	Suma con carry
0	1	0	0	F=A-B-1	Resta con
0	1	0	1	F=A-B	Préstamo Sustracción
0	1	1	0	F=A-1	Decrementar A
0	1	1	1	F=A	Transferir A
1	0	0	Х	F=A OR B	OR
1	0	1	Х	F=A XOR B	XOR
1	1	0	Х	F=A AND B	AND
1	1	1	Х	F=A'	Complementar A


Ejercicio 10: Quartus II: DataPath





Ejercicio 10: Simulación





Ejercicio 11: Diseño de una maquina de gaseosas




Diseñe una maquina vendedora de gaseosas, la cual pueda manejar al menos 4 productos diferentes y pueda recibir monedas de dos denominaciones diferentes. La maquina debe dar devueltas en caso de que sea necesario y debe tener una opción para cancelar una transacción y devolver las monedas que un usuario le haya insertado.

Establezca las señales de control necesarias para hacer el control interno de la maquina, como compuertas o actuadores mecánicos.


Ejercicio 11: Diagrama ASM





Ejercicio 11: DataPath






Jaime Velasco-Medina

Digital System Design


Ejercicio 11: Diagrama Mecánico





Ejercicio 11: Quartus II: DataPath





Ejercicio 11: Implementación de la FSM en VHDL (1)



```
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.all;

ENTITY FSM IS

PORT(
    clk : IN STD_LOGIC;
    reset : IN STD_LOGIC;
    cancel : IN STD_LOGIC;
    p, m, cout, zero : IN STD_LOGIC;
    clr, en_p, en_m, en_c, en_d, en_ff, compP,comp,comp1,comp2, alu, se1, dev100, dev200 : OUT STD_LOGIC;
    s : OUT STD_LOGIC_VECTOR(1 DOWNTO 0);
    estado : OUT STD_LOGIC_VECTOR(3 downto 0)

);

END ENTITY;
```

Ejercicio 11: Implementación de la FSM en VHDL (2)



```
ARCHITECTURE rtl OF FSM IS
TYPE state type IS (s0, s1, s2, s3, s4, s5, s6, s7, s8, s9);
signal state : state type;
BEGIN
    process (clk, reset)
    begin
        if reset = '1' then
            state <= s0;
        elsif (rising edge(clk)) then
            case state is
                when sO=>
                    if p = '1' then
                        state <= s1;
                    else
                        state <= s0;
                    end if:
                when s1=>
                    if cancel = '1' then
                        state <= s0;
                        elsif m = '1' then
                            state <= s2;
                            else
                            state <= s1;
                    end if:
                when s2=>
                    state <= s3:
                when s3=>
                    state <= s4:
```

```
when s4=>
                if cout = '0' then
                     state <= s1;
                elsif zero = '1' then
                     state <= s5;
                else
                     state <= s6;
                end if:
            when s5=>
                state <= s0:
            when s6=>
                if cout = '1' then
                     state <= s7:
                else
                     state <= s8:
                end if:
            when s7=>
                if cout = '1' then
                     state <= s6:
                else
                     state <= s8:
                end if:
            when s8=>
                if cout = '1' then
                     state <= s9;
                else
                     state <= s5;
                end if:
            when s9=>
                if cout = '1' then
                     state <= s8;
                     state <= s5;
                end if:
        end case:
    end if:
end process;
```

Ejercicio 11: Implementación de la FSM en VHDL (3)



```
PROCESS (state)
BEGIN
    case state is
        when s0 =>
                                           when s2 =>
                                                                           when s4 =>
                                                                                                                   when s6 =>
                                                                               clr <= '0':
            dev100 <= '0':
                                               clr <= '0';
                                                                                                                       clr <= '0':
            dev200 <= '0';
                                                                               en p <= '0';
                                                                                                                       en p <= '0';
                                               en p <= '0';
            en p <= '1';
                                               en m <= '1';
                                                                               en m <= '0';
                                                                                                                       en m <= '0';
            en c <= '0';
                                               en c <= '0';
                                                                               en c <= '0';
                                                                                                                       en c <= '0';
            en ff <= '0';
                                               en d <= '0';
                                                                               en d <= '1';
                                                                                                                       en d <= '0';
                                                                                                                       s <= "10";
            en d <= '0';
                                                                               se1 <= '0';
                                               en ff <= '0';
            en m <= '0';
                                               alu <= '1':
                                                                               dev100 <= '0':
                                                                                                                       en d <= '0';
                                                                                                                       se1 <= '1':
            alu <= '1';
                                               se1 <= '0';
                                                                               dev200 <= '0';
            se1 <= '0';
                                               dev100 <= '0';
                                                                               s <= "00";
                                                                                                                       alu <= '0';
                                                                                                                       dev100 <= '0':
            clr <= '1';
                                               dev200 <= '0';
                                                                               alu <= '0';
            comp <= '0';
                                                                               en ff <= '1';
                                                                                                                       dev200 <= '0';
                                               comp <= '1';
            comp1 <= '1';
                                               comp1 <= '0';
                                                                               comp <= '1';
                                                                                                                       en ff <= '1';
            comp2 <= '0';
                                               comp2 <= '0';
                                                                               comp1 <= '0';
                                                                                                                       comp <= '0';
            compP <= '0';
                                                                               comp2 <= '0';
                                                                                                                       comp1 <= '1';
                                               compP <= '0';
            se1 <= '0';
                                               s <= "00";
                                                                               compP <= '0';
                                                                                                                       comp2 <= '1';
            s <= "00":
                                                                               estado <= "0100";
                                                                                                                       compP <= '0';
                                               estado <= "0010":
            estado <= "00000";
                                                                                                                       estado <= "0110":
                                          when s3 =>
                                                                           when s5 =>
        when s1 =>
                                               clr <= '0';
                                                                               clr <= '0';
                                                                                                                   when s7 =>
            dev100 <= '0';
                                                                               en p <= '0';
                                                                                                                       clr <= '0';
                                               en p <= '0';
            dev200 <= '0';
                                               en m <= '0';
                                                                               en m <= '0';
                                                                                                                       en p <= '0';
            clr <= '0';
                                                                               en c <= '0';
                                                                                                                       en m <= '0';
                                               en c <= '1';
            en p <= '0';
                                               en d <= '0';
                                                                               en d <= '0';
                                                                                                                       en c <= '0';
            en m <= '0';
                                               en ff <= '0';
                                                                               en ff <= '0';
                                                                                                                       en d <= '1';
            en c <= '0';
                                                                               alu <= '1';
                                                                                                                       dev200 <= '1';
                                               se1 <= '0';
            en d <= '0';
                                               s <= "01":
                                                                               se1 <= '0';
                                                                                                                       dev100 <= '0';
            en ff <= '0';
                                                                               dev100 <= '0':
                                                                                                                       comp <= '0';
                                               alu <= '1';
            alu <= '1';
                                               dev100 <= '0';
                                                                               dev200 <= '0';
                                                                                                                       comp1 <= '0';
            se1 <= '0':
                                                                               comp <= '1';
                                                                                                                       comp2 <= '0';
                                               dev200 <= '0';
            comp <= '1';
                                               comp <= '1';
                                                                               comp1 <= '1';
                                                                                                                       compP <= '0';
            comp1 <= '0';
                                                                               comp2 <= '1';
                                                                                                                       s <= "10";
                                               comp1 <= '0';
            comp2 <= '0';
                                                                               compP <= '1';
                                                                                                                       se1 <= '1';
                                               comp2 <= '0';
            compP <= '0';
                                                                               s <= "00":
                                                                                                                       alu <= '0':
                                               compP <= '0';
```

s <= "00";

estado <= "0001";

estado <= "0101":

estado <= "0011":

en ff <= '1';

estado <= "0111";

Ejercicio 11: Implementación de la FSM en VHDL (4)




```
when s8 =>
        clr <= '0';
        en p <= '0';
        en m <= '0';
        en c <= '0';
        en d <= '0';
        dev100 <= '0';
        dev200 <= '0';
        comp <= '0';
        comp1 <= '0';
        comp2 <= '0';
        compP <= '0';
        s <= "11";
        se1 <= '1';
        alu <= '0';
        en ff <= '1';
        estado <= "1000";
    when s9 =>
        clr <= '0';
        en p <= '0';
        en m <= '0';
        en c <= '0';
        en d <= '1';
        comp <= '0';
        comp1 <= '0';
        comp2 <= '0';
        compP <= '0';
        dev100 <= '1';
        dev200 <= '0';
        s <= "11";
        se1 <= '1';
        alu <= '0';
        en ff <= '1';
        estado <= "1001";
    end case:
end process:
```

end rtl;


Ejercicio 11: Quartus II: FSM






Ejercicio 11: Simulacion (1)





Ejercicio 11: Simulacion (2)






Ejercicio 12: Diseño de un ascensor

- Universidad del Valle
- Diseñar una maquina de estados tipo Moore que controle un ascensor que funciona en un edificio de 4 pisos. El ascensor tiene botones externos para ser llamado desde otro piso, e internos para llevarlo a cualquiera ellos. Además cuenta con un sistema de sensores, el cual detecta en que piso se encuentra actualmente.
- ☐ Se debe definir una lógica de prioridad para que funcione en caso de que el ascensor sea llamado desde dos o mas pisos al mismo tiempo.
- Se pueden utilizar flip-flops o latches adicionales a los de la FSM para el almacenamiento temporal de una petición para el ascensor (útil cuando el ascensor es llamado mientras esta subiendo o bajando).


Ejercicio 12: Diagrama de Estados General





Ejercicio 12: Diagrama de Estados Internos (T2)





Entradas:

por usuario:

: botón Abrir

: botón Cerrar

por control:

X: Cerrar Puerta

PA: Puerta Abierta

PC: Puerta Cerrada

: Tiempo de espera

Salidas:

Abrir Puerta

CP: Cerrar Puerta

Cont: Habilitar Conteo

: Reiniciar Conteo

E2 : Borrar flip-flop B2 E1 = S1 AND T10

E2 = S2 AND T10

E3 = S3 AND T10

E4 = S4 AND T10

C (close)	O (open)	T (tiempo)	X
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	0

Lógica del control para cerrar la puerta

Ejercicio 12: Lógica de Prioridad

	<u> </u>	<u> </u>
۰	Univers	idad

del Valle

В	otones P	resionad	los		Prioridad						
					Piso 2: T2		Piso 2		Piso	3: T5	
B1	B2	В3	B4	Piso 1: T0	Subiend	Bajando	Subiend	Bajando	Piso 4: T7		
0	0	0	0	-	0 -	-	0 -	-	-		
0	0	0	1	B4	B4	B4	B4	B4	-		
0	0	1	0	В3	В3	В3	-	-	В3		
0	0	1	1	В3	В3	В3	B4	B4	В3		
0	1	0	0	B2	-	-	B2	B2	B2		
0	1	0	1	B2	B4	B4	B4	B2	B2		
0	1	1	0	B2	В3	В3	B2	B2	В3		
0	1	1	1	B2	В3	В3	B4	B2	В3		
1	0	0	0	-	B1	B1	B1	B1	B1		
1	0	0	1	B4	B4	B1	B4	B1	B1		
1	0	1	0	В3	В3	B1	B1	B1	В3		
1	0	1	1	В3	В3	B1	B4	B1	В3		
1	1	0	0	B2	B1	B1	B2	B2	B2		
1	1	0	1	B2	B4	B1	B4	B2	B2		
1	1	1	0	B2	В3	B1	B2	B2	В3		
1	1	1	1	B2	В3	B1	B4	B2	В3		

Ejemplo 12: Implementación de la FMS en VHDL (1)



Ejemplo 12: Implementación de la FMS en VHDL (2)



```
BEGIN
    process (clk, reset)
        if reset = '1' then
            state <= T1;
        elsif (rising edge(clk)) then
            case state is
                when TO=>
                                                  --ESTADOS DE PISO
                     if O = '1' OR B1 = '1' then
                         state <= T10;
                    elsif B2 = '1' then
                        state <= T1;
                    elsif B3 = '1' then
                        state <= T4:
                    elsif B4 = '1' then
                         state <= T6;
                    else
                        state <= TO;
                    end if:
                when T2=>
                    if O = '1' OR B2 = '1' then
                        state <= T10;
                    elsif B1 = '1' then
                        state <= T3;
                    elsif B3 = '1' then
                        state <= T4;
                    elsif B4 = '1' then
                         state <= T6;
                    else
                        state <= T2:
                    end if:
```

```
when T5=>
    if O = '1' OR B3 = '1' then
        state <= T10;
    elsif B1 = '1' then
        state <= T3;
    elsif B2 = '1' then
        state <= T8;
    elsif B4 = '1' then
        state <= T6;
    else
        state <= T5;
    end if:
when T7=>
    if O = '1' OR B4 = '1' then
        state <= T10;
    elsif B1 = '1' then
        state <= T3;
    elsif B2 = '1' then
        state <= T8;
    elsif B3 = '1' then
        state <= T9;
    else
        state <= T7;
    end if:
```

Ejemplo 12: Implementación de la FMS en VHDL (3)



```
--ESTADOS DE BAJADA
--ESTADOS DE SUBIDA
when T1=>
                                                when T3=>
    if S2 = '1' then
                                                     if S1 = '1' then
        state <= T10:
                                                         state <= T10;
    else
                                                     else
        state <= T1;
                                                         state <= T3;
    end if:
                                                     end if:
when T4=>
                                                when T8=>
    if S3 = '1' then
                                                     if S2 = '1' then
        state <= T10;
                                                         state <= T10;
    else
                                                     else
                                                         state <= T8;
        state <= T4;
    end if:
                                                     end if:
when T6=>
                                                when T9=>
    if S4 = '1' then
                                                     if S3 = '1' then
        state <= T10;
                                                         state <= T10;
   else
        state <= T6;
                                                         state <= T9;
    end if:
                                                     end if:
```

Ejemplo 12: Implementación de la FMS en VHDL (4)



```
when T10=>
                                      --ESTADOS INTERNOS
                if PA = '1' then
                     state <= T11;
                else
                     state <= T10;
                end if:
            when T11=>
                if X = '1' then
                     state <= T12;
                else
                     state <= T11;
                end if:
            when T12=>
                if 0 = '1' then
                     state <= T10;
                elsIF PC = '1' THEN
                     IF S1 = '1' THEN
                         state <= TO;
                     END IF:
                     IF S2 = '1' THEN
                         state <= T2;
                     END IF:
                     IF S3 = '1' THEN
                         state <= T5;
                     END IF:
                     IF S4 = '1' THEN
                         state <= T7;
                     END IF:
                ELSE
                     state <= T12;
                end if:
        end case:
    end if:
end process;
```

Ejemplo 12: Implementación de la FMS en VHDL (5)



```
PROCESS (state)
    BEGIN
        case state is -- SUB, BAJ, AP, CP, Cont, rst, estado (3..0)
             when T10 =>
                 salidas <= "0010011010"; -- INTERNOS
             when T11 =>
                 salidas <= "0000101011";
             when T12 =>
                 salidas <= "0001001100";
             when T1 =>
                 salidas <= "1000000001";
                                               --SUBIR
             when T4 =>
                 salidas <= "1000000100";
             when T6 =>
                 salidas <= "1000000110";
             when T3 =>
                 salidas <= "0100000011";
                                               --BAJAR
             when T8 =>
                 salidas <= "0100001000";
             when T9 \Rightarrow
                 salidas <= "0100001001";
             when TO =>
                 salidas <= "0000000000";
                                               --PISOS
             when T2 =>
                 salidas <= "0000000010";
             when T5 \Rightarrow
                 salidas <= "0000000101";
             when T7 \Rightarrow
                 salidas <= "0000000111";
             end case:
        end process;
```

Ejemplo 12: Implementación de la FMS en VHDL (6)



```
-- salidas = SUB, BAJ, AP, CP, Cont, rst, estado (3..0)

SUB <= salidas (9);

BAJ <= salidas (8);

AP <= salidas (7);

CP <= salidas (6);

Cont <= salidas (5);


rst <= salidas (4);


estado <= salidas (3 DOWNTO 0);

end rtl;
```

Ejercicio 12: Quartus II








Ejercicio 12: Quartus II: Enclavamiento de los botones






Jaime Velasco-Medina


Digital System Design

Ejercicio 12: Generador de Retardo y Circuito para

cerrar la puerta del ascensor









Ejercicio 12: Generador de Retardo para simular el tiempo de subida hacia el Piso 2






Ejercicio 12: Generadores de Tendencia






Ejercicio 12: Simulación 1-a






Ejercicio 12: Simulación 1-b






Ejercicio 12: Simulación 2-a






Ejercicio 12: Simulación 2-b






Ejercicio 12: Simulación 3 (manejo de puertas)












Conjunto de Instrucciones

0000	STORE	1 000	NOT
0001	LOAD	1 001	ADD
0 010	OUT	1 010	SUB
0 011	IN	1 011	MULT B
1 0100	JZ	1 100	MULT A
0 101	AND	1 101	MOV (REG)
1 0110	OR	1 110	MOV (DATO)
0 111	XOR	1 1111	NOP




Formato de Instrucción



R3 ← R1	MOV R3, R1	=	1101 011 001 xxxxxxxx
R3 ← "10"	MOV R3, "10"	=	1110 011 xxx 00001010
$RAM[11 + R3] \leftarrow R2$	STORE [11+R3], R2	=	0000 011 010 00000011
R1 ← R1 + R7	ADD R1, R7	=	1001 001 111 xxxxxxxx




Implementación en Quartus II: Unidad Operativa






Implementación en Quartus II: Unidad de Control





Banco de Registros




Jaime Velasco-Medina

Digital System Design




Unidad Lógica Aritmética ALU



Digital System Design



Bloque Generador de Direcciones





Decodificación

- Genera el Código de Operación para la ALU.
- Establece la Fuente de información para el Banco de Registros.
- ☐ Genera las señales de control de escritura para el Banco de Registros, la RAM y el Registro de Salida.
- ☐ Activa la señal de carga "L" para realizar saltos en el PC.



Decodificación: Interpretación del Código.

COD	Instrucción	OP	Operación	selBanco	L	Wb	Wen	Wout
0000	STORE	1111	$C \leftarrow A$	11	0	0	1	0
0001	LOAD	1111	$C \leftarrow A$	01	0	1	0	0
0010	OUT	1111	$C \leftarrow A$	11	0	0	0	1
0011	IN	1111	$C \leftarrow A$	11	0	1	0	0
0100	JZ	1111	$C \leftarrow A$	11	"Z"	0	0	0
0101	AND	0000	$C \leftarrow A \text{ AND } B$	00	0	1	0	0
0110	OR	0001	$C \leftarrow A \text{ OR } B$	00	0	1	0	0
0111	XOR	0010	$C \leftarrow A XOR B$	00	0	1	0	0
1000	NOT	0011	$C \leftarrow NOT(A)$	00	0	1	0	0
1001	ADD	0100	$C \leftarrow A + B$	00	0	1	0	0
1010	SUB	1100	$C \leftarrow A - B$	00	0	1	0	0
1011	MULT B	0101	$C \leftarrow L(A * B)$	00	0	1	0	0
1100	MULT A	0110	$C \leftarrow H(A * B)$	00	0	1	0	0
1101	MOV (REG)	1111	$C \leftarrow A$	00	0	1	0	0
1110	MOV (DATO)	1111	$C \leftarrow A$	10	0	1	0	0
1111	NOP	1111	$C \leftarrow A$	11	0	0	0	0



Programa de Ejemplo: Generación de la serie de Fibonacci

ı						
	0.	$R0 \le 0$	11100000000000000000	24.	$R0 \le R0 + R1$	100100000100000000
	1.	R1 <= 1	111000100000000001	25.	$RAM[0 + R0] \le R3$	000000001100000000
	2.	$R4 \le 0$	11101000000000000000	26.	$R3 \le R3 + R2$	1001011010000000000
	3.	$R7 \le RAM[0 + R0]$	0001111000000000000	27.	R2 <= R3 - R2	101001001100000000
	4.	$R5 \le 0$	1110101000000000000	28.	$R6 \le R6 + R1$	100111000100000000
	5.	$R5 \le R7 - R5$	1010101111100000000	29.	R4 <= R5	1101100101000000000
	6.	JZ[10]	010000000000001010	30.	$R4 \le R6 - R4$	101010011000000000
	7.	$R2 \leq R1$	110101000100000000	31.	JZ[24]	010000000000011000
	8.	$R2 \le R4 - R2$	1010010100000000000			
	9.	JZ[42]	010000000000101010	32.	$R6 \le R7$	110111011100000000
	10.	R2 <= 1	1110010000000000001	33.	$R6 \le R5 - R6$	101011010100000000
	11.	R3 <= 1	111001100000000001	34.	R4 <= 1	1110100000000000001
	12.	$R0 \le R0 + R1$	100100000100000000	35.	$R3 \le RAM[0 + R4]$	0001011100000000000
	13.	$RAM[0 + R0] \le R2$	00000001000000000			
	14.	$R5 \le R1$	110110100100000000			
	15.	$R5 \le R7 - R5$	1010101111100000000	36.	$Rout \le R3$	001000001100000000
	16.	JZ[20]	010000000000010100	37.	$R6 \le R6 + R1$	100111000100000000
	17.	$R5 \le R1$	110110100100000000	38.	$R4 \le R4 + R1$	100110000100000000
	18.	$R5 \le R4 - R5$	1010101100000000000	39.	R2 <= R5	1101010101000000000
	19.	JZ[32]	010000000000100000	40.	$R2 \le R6 - R2$	101001011000000000
	20.	$R6 \leq R7$	110111011100000000	41.	JZ[35]	010000000000100011
	21.	R5 <= 255	111010100011111111			
	22.	$R6 \leq R5 - R6$	101011010100000000			

23.

 $R6 \le R6 + R1$

100111000100000000



Resumen de Desempeño:

☐ Dispositivo de Prueba:

Stratix II – EP2S15F484C3

☐ ALUT's Combinacionales:

166 / 12480


☐ Registros Logicos:

81 / 12480

Máxima Frecuencia de Operación:

- 50.45MHz
- ☐ Tiempo de Ejecución de los primeros 6 términos de las serie de Fibonacci: 2.6 uS







Características de un Procesador RISC

- Acceso a Memoria solo con LOAD y STORE.
- ☐ Manipulación de Datos "Registro Registro".
- □ Numero limitado de modos de direccionamiento.
- ☐ Formatos de Instrucciones de longitud fija
- Las instrucciones ejecutan operaciones básicas.
 - Alto Rendimiento
 - Alta velocidad de ejecución
 - * Evita accesos a memoria
 - Banco de Registros grande
 - Unidad de control cableada*
 - Pipeline



Ciclo de Instrucción:

	Fetch	Decode	Load	Execute	Store
Ciclo 1	MOV				
Ciclo 2	ADD	MOV			
Ciclo 3	MULT	ADD	MOV		
Ciclo 4	XOR	MULT	ADD	MOV	
Ciclo 5	SUB	XOR	MULT	ADD	MOV
Ciclo 6	NOT	SUB	XOR	MULT	ADD



Problemas

- ☐ Conflicto de Datos (dependencia de datos)
 - Solución Software:
 - Introducción de NOP's:
 - Reduce el "Throughput".
 - ❖ Soluciones Hardware:
 - ◆ Inserción de Burbujas (NOP's):
 - Reduce el "Throughput".
 - Anticipación de Datos:
 - No reduce el "Throughput".
 - Añade Retardo Combinacional.




Problemas

- ☐ Conflictos de Control (saltos o bifurcaciones)
 - Solución Software:
 - Bifurcación Retardada (NOP's):
 - Reduce el "Throughput".
 - ❖ Soluciones Hardware:
 - Parada de Conflicto de bifurcación (detener PC):
 - Reduce el "Throughput".
 - ◆ **Predicción de Salto** (asumir que los saltos no se ejecutan):
 - No reduce "Throughput" cuando no se ejecuta un salto



Unidad de Control (Registros de Segmentación)





Conjunto de Instrucciones

1 0000	STORE	1 000	NOT
0 001	LOAD	1 001	ADD
0 010	OUT	1 010	SUB
0 011	IN	1 011	MULT B
1 0100	BNEQ	1 100	MULT A
0 101	AND	1 101	MOV (REG)
0 110	OR	1 110	MOV (DATO)
0 111	XOR	1 1111	NOP



Aplicación: Generación de la Serie de Fibonacci

```
Algoritmo en C++:
public class Fibonacci
         public static void main (String [] args)
                   int f1=1, f2=1;
                   System.out.println (f1);
                   for(int k = 1, k < N, k++)
                             System.out.println(f2);
                             f2+=f1;
                             f1 = f2 - f1;
```



Aplicación: Generación de la Serie de Fibonacci

```
Código en "Ensamblador"
0. R0 \le 0
3. R1 <= 1
4. R4 <= 0
5. R7 \le RAM[0 + R0]
                                                (R7 <= N: numero de términos que se desea generar)
6. Bneq R4, R7 [6]
                                                (saltar a línea 6 si N \neq 0, no salta si N = 0)
7. Bneg R4, R1 [30]
                                                (salir, este salto siempre se ejecuta porque R4 ≠ R1)
8. R2 <= 1
                                                (primer termino de la serie)
9. R3 <= 1
                                                (segundo termino de la serie)
10. R0 <= R0 + R1
                                                (incrementar R0)
11. RAM[0 + R0] \le R2
                                                (Almacenar primer termino de la serie en RAM)
12. Bneq R1, R7 [12]
                                                (saltar a línea 12 si N \neq 1, no salta si N = 1)
13. Bneg R4, R1 [22]
                                                (ir a la secuencia de visualización)
14. R6 <= R7
                                                (R6 \le N)
15. R5 <= 255
                                                (condición de parada)
16. R6 <= R5 – R6
                                                (R6 \le 255 - N)
                                                (incrementar R6: R6 \leq 255 – N + 1)
17. R6 <= R6 + R1
for(int k = 1, k<N, k++) Cálculo de los términos de la serie
19. R0 <= R0 + R1
                                                (incrementar R0)
20. RAM[0 + R0] \le R3
                                                (Almacenar termino k de la serie en RAM)
21. R3 <= R3 + R2
                                                (f2+=f1)
22. R2 <= R3 - R2
                                                (f1 = f2 - f1;)
23. R6 <= R6 + R1
                                                (incrementar R6)
24. Bneg R6, R5 [16]
                                                (saltar a 16 mientras R6 ≠ 255)
Subrutina de Visualización de los términos
26. R6 <= R7
                                                (R6 \le N)
                                                (R6 \le 255 - N)
27. R6 <= R5 – R6
28. R4 <= 1
                                                (posición "1" de la RAM)
29. R3 <= RAM[0 + R4]
                                                (cargar dato k de la RAM a R4)
30. Rext <= R3
                                                (visualizar termino k de la serie)
31. R6 <= R6 + R1
                                                (incrementar R6)
32. R4 <= R4 + R1
                                                (incrementar R4: incrementar posición de memoria)
33. Bneq R5, R6 [25]
                                                (saltar a 25 mientras R6 ≠ 255)
```




Formato de Instrucción



R3 ← R1	MOV R3, R1	=	1101 011 001 xxxxxxxx
R3 ← "10"	MOV R3, "10"	=	1110 011 xxx 00001010
$RAM[11 + R3] \leftarrow R2$	STORE [11+R3], R2	=	0000 011 010 00000011
R1 ← R1 + R7	ADD R1, R7	=	1001 001 111 xxxxxxxx



Unidad de Control: Ciclos de Búsqueda (Fetch) y Decodificación






Decodificacion1: Búsqueda del Operando.

- Selecciona qué datos del banco de registros se van a "leer" (selA y selB) y qué datos se van a escribir en los registros RA y RB (Banco, Data In, dato inmediato).
- Selecciona qué dato debe leerse en Rin en una operación "Load".
- □ En caso de presentarse Dependencia de Datos, se modifican los selectores para que la información se obtenga de una etapa diferente (Rout, Rout2, RAM, RC, ALU, Rin).
- Se detecta de qué manera se llegó a la instrucción actual (salto o secuencia) para establecer de donde se deben obtener los datos.



Banco de Registros



Jaime Velasco-Medina

Digital System Design




Decodificacion2: Interpretación del Código.

COD	Instrucción	ОР	Operación
0000	STORE	1111	$C \leftarrow A$
0001	LOAD	1111	$C \leftarrow A$
0010	OUT	1111	$C \leftarrow A$
0011	IN	1111	$C \leftarrow A$
0100	BEQ	1100	$C \leftarrow A - B$
0101	AND	0000	$C \leftarrow A \text{ AND } B$
0110	OR	0001	$C \leftarrow A OR B$
0111	XOR	0010	$C \leftarrow A \text{ XOR } B$
1000	NOT	0011	$C \leftarrow NOT(A)$
1001	ADD	0100	$C \leftarrow A + B$
1010	SUB	1100	$C \leftarrow A - B$
1011	MULT B	0101	$C \leftarrow L(A * B)$
1100	MULT A	0110	$C \leftarrow H(A * B)$
1101	MOV (REG)	1111	$C \leftarrow A$
1110	MOV (DATO)	1111	$C \leftarrow A$
1111	NOP	1111	C ← A




Unidad Lógica Aritmética ALU



Digital System Design



Unidad de Direcciones






Decodificacion3: Fase de Escritura.

- ☐ Habilita las señales de escritura de la RAM, del Banco de Registros y del Registro de Salida.
- ☐ Selecciona el dato que va a ser almacenado en el Banco de Registros.
- ☐ Tiene en cuenta la dependencia de datos, la ocurrencia de saltos y la precedencia de la instrucción actual.



Decodificacion3 y Decodificacion4





Decodificacion4: Manejo del PC.

- Establece si se cumplen o no las condiciones para ejecutar un salto. Genera la señal de carga del PC.
- ☐ En caso de la presencia de dos saltos consecutivos o intercalados por otra instrucción, desactiva la señal de carga si el primer salto evaluado se ejecuta.
- ☐ Cuando la condición de salto se cumple, se habilita la carga del PC para forzarlo a una dirección especifica.



Resumen de Desempeño:

☐ Dispositivo de Prueba:

Stratix II – EP2S15F484C3

☐ ALUT's Combinacionales:

283 / 12480

Registros Lógicos:

211 / 12480

☐ Máxima Frecuencia de Operación:

- 117.58 MHz
- ☐ Tiempo de Ejecución de los primeros 6 términos de las serie de Fibonacci: 1.26 uS