
EXAMEN FINAL. 16/01/2003 Temps total: 3 hores Notes provisionals: 23/1/03


Problema 1 (25%)

D'un sistema basat en el microprocessador 68000, la figura 1 mostra la lògica de descodificació feta servir per l'adreçament de 4 memòries ROM de 4 *kwords* cadascuna, 8 memòries RAM de 1 *kword* i de 8 perifèrics amb 8 *words* cadascun. Es demana:

a) (2.5 punts) Determineu el mapa de memòria corresponent detallant les adreces inicial i final de cadascuna de les memòries i perifèrics. Hi han zones imatge?




b) (3 punts) Cada ROM està formada per dos xips de 4 kbytes com el de la figura 2. Connecteu adientment el bloc ROM1 al 68000 fent servir els seus senyals i els resultants de la descodificació que apareixen a la figura 1. Indiqueu clarament el valor de y.



c) (3 punts) Tenint en compte el cronograma que correspon a un cicle de lectura del microprocessador i els temps descrits a la taula que s'adjunten, determineu el temps d'accés màxim que poden tenir les memòries per tal de poder treballar a 10 MHz. Suposeu que els descodificadors tenen un retard de 20 ns i que cada porta lògica suposa un retard de 10 ns. Justifiqueu tots els càlculs.

d) (1.5 punts) Genereu el senyal DTACK* del microprocessador si es fan servir memòries amb un temps d'accés de 110 ns.



Misse	- interest of the second	Cumbol	8 MHz	Hz	10 1	10 MHz	12.5 MHz	MHz	
	Characteristic	Sympo	Min	Max	Min	Max	Min	Max	Unit
3,15.2	Clock Period	lcyc	125	250	100	250	80	250	us
2	Clock Width Low	tCL	55	125	45	125	35	125	Su
6	Clock Width High	CH	25	125	45	125	35	125	Su
4	Clock Fall Time	tCf	1	10	1	10	-	2	SU
2	Clock Rise Time	Ž	,	10	,	10	1	5	SU
9	Clock Low to Address Valid	*CLAV	1	70	1	9	-	25	Su
6A	Clock High to FC Valid	TCHFCV	1	02	1	9	-	55	ns
7	Clock High to Address, Data Bus High Impedance (Maximum)	1CHAD7	1	8	1	8	,	8	su
80	Clock High to Address, FC Invalid (Minimum)	TCHAFI	0	1	0	1	0	1	ns
16	Clock High to AS, DS Low	tCHSL	0	8	0	55	0	25	ns
112	Address Valid to AS, DS Low (Read)/ AS Low (Write)	tAVSL	98	17.0	20	- 1	0	1	ns
11A2.7	FC Valid to AS, DS Low (Read)/ AS Low (Write)	1FCVSL	8	1	8		40	- 1	ns
121	Clock Low to AS, DS High	ICLSH	1	70	1	55	1	8	Su
132	AS. DS High to Address/FC Invalid	ISHAFI	93	-	20		10	-	ns
142.5	AS, DS Width Low (Read)/AS Low (Write)	tSL	240	-	196	-	160	-	ns
14A ²	DS Width Low (Write)	tosu	115	-	98	-	80	-	ns
152	AS, DS Width High	tSH.	150	-	105	-	65	1	su
16	Clock High to Control Bus High Impedance	tCHCZ	1	80	1	70	-	8	us
172	AS, DS High to R/W High (Read)	TSHRH	40	-	20	1	10	1	us
181	Clock High to R/W High	TCHRH	0	02	0	9	0	8	us
201	Clock High to R/W Low (Write)	TCHRL	!	02	1	8	1.	8	us
20A ⁸	AS Low to R/W Valid (Write)	TASRV	1	20	'n	20	1	20	ns
212	Address Valid to R/W Low (Write)	TAVRL	20	-	0	1	0	1	us
21A2.7	FC Valid to R/W Low (Write)	1FCVRL	8	1	8	-	30	1	ns
222	R/W Low to DS Low (Write)	tRLSL	8	1	S	1	8	1	ns
23	Clock Low to Data Out Valid (Write)	tCLDO	1	02	1	55	1	55	us
252	AS, DS High to Data Out Invalid (Write)	1SHD01	90	1	50	1	15	1	us
262	Data Out Valid to DS Low (Write)	tpost	30	ı	50	1	15	1	us
942.	Data In to Clock Low (Setup Time on Read)	tDICL	15	1	10	1	10	1	us
282,5	AS. DS High to DTACK High	tSHDAH	0	245	0	190	0	150	us
53	AS, DS High to Data In Invalid (Hold Time on Read)	tSHDII	0	ı	0	1	0	1	Su
8	AS, DS High to BERR High	1SHBEH	0	J	0	1	0	1	ns
312.6	DTACK Low to Data in (Setup Time)	tDALDI	1	8	1	99	ı	93	ns
32	HALT and RESET Input Transition Time	tRHr, f	0	200	0	200	0	200	ns
8	Clock High to BG Low	tCHGL	1	70	. 1	8	1	8	Su
8	Clock High to BG High	1CHGH	1	20	1	8	ı	8	ns
39:	BR Low to 8G Low	TBRLGL	1.5	90 ns	1.5	80 ns	1.5	70 ns + 3.5	CIk.Per.

Problema 2 (35%)

Es vol dissenyar un sistema basat en el μ C V25 de NEC, que contingui RAM dinàmica. Aquest tipus de RAM es caracteritza per:

- 1) la informació es guarda en capacitats: si carreguem un condensador a una certa tensió, aquest mantindrà la tensió només durant un cert temps, depenent de les pèrdues. S'haurà de refrescar la informació periòdicament.
- 2) Per reduir el número de pins de l'encapsulat es multiplexen les adreces:

Tots els bytes de la RAM es distribueixen en una matriu (files x columnes). El que es fa és primer enviar l'adreça de files (Row) i després la de columnes. Això fa que el número total de pins d'adreces del xip sigui la meitat del necessari.

L'esquema intern, simplificat, d'una RAM dinàmica es pot veure a la Figura 1. Com es pot veure, la quantitat total de memòria és 64Kbytes: distribuïda en una matriu de 256x256 bytes. Els bits d'adreces són només 8 (A0-A7), en comptes de les 16 que a priori es necessitarien.

La multiplexació d'adreces consisteix en guardar l'adreça total en dues operacions. Primer es guarda la meitat de l'adreça a un registre (de files) i després l'altra meitat a un altre (de columnes). Aquests registres de files i columnes guarden les adreces (A0-A7) en els flancs de baixada dels senyals RAS* (*Row Address Strobe*) i CAS* (*Column Address Strobe*), respectivament. Aquest darrer senyal també fa les funcions de CS*.




Figura 1: Esquema intern de la RAM dinàmica.




Figura 2: Operació de lectura d'una RAM dinàmica.

- <u>Instant A</u>: amb el flanc de baixada del senyal RAS* la memòria guarda l'adreça de files.
- <u>Instant B</u>: amb el flanc de baixada del senyal CAS* la memòria guarda l'adreça de columnes. Ara la memòria ja té l'adreça completa i comença la descodificació. Amb el seu corresponent retard surten les dades pel bus de dades.
- <u>Instant C</u>: amb la desactivació del senyal CAS*, la memòria deixa, al cap d'un cert retard, el bus de dades en alta impedància.

El sistema dissenyat es pot veure a la següent figura 3:




Figura 3: Sistema dissenyat.

En general la temporització requerida entre els senyals RAS* i CAS* demana una circuiteria externa d'una certa complexitat. En aquest cas i com que fem servir el V25, aprofitem el retard entre els senyals MREQ* i MSTB* per a generar aquest retard i poder fer còmodament la multiplexació d'adreces.

El retard del multiplexor entre un canvi del senyal SEL i l'actualització de la sortida és de 10 ns (retard fix, sempre el mateix) i la freqüència de treball del V25 és de 10MHz.




Figura 4: Cronograma lectura V25.

Es demana:


a) (1 punt) Rang d'adreces ocupat per la RAM al sistema i nº de zones imatge (si n'hi ha).

 $\underline{\text{Rang}[@]}$: $\underline{\text{N}^{\text{o}} \text{ Z.I.}}$:

b) (2 punts) Quan executem la instrucció $aux = *(BYTE far*)MK_FP(0x1234,0x5678)$, quina serà l'adreça, en hexadecimal, de columna i quina la de fila a l'interior de la RAM?


<u>Fila:</u> <u>Columna:</u>

c) (2.5 punts) A la següent figura tenim la temporització requerida entre els senyals RAS* i CAS* i les adreces. El nostre sistema compleix tots els cinc requisits temporals ?



 t_{ASR} :Temps de setup d'adreces de fila:5 ns(mín.) t_{RAH} :Temps de hold d'adreces de fila:5 ns(mín.) t_{ASC} :Temps de setup d'adreces de columna:7 ns(mín.) t_{CAH} :Temps de hold d'adreces de columna:7 ns(mín.) t_{RCD} :Temps entre activació RAS* i activació CAS*25 ns (min.) – 75 ns (max.)

d) (2.5 punts) Els temps d'accés de la memòria (t_{RAC} i t_{CAC}) es visualitzen a la següent figura. Tenint en compte el sistema que hem dissenyat i la temporització del V25 en cicle de lectura, funcionarà el sistema? (independentment de la resposta a l'apartat anterior).



 t_{RAC} : Temps màxim des d'activació RAS* fins dada vàlida: 100 ns (temps d'accés) t_{CAC} : Temps màxim des d'activació CAS* fins dada vàlida: 25 ns (temps d'accés)

Temps setup bus de dades del V25 en lectura: 10ns.

e) (2 punts) Les memòries dinàmiques necessiten ser refrescades periòdicament. Estan dissenyades de tal manera que quan es fa la lectura d'una dada situada a una fila concreta, <u>es fa automàticament el refresc de tota la fila</u>. Sabent això s'han fet els següents programes:

PROGRAMA A

PROGRAMA B


Un byte qualsevol de la memòria s'ha de refrescar cada 50ms com a màxim (i per tant cada 50 ms s'ha d'haver refrescat tota la RAM). Indiqueu la freqüència mínima d'interrupció del Timer0 que s'hauria de programar per cadascun dels dos programes. Quin dels dos triaríeu ? Justifiqueu breument la resposta.

Freqüència mínima prog. A:


Freqüència mínima prog. B:

Problema 3 (20%)

A un sistema amb un microprocessador V25 que té 128 Kbytes de memòria EPROM i 128 Kbytes de memòria RAM se li connecta un analitzador lògic per poder analitzar la temporització i optimitzar-lo. La pantalla de l'analitzador es mostra a la figura 1



En la descodificació de les memòries, tant EPROM com RAM, es fa servir el senyal MREQ* i no el MSTB*. D'altre banda, el registre WTC del μP , que determina el nombre d'estats d'espera per accedir al diferents blocs de memòria es mostra a la figura 2.



BLOC n o Mapa d'E/S	Estats d'Espera
00	0
01	1
10	2
11	2 + demanats per READY

Figura 2

Full per entregar	
Nom i Cognoms:	


A la vista de fig. 1 i de la descripció del registre WTC respondre les següents qüestions:

a) (3 punts) Suposant que tots els blocs estàn en les mateixes condicions, quin és el valor en Hexadecimal del registre WTC.

b) (7 punts) Quin sería el valor òptim del registre WTC per tal d'accedir a les memòries el mes ràpid possible.

Problema 4 (20 %)

En sistemes μP que treballen a altes freqüències, la longitud dels cables dels busos s'apropen a l'ordre de magnitud de la longitud d'ona de propagació dels senyals. Per això, i especialment als busos que es troben molt sovint en estat d'alta impedància i per tal d'evitar efectes de reflexió d'ona, cal acabar aquestes línies conductores amb la seva impedància característica (Zc) mitjançant un divisor de tensió resistiu, com el mostrat a la figura, amb R1//R2 = Zc = 150Ω .



Determineu els límits màxim i mínim de R1 (o de R2) perquè es respectin els nivells V_{OHmin} i V_{OLmax} del dispositiu emissor del bus, i així la transmissió per aquest bus sigui la correcte.

Dades del dispositiu emissor:

$$V_{OHmin} = 3.5v$$
 per a $I_{OHmax} = -10 \text{ mA}$; $V_{OLmax} = 1.5v$ per a $I_{OLmax} = 10 \text{mA}$

Els altres dispositius connectats al bus:

Els seus efectes de càrrega es poden considerar menyspreables.