


# TRANSISTOR MOS



2 trans

$$\begin{cases} \text{NMOS} \leftrightarrow V_D > V_S \\ \text{PMOS} \leftrightarrow V_D < V_S \end{cases}$$

$$I_G = 0$$

$$K' = \mu_{ob} \cdot C_{ox} = \mu_{ob} \frac{\epsilon_{SiO_2}}{t_{ox}} \hat{=} (\text{TRANSCONDUCTANCIA}) ; K = K' \cdot \frac{W}{L}$$

NMOS PMOS

	CANAL LLARG	CANAL CURT
TALL $V_{GS} \leq V_{TN}$ $V_{GS} \geq V_{TN}$	$I_D = 0$	$I_D = 0$
CONDUCCIÓ $V_{GS} \geq V_{TN}$ $V_{GS} \leq V_{TP}$	<p>OHMICA <math>0 \leq V_{DS} \leq V_{GS} - V_T</math>  <math>0 \geq V_{DS} \geq V_{GS} - V_T</math>  <math>I_D = I_0 = K' \frac{W}{L} \left[ (V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right]</math></p> <p>SATURACIÓ <math>0 \leq V_{GS} - V_T \leq V_{DS}</math>  <math>0 \geq V_{GS} - V_T \geq V_{DS}</math>  <math>I_D = K' \frac{W}{L} \frac{(V_{GS} - V_T)^2}{2} [1 + \lambda V_{DS}]</math>  <math>I_D = K' \frac{W}{L} \frac{(V_{GS} - V_T)^2}{2} [1 + \lambda  V_{DS} ]</math></p>	<p><math>I_D = K' \frac{W}{L} \left[ (V_{GS} - V_T) V_{min} - \frac{V_{min}^2}{2} \right] (1 + \lambda  V_{DS} )</math>  on <math>V_{min} = \min(V_{DS}, V_{GS} - V_T, V_{DSsat})</math>  <div style="display: flex; justify-content: space-around; font-size: small;"> <span>↑ OHMICA</span> <span>↑ SAT C. LLARG</span> <span>↑ SAT C. CURT</span> </div> <math>V_{DSsat} = L \cdot E_{sat} = L \frac{V_{set}}{\mu_{ob}} = -L \cdot E_{sat}</math>  amb <math>V_{set} \approx 10^5 \text{ m/s}</math></p>

## CAPACITATS MOS



TALL: Predominant  $C_{GB} = \epsilon_{SiO_2} \frac{W \cdot L}{t_{ox}} ; C_{GB}$


OHMICA: Predominant  $C_{GD}$  i  $C_{GS}$

$$C_{GD} = C_{GS} = C_{overlap} + \frac{1}{2} \epsilon_{SiO_2} \frac{W \cdot L}{t_{ox}} = C_{overlap} + \frac{C_{GBTALL}}{2}$$


SAT: Predominant  $C_{GS}$

$$C_{GS} = C_{GSoverlap} + \frac{2}{3} \epsilon_{SiO_2} \frac{W \cdot L}{t_{ox}} = C_{GSoverlap} + \frac{2}{3} C_{GBTALL}$$

## INVERSOR MOS



→ Anàlisi estàtica




1. NMOS corte, PMOS ohmica
2. NMOS sat, PMOS ohmica
3. NMOS sat, PMOS sat
4. NMOS ohmica, PMOS sat
5. NMOS sat, PMOS corte

$$V_{TH} = \left[ V_{TN} + \sqrt{\frac{K_p'}{K_n'} \frac{(W/L)_P}{(W/L)_N} (V_{DD} + V_{TP})} \right] / \left( 1 + \sqrt{\frac{K_p'}{K_n'} \frac{(W/L)_P}{(W/L)_N}} \right)$$



## Mos amb condensadors

1. Es rebaixa  $I_D$  amb corrents del condensador
  2. Es fa suposició o avariença estat condensador  $\rightarrow$  determina  $I_D$
  - 3  $I_C = C \frac{d(V_{C+} - V_{C-})}{dt} = d\Delta V_C \rightarrow$  càrrega corrent a través del condensador
- $\&$  s'integra l'expressió i es determina constants integració amb condicions



## Anàlisi dinàmica CMOS

• Si hi ha connexió entre ptes lògiques es tren capactat equivalent:  $C_{LOAD} = C_{int} + \sum C_{GN} + \sum C_{GP}$


• Temps propagació  $\hat{=}$  temp que triga la sortida en arribar a  $V_{DD}/2 \rightarrow t_{PHL}, t_{PLH}$

$$t_{HL} = -C_{LOAD} \cdot \int_{V_{DD}}^{\frac{V_{DD}}{2}} \frac{dV_{out}}{I_{NMOS}} \rightarrow t_{HL} \approx \frac{C_{LOAD}}{K_n' \frac{W}{L} (V_{DD} - V_{TN})}$$

$$f_{max} \propto \frac{1}{t_{PHL} + t_{PLH}} \propto \frac{K \frac{W}{L} (V_{DD} - V_T)}{C_L}$$

Potència util  $\bar{P} = f \cdot V_{DD}^2 \cdot C_L \cdot n \cdot \gamma$  amb  $\begin{cases} n = \# \text{ portes} \\ \gamma = \text{factor utilitzat} \end{cases}$

## Oscilador en anell




$$f_{os} = [N \cdot (t_{PHL} + t_{PLH})]^{-1}$$

## Potència dissipada

Util $\bar{P}$	$P_{tot} = \bar{P} + P_{cc} + P_{est}$
Corrent carregant: $P_{cc} = \frac{V_{DD} \cdot I_{PEAK} \cdot t_{sc}}{T}$	
Estàtica: $P_{est} = V_{DD} \cdot I_{LEAKAGE}$	

## Estructura sistema sincron



$$T_{CLK} - t_{su} > t_{PCQ} + t_{comb,max}$$

$\Rightarrow$  Muxer amb crític

## Efecte SKEW

El rellotge s'aplica  $\neq$  retards

• Positiu: :  $T_{CLK} > t_{PCQ} + t_{comb} + t_{su} - t_{skew}$

• Negatiu: :  $T_{CLK} > t_{PCQ} + t_{comb} + t_{su} + t_{skew}$

Regle temps setup:  $T_{CLK} > t_{PCQ,max} + t_{comb,max} + t_{su} - t_{skew,min}$

Regle temps hold:  $T_{PCQ,min} + t_{comb,min} > t_{hold} + t_{skew,max}$




# CONCEPTES PETIT SENYAL



Disseny amplificadors

Circuitos polarització

Resposta del circuit a petit senyal



⇒ Model circuit petit senyal






$$g_m = \sqrt{2 K' \frac{W}{L} I_{DQ}}$$

$$r_{ds} = \frac{1}{\lambda I_{DQ}} \propto \frac{L}{I_{DQ}}; \quad g_{mb} = \frac{g_m}{2\sqrt{2\phi_0 - V_{BS2}}} \approx 0$$

$$g_{m \text{ constant}} = K' \frac{W}{L} V_{DSAT}$$


⇒ Referència de tensió

Proporciona una tensió de referència constant i estable vers amb DV tensió. Es pot aconseguir mitjançant 2 resistències o 1 resistència junt amb MOS saturat o 2 MOS saturats.




Per a establir estabilitat hem de fer el model en petit senyal del circuit i obtenir la relació  $V_{REF}/V_{DD}$  suposant  $V_{DD}$  font ideal xo amb variacions petites  $v_{dd}(t)$ .

⇒ Fonts de corrent




$$I = I_0 + \frac{V}{R_0} \quad \text{amb } R_0 \hat{=} \text{resistència sortida}$$

▲ Mirall de corrent: Es copia un corrent amb un factor multiplicatiu N



$$\frac{I_2}{I_1} = \frac{(W/L)_2}{(W/L)_1} = N$$




$V_{GN}$  es un grau de llibertat

- $V_{out}$  interessa que siga mínim possible xo amb  $\frac{W}{L}$  raonables
- $R_{out}$  interessa màxim possible  $R_{out} = \frac{1}{\lambda I_2}$



## ▲ FETs Cas code



$$\frac{I_I}{I_O} = \frac{(W/L)_{M2}}{(W/L)_{M1}} = \frac{(W/L)_{M4}}{(W/L)_{M3}}$$

$$V_{omax} = 2V_{GS} - V_{TN}$$

$$R_o = \frac{V_o}{i_o} = 2r_{ds} + g_{m4} \cdot r_{ds}^2$$

## ETAPES AMPLIFICATEURES BASIQUES



▲ Amplif tension:  $G_V = \frac{V_{out}}{V_{in}}$

▲ Amplif de transrésistance:  $G_R = \frac{V_{out}}{i_{in}} (\Omega)$


▲ Amplif courant:  $G_I = \frac{i_{out}}{i_{in}}$

▲ Amplif de transconductance:  $G_G = \frac{i_{out}}{V_{in}} (\Omega^{-1})$

•  $Z_{in} = \frac{V_{in}}{i_{in}} \bigg|_{\text{avec } Z_L \text{ à l'issue } Z_S}$

•  $Z_{out} = \frac{V_{out}}{i_{out}} \bigg|_{\text{avec } Z_S \text{ à l'entrée } Z_L, V, i_s}$

$\Rightarrow A_V = \frac{V_{out}}{V_{in}}$



$Z_S = 0$

$Z_L = \infty$

$\Rightarrow A_I = \frac{i_{out}}{i_{in}}$



$Z_S = \infty$

$Z_L = 0$


$\Rightarrow A_G = \frac{i_{out}}{V_{in}}$



$Z_S = 0$

$Z_L = 0$

$\Rightarrow A_R = \frac{V_{out}}{i_{in}}$




$Z_S = \infty$

$Z_L = \infty$




## ⇒ Configuracions bàsiques

### ▲ Surtides comú




$$Z_{in} = \infty ; Z_{out} = r_{ds} // R_{out} ; G_v = g_m \cdot [r_{ds} // R_{out} // Z_L]$$

### ▲ Drenador comú



$$Z_{in} = \infty ; Z_{out} = r_{ds} // R_{out} // 1/g_m ; G_v = \frac{g_m (r_{ds} // R_{out} // Z_L)}{1 + g_m (r_{ds} // R_{out} // Z_L)} < 1$$

### ▲ Portes comú




$$Z_{in} \approx 1/g_m \quad G_v = -1$$


## RESPOSTA FREQUENCIAL

En saturació:

$$C_{GS} = C_{overlap} + \frac{2}{3} C_g = \epsilon_{ox2} \frac{L_o W}{t_{ox}} + \frac{2}{3} \epsilon_{ox2} \frac{L_{eff} \cdot W}{t_{ox}}$$

$$C_{DB} = \frac{C_j \cdot L_{eff} \cdot W}{\left(1 + \frac{V_{DB}}{\phi_n}\right)^m}$$





$$f_T = \frac{g_m}{2\pi C_{gs}}$$

$$\begin{aligned} & \approx \\ & r_{ds} \uparrow \uparrow \\ & C_{gs} \gg C_{GD}, C_{DB} \end{aligned}$$

