Práctica 8b: Test de un VCO y un PLL

Dani Gabriel y Rafael Gómez

Junio 2011

Índex

		udio Previo	2
		Ejercicio 1	
	1.2	Ejercicio 2	3
2		bajo de Laboratorio	3
	2.1	Rutinas de inicialización de bits de control	3
	2.2	Margen de variación de frecuencia en función de V_e y linealidad de VCO	4
	2.3	Márgenes de enganche y seguimiento	7
	2.4	Respuesta en frecuencia	10
	2.5	Distorsión armónica total	11

Estudio Previo 1

1.1 Ejercicio 1

S) Definir para cada una de las wedidas que se proponen a continuación que equipos del laboratorio se utilizarán, como se interconectorán y el protocolo para realizer las mediobs

S.S. Margen de engonche y signimiento.

- Equipos: Generador de finciones, frente de alimentación y multimetro.

-Cenexiones: Generador a Vin

Fuente (con 101 de allumentación) a los conectores bornana

Multimetro a Vaux

- Procedicuiento: Usriar la tensión de alimentación (de 0 a 100 y luego de 10 a 00) para wodificar ca frecuencia y poder detectar el esgonche de fase y el deseganche

12. Respuesta en frecuencia

- Equipos: Generador de funciones, fuente de alimentación y oscilos apio.

- Cenexianeo: Generodor a Vin

Fuente (con 100 de alluentación) a los conactares banana

Oscilosopio: canal & a Vin y anal 2 a Vout.

- Procedicionento: Realizar barrido en frecuencia para obtener la función de transferencia que se espera que sea un filtro paso bajo con fe = 3 kHz.

13. Distasión armónia total (señal de entrado 5 Upp a 2001/Hz).

- Equipas: Generador de funciones, fuente de alimentación y oscilosopio.

- Conexiones: Generador a Vin

Frente (con 10 v de all mentación) a los conectores banana

Oscilosapio: canal 1 a vin y eanal 2 a bout.

- Procedicuiento: Otilizaremos las señales medidas por el oscilosogolo para que auediante los UI's de las librerias de análisis de señal obtergamos la estimación del espectro y el cálculo de la distersión arcuónica

teniendo en cuenta seleccionar un enventanado adecuado de la señal pera realiser la FFT

> wenos resolución en fase y más amplituel

1.2 Ejercicio 2

2) Explica que wétodo hay que seguir para colcular la distersión armánica total a partir de la amplitud de los armánicos de 2001/2 Hz que tenemos dentro de la bande de pasa de nuestro sistema (SkHz)

A portir del espectro de la social de entrada, semanos las potencias de seus armánicos, hacemos la raíz anadrada de la serma y dividirmos por la potencia del armánico principal (d de mán podencia)

2 Trabajo de Laboratorio

2.1 Rutinas de inicialización de bits de control

El sistema de control del circuito a estudiar se realiza mediante una placa de adquisición de datos conectada al bus del PC. De entre los puertos de la placa, hay tres que son digitales de control (PA, PB y PC).

Los bits que vamos a necesitar utilizar en nuestra aplicación son los cuatro bits de menor peso del registro PA. Tal y como se muestra en la figura 1, los bits PA0 y PA1 sirven para controlar la salida V_{aux} , el bit PA2 sirve para conectar o desconectar el emisor al circuito, y el bit PA3 sirve para conectar la entrada al puerto analógico V_{aux} o a la salida DA de la placa.




Figura 1: Circuito modulador y demodulador basado en VCO y PLL

Para agilizar más el desarrollo de las siguientes fases de la práctica vamos a implementar un subVI que se encargue automáticamente de poner los bits de interés a nivel alto o a nivel bajo (Figura 2).




Figura 2: Diagrama de bloques del SubVI para controlar los bits de control

2.2 Margen de variación de frecuencia en función de V_e y linealidad de VCO

A continuación generaremos una rutina mediante LabVIEW que mida los márgenes de variación de frecuencia y la linealidad del VCO. Para ello seguimos el siguiente esquema:



Figura 3: Inicializamos el registro PA con el bit 3 a 1 para leer la entrada de tensión de la placa




Figura 4: Ponemos el registro el bit PA2 a 1 para desconectar el emisor del resto del circuito




Figura 5: Inicializamos el registro DA que controla la entrada de tensión desde el PC




Figura 6: Realizamos el barrido de tensiones en 21 pasos y calculamos el error lineal y las frecuencias mínima y máxima de los márgenes

Para este ultimo paso realizamos un barrido de 21 pasos de tensión (de 0 a 10V) en cada uno de los cuales se ejecuta una secuencia de comandos que detallamos a continuación:




Figura 7: Actualizamos la entrada de tensión con el siguiente valor a partir del índice de la iteración




Figura 8: Establecemos los bits PA0 y PA1 a 0 para colocar la tensión de entrada a la salida V_{aux}




Figura 9: Medimos la salida de tensión con el multímetro




Figura 10: Establecemos los bits PA0 a 0 y PA1 a 1 para colocar la frecuencia V_{F1} a la salida V_{aux}




Figura 11: Medimos con el multímetro la frecuencia a la salida

El algoritmo del cálculo de los márgenes de variación frecuencia y el error de linealidad del VCO está implementado a la salida del bucle de barrido, como ya se ha visto más arriba. Los resultados de la ejecución de este VI pueden verse en la figura 12.




Figura 12: Error lineal y márgenes de variación de frecuencia en función de V_e

Vemos que el error de linealidad es de un 0.87% y que el margen de variación de frecuencias va de $107851 \mathrm{Hz}$ a $241419 \mathrm{Hz}$.

2.3 Márgenes de enganche y seguimiento

En este apartado diseñaremos un VI que mida las frecuencias bajas y altas de enganche y seguimiento, y evaluaremos los resultados.

Los primeros tres frames de la secuencia de ejecución son exactamente iguales que los del apartado anterior, solo que en el segundo, en lugar de poner PA2 a 1, lo ponemos a 0 para conectar el circuito al emisor.

El cuarto frame es el siguiente:




Figura 13: Barremos de menor a mayor las frecuencias para medir la frecuencia baja de enganche y alta de seguimiento

Y el quinto:




Figura 14: Barremos de mayor a menor las frecuencias para medir la frecuencia alta de enganche y baja de seguimiento

En estos dos últimos frames, dentro del bucle de barrido, hay otra secuencia que es exactamente igual en ambos, y que consiste en los siguientes pasos:




Figura 15: Actualizamos la entrada de tensión con el siguiente valor a partir del índice de la iteración




Figura 16: Establecemos los bits PA0 a 0 y PA1 a 1 para colocar la frecuencia V_{F1} a la salida V_{aux}




Figura 17: Medimos la salida de frecuencia con el multímetro




Figura 18: Establecemos los bits PA0 y PA1 a 1 para colocar la frecuencia V_{F3} a la salida V_{aux}




Figura 19: Medimos con el multímetro la frecuencia a la salida

El resultado obtenido tras la ejecución es el siguiente:




Figura 20: Márgenes de enganche y de seguimiento del PLL

2.4 Respuesta en frecuencia

A continuación, nos gustaría hallar la respuesta en frecuencia que presenta el PLL, y para ello, volvemos a hacer uso de un programa implementado en la práctica 7.En este caso, sin embargo, debemos implementar dos pequeñas modificaciones en el algoritmo.

Primero de todo, tal y como se muestra en la figura 21, debemos de poner PA3 a 0 con el objetivo de seleccionar la entrada al puerto analógico VIN, al cual hemos conectado una amplitud pico a pico de 2.5V. Además, también debemos de poner PA2 a 0 con el objetivo de conectar el emisor al circuito.




Figura 21: Inicializamos el registro PA con los bit 2 y 3 a 0 con el objetivo de seleccionar como entrada a Vin y conectar el emisor al circuito, respectivamente

Por otra parte, se ha añadido un offset ajustable, tal y como se muestra en la figura 22, en el cual durante la realización le determinamos un valor de 5V, con la finalidad de poder obtener correctamente las medidas.




Figura 22: Diagrama de bloques modificado con el offset ajustable

Una vez implementado el programa, procedemos a su ejecución, con 20 pasos, para poder obtener así los resultados que buscábamos, tal y como se puede apreciar en la figura 23.




Figura 23: Diagrama de bode

Cabe mencionar, sin embargo, el extraño comportamiento de la fase en un punto dado, donde aparece un pico muy pronunciado en un instante muy concreto. Estas anomalías podrían ser debidas tal vez a posibles alteraciones involuntarias del circuito durante la obtención de los resultados, o bien algún problema de implementación, debido a que el resultado esperado es que la fase decreciese hasta -180° aproximadamente.

2.5 Distorsión armónica total

Finalmente, se propone hallar la distorsión armónica utilizando como entrada una señal de 5Vpp con una frecuencia de 200Hz. Para ello, primeramente inicializamos el bit 2 del registro PA a 0 con el objetivo de conectar el emisor al circuito, y seguidamente, inicializamos el bit 3 del registro PA a 0 con el fin de seleccionar la entrada al puerto analógico VIN, al cual hemos conectado la señal de entrada comentada anteriormente.

Para calcular entonces la distorsión armónica que se produce, partiendo del programa "adquirir dso 3062a p6.vi´´ implementada en el transcurso de la práctica 6, procedemos a realizar algunas modificaciones para poder encontrar los resultados que buscamos.

Tal y como se muestra en la figura 24, utilizamos el "Harmonic Analyzer.vi´´ con el objetivo de encontrar las amplitudes y frecuencias de las componentes armónicas.




Figura 24: Diagrama de bloques

Además, te muestra el cálculo del porcentaje de la distorsión armónica total (ecuación 1) y de la distorsión armonica total mas ruido (ecuación 2), mediante la ecuaciones siguientes:

$$\%THD = \frac{100\sqrt{Af_2^2 + Af_3^2 + \dots + Af_N^2}}{Af_1}$$

$$\%THD + Noise = \frac{100\sqrt{\sum APS}}{Af_1}$$
(2)

$$\%THD + Noise = \frac{100\sqrt{\sum APS}}{Af_1} \tag{2}$$

A continuación, procedemos a añadir una representación espectral con el objetivo de poder ver gráficamente las deltas generadas por los armónicos, en el que previamente habiamos definido que se muestren únicamente los 5 primeros armónicos.

Finalmente, procedemos a su ejecución, y tal y como se puede apreciar en la figura 25, obtenemos gráficamente el espectro de las 5 primeras componentes armónicas.

Sin embargo, cabe destacar un resultado que llama la atención, más concretamente, el cálculo del porcentaje de la THD, donde se puede apreciar que es bastante elevado, en torno del 80%, lo cual indica que la potencia de los armónicos es muy elevada respecto a la potencia de la frecuencia fundamental.




Figura 25: Diagrama de bloques