Exercicis previs DCISE sessió 2

Apartat a:

L'equació que cal resoldre per a trobar V_{INV} és la següent:

$$\frac{K_{N}^{'} \cdot W_{N}}{L_{N}} \cdot \frac{(V_{INV} - V_{TN})^{2}}{2} \cdot (1 + \lambda \cdot V_{INV}) = \frac{K_{P}^{'} \cdot W_{P}}{L_{P}} \cdot \frac{(V_{INV} - V_{dd} - V_{TP})^{2}}{2} \cdot (1 - \lambda \cdot (V_{INV} - V_{dd}))$$

$$\begin{aligned} & V_{\mathit{INV}}^{3} \cdot \lambda \cdot (R+1) + V_{\mathit{INV}}^{2} \cdot (R \cdot (1-2 \cdot \lambda) - (1+\lambda \cdot V_{\mathit{dd}}) - 2 \cdot \lambda \cdot (V_{\mathit{dd}} + V_{\mathit{TP}})) \\ & + V_{\mathit{INV}} \cdot (R \cdot V_{\mathit{TN}} \cdot (\lambda \cdot V_{\mathit{TN}} - 2) + 2 \cdot (1+\lambda \cdot V_{\mathit{dd}}) \cdot (V_{\mathit{dd}} + V_{\mathit{TP}}) + \lambda \cdot (V_{\mathit{dd}} + V_{\mathit{TP}})^2) \\ & + (V_{\mathit{TN}}^2 \cdot R) - (V_{\mathit{dd}} + V_{\mathit{TP}})^2 = 0 \end{aligned} \qquad R = \frac{\frac{K_{\mathit{N}}^{'} \cdot W_{\mathit{N}}}{L_{\mathit{N}}}}{\frac{K_{\mathit{P}}^{'} \cdot W_{\mathit{P}}}{L_{\mathit{P}}}}$$

Particularitzant per lambda 0 tenim:

$$V_{INV}^2 \cdot (R-1) + V_{INV} \cdot (R \cdot V_{TN} \cdot (-2) + 2 \cdot (V_{dd} + V_{TP})) + (V_{TN}^2 \cdot R) - (V_{dd} + V_{TP})^2 = 0$$

Amb els valors de l'enunciat:

$$R=1.5384$$
; $V_{TN}=0.5$; $V_{TP}=-0.65$; $V_{dd}=3.3$; $\lambda=0$
 $V_{TNV}=1.45969V$

En cas general per a lambda no zero:

$$R=1.5384$$
; $V_{TN}=0.5$; $V_{TP}=-0.65$; $V_{dd}=3.3$; $\lambda=0.08$
 $V_{TNV}=1.46657$ V

El resultat varia poc ja que la lambda afecta de forma molt semblant als dos transistors. Donat que el factor al que lambda multiplica és Vds i aquest és quasi igual per als dos transistors aleshores quasi no hi ha diferència entre les dues corrents.

Apartat b:

El voltatge d'inversió no és Vdd/2 ja que els dos transistors tenen paràmetres de construcció diferents que provoquen que les corrents dels transistors per a Vgate = Vdd/2 siguin diferents. Si volem que Vinv = Vdd/2 forçarem per construcció a que Vinv=Vdd/2 i buscarem les condicions que han de complir les dimensions.


$$\frac{K_{N}^{'} \cdot W_{N}}{L_{N}} \cdot \frac{(V_{dd}/2 - V_{TN})^{2}}{2} = \frac{K_{P}^{'} \cdot W_{P}}{L_{P}} \cdot \frac{(V_{dd}/2 + V_{TP})^{2}}{2}$$

$$\frac{K_{N}^{'} \cdot W_{N}}{L_{N}} = \frac{(V_{dd}/2 + V_{TP})^{2}}{(V_{dd}/2 - V_{TN})^{2}} = \frac{K_{P}^{'} \cdot W_{P}}{L_{N}} = 0.7561 \quad \frac{W_{N}}{U_{N}} = 0.2457$$

Si mantenim el PMOS tal com està i el NMOS el mantenim amb la mateixa llargària de canal aleshores caldrà que l'amplada de l'NMOS sigui 0.4914um enlloc de 1um. O bé mantenint el NMOS i modificant l'amplada del PMOS tenim una amplada de 4.07um.

Apartat c:

Per a mesurar el voltatge d'inversió col·locarem l'inversor amb una font DC a l'entrada. Aquesta font farà un escombrat de 0 a 3.3V i dibuixarem els nodes Vin i Vout. D'aquesta manera el gràfic serà una corba que ens descriu la relació sortida/entrada de l'inversor i una recta de pendent 1 que ens servirà per trobar Vinv. El punt de tall entre la corba i la recta és el voltatge d'inversió.



Apartat d:

Primerament calculem les resistències equivalents que farem servir per a mesurar el retard.

$$Req_{NMOS} = ReqN/1 \mu m = 4,84 K \Omega$$
; $Req_{PMOS} = ReqP/2 \mu m = 6,1 K \Omega$

Les capacitats a l'entrada i sortida (sense cap càrrega).

$$\begin{aligned} \text{HL:} \quad & C_{\text{IN}_{HL}} \!=\! C_{\text{IN}\,N\,HL} \!\cdot\! W_{N} \!+\! C_{\text{IN}\,P\,HL} \!\cdot\! W_{P} \!=\! 1.57 \!\cdot\! 1 \!+\! 2 \!\cdot\! 1.06 \!=\! 3.69\, \text{fF} \\ \text{LH:} \quad & C_{\text{IN}_{LH}} \!=\! C_{\text{IN}\,N\,LH} \!\cdot\! W_{N} \!+\! C_{\text{IN}\,P\,LH} \!\cdot\! W_{P} \!=\! 1.30 \!\cdot\! 1 \!+\! 2 \!\cdot\! 1.79 \!=\! 4.88\, \text{fF} \end{aligned}$$

$$\begin{aligned} \text{HL:} \quad & C_{\text{OUT}_{IH}} \!=\! C_{\text{OUT}\,N\,HL} \!\cdot\! W_N \!+\! C_{\text{OUT}\,P\,HL} \!\cdot\! W_P \!=\! 1.97 \cdot 1 \!+\! 2 \cdot 2.27 \!=\! 6.51 \text{\it fF} \\ \text{LH:} \quad & C_{\text{OUT}_{LH}} \!=\! C_{\text{OUT}\,N\,LH} \!\cdot\! W_N \!+\! C_{\text{OUT}\,P\,LH} \!\cdot\! W_P \!=\! 2.04 \cdot 1 \!+\! 2 \cdot 1.77 \!=\! 5.58 \text{\it fF} \end{aligned}$$

Calculem el temps de propagació (càrrega dels condensadors de la sortida) en el cas sense càrrega.

$$tp_{HL} = Req_{NMOS} \cdot C_{OUT_{HL}} \cdot 0.69 = 21.74 \text{ps}$$

 $tp_{LH} = Req_{PMOS} \cdot C_{OUT_{LL}} \cdot 0.69 = 23.48 \text{ps}$

Ara a la capacitat de sortida intrínseca se li afegeix una càrrega C_L.

$$tp_{HL} = Req_{NMOS} \cdot (C_{OUT_{HL}} + C_L) \cdot 0.69 = 55.13 \text{ps}$$

 $tp_{LH} = Req_{PMOS} \cdot (C_{OUT_{LH}} + C_L) \cdot 0.69 = 65.57 \text{ps}$

Ara podem dir que C_L passa a ser la càrrega a l'entrada del segon inversor.

$$tp_{HL} = Req_{NMOS} \cdot (C_{OUT_{HL}} + C_{IN_{LH}}) \cdot 0.69 = 38.13 ps$$

 $tp_{LH} = Req_{PMOS} \cdot (C_{OUT_{LH}} + C_{IN_{HL}}) \cdot 0.69 = 39.01 ps$


Si enlloc d'un inversor en tenim 10 aleshores cal multiplicar la càrrega de l'entrada d'un inversor per 10.

$$tp_{HL} = Req_{NMOS} \cdot (C_{OUT_{HL}} + 10 \cdot C_{IN_{LH}}) \cdot 0.69 = 184.7 \ ps$$
$$tp_{LH} = Req_{PMOS} \cdot (C_{OUT_{LH}} + 10 \cdot C_{IN_{HL}}) \cdot 0.69 = 178.79 \text{ps}$$

Apartat e:

Representarem el retard "High to Low" en funció de S. Prenem com a W de referència (quan S=1) 1um així per S=1 tenim els apartats anteriors. A més donat que volem resultats comparables a l'apartat anterior triarem mantenir proporcionals els W dels dos transistors. Així per al PMOS tenim $S\cdot 2$ um i per a NMOS $S\cdot 1$ um.

$$\begin{aligned} tp_{HL}(S) &= Req_{\mathit{NMOS}}(S) \cdot (C_{\mathit{OUT}_{\mathit{HL}}}(S) + C_{\mathit{L}}) \cdot 0.69 = 55.13 \mathrm{ps} \\ tp_{HL}(S) &= ReqN \, / (1\,\mu \cdot S) \cdot (C_{\mathit{out}\,\mathit{HL}\,\mathit{NMOS}} \cdot 1\,\mu \cdot S + C_{\mathit{out}\,\mathit{HL}\,\mathit{PMOS}} \cdot 2\,\mu \cdot S + C_{\mathit{L}}) \cdot 0.69 \end{aligned}$$




Si mirem l'equació veiem que la càrrega de sortida no afecta al temps, ja que és més gran proporcionalment al W però la resistència del transistor es fa petita en la mateixa proporció. En canvi C_L no creix amb W i sí ho fa com ja hem dit R, així que en fer créixer S veiem que el valor de C_L no ens afecta, només preval la capacitat del propi inversor.

$$tp_{HL}(S) = 0.69 \cdot ReqN \cdot ((C_L)/(1\mu \cdot S) + C_{\text{out HL NMOS}} + C_{\text{out HL PMOS}})$$

Ara veurem la dependència amb la càrrega que ens hauria de donar segons l'equació següent:

$$tp_{HL} = 0.69 \cdot Req_{NMOS} \cdot (C_{OUT_{vir}} + C_L)$$

L'equació d'una recta amb pas per l'eix d'ordenades quan Cl = 0 que és 21.47ps (el primer apartat) i pendent $0.69 \cdot Req$.



Comprovem que per a 10fF tenim uns 55 ps (com havíem calculat).

Apartat f:

El que farem serà assignar als transistors una amplada que sigui una variable. En el NMOS assignem per exemple W i al PMOS k*W. W serà fixada a la finestra de variables. En canvi k s'anirà variant. Donat que també hem de fer un sweep de Vin caldrà doncs fer un anàlisi paramètric.

En l'anàlisi TRAN farem servir una font variable a l'entrada la qual generarà polsos de 0 a 3.3V amb un cert període (anomenat Per, que sigui una variable fixa). Fent ús de la calculadora generarem la senyal:

Aquesta funció resta el temps de pujada i el de baixada (que hauria de ser igual al període) i en fa la resta amb el període. Si el temps de pujada i de baixada no són iguals la funció presentarà valors distints de zero. Així doncs només caldrà jugar amb K fins que trobem un valor molt proper a zero.

Apartat g:

Podem fer ús de les fórmules inicials que hem trobat particularitzant per la capacitat demanada.

$$tp_{HL} = Req_{NMOS} \cdot (C_{OUT_{HL}} + C_{L}) \cdot 0.69 = 355.7 \text{ps}$$

$$tp_{LH} = Req_{PMOS} \cdot (C_{OUT_{LH}} + C_{L}) \cdot 0.69 = 444.38 \text{ps}$$

$$tp_{avg} = \frac{(tp_{HL} + tp_{LH})}{2} = 400 \text{ps}$$

Ara busquem la Req del nou inversor així com les seves capacitats.

$$Req_{NMOS} = ReqN/3 \mu m = 1,61 K \Omega$$
; $Req_{PMOS} = ReqP/6 \mu m = 2,0 K \Omega$

$$\begin{aligned} \text{HL:} \quad & C_{\text{IN}_{HL}} \!=\! C_{\text{IN}\,N\,HL} \!\cdot\! W_{N} \!+\! C_{\text{IN}\,P\,HL} \!\cdot\! W_{P} \!=\! 1.57 \!\cdot\! 3 \!+\! 6 \!\cdot\! 1.06 \!=\! 11.07\, \text{fF} \\ \text{LH:} \quad & C_{\text{IN}_{LH}} \!=\! C_{\text{IN}\,N\,LH} \!\cdot\! W_{N} \!+\! C_{\text{IN}\,P\,LH} \!\cdot\! W_{P} \!=\! 1.30 \!\cdot\! 3 \!+\! 6 \!\cdot\! 1.79 \!=\! 14.64\, \text{fF} \end{aligned}$$

$$\begin{aligned} \text{HL:} \quad & C_{\text{OUT}_{HL}} \!\!=\! C_{\text{OUT}\,N\,HL} \!\!\cdot\! W_N \! + \! C_{\text{OUT}\,P\,HL} \!\!\cdot\! W_P \!\!=\! 1.97 \!\cdot\! 3 \! + \! 6 \!\cdot\! 2.27 \! = \! 19.53 \, \! f \! F \\ \text{LH:} \quad & C_{\text{OUT}_{LH}} \!\!=\! C_{\text{OUT}\,N\,LH} \!\!\cdot\! W_N \! + \! C_{\text{OUT}\,P\,LH} \!\!\cdot\! W_P \! = \! 2.04 \!\cdot\! 3 \! + \! 6 \!\cdot\! 1.77 \! = \! 16.74 \, \! f \! F \end{aligned}$$

El retard del primer inversor:

$$tp_{HL} = Req_{NMOS} \cdot (C_{OUT_{HL}} + C_{IN_{LH}}) \cdot 0.69 = 70.6 \text{ps}$$

 $tp_{LH} = Req_{PMOS} \cdot (C_{OUT_{LH}} + C_{IN_{HL}}) \cdot 0.69 = 70.0 \text{ps}$ $tp_{avg} = 70.3 \text{ps}$

El retard del segon inversor

$$tp_{HL} = Req_{NMOS} \cdot (C_{OUT_{HL}} + C_L) \cdot 0.69 = 132.78 \text{ ps}$$

$$tp_{LH} = Req_{PMOS} \cdot (C_{OUT_{LH}} + C_L) \cdot 0.69 = 161.1 \text{ ps} \qquad tp_{avg} = 147 \text{ ps}$$

$$tp_{avg tot} = 70.3 \text{ ps} + 147 \text{ ps} = 217.3 \text{ ps}$$

Es veu com ara el retard és menor (la meitat aprox.) ja que el segon inversor té una resistència menor i això provoca que la càrrega a la sortida trigui menys a carregar-se. Cal tenir el compte que tot i que el retard del segon inversor és molt menor el primer pateix un retard significatiu pel fet que és petit i intenta carregar la porta de l'inversor gran, que té una major capacitat.