
ESCOLA TÈCNICA SUPERIOR D'ENGINYERIA DE TELECOMUNICACIÓ EMISSORS I RECEPTORS

Examen final

Barcelona, 19 de gener de 2001


Problema 1: Un receptor de comunicaciones presenta las siguientes características:



- Factor de ruido: F= 18dB
- Relación entrada/salida de la forma: y(t)= a₁ x(t) -a₃ x³(t)
- Punto de intercepción para los productos de intermodulación de tercer orden:
 IP_i= -24dBm
- a) Calcular la temperatura equivalente de ruido de la antena para que la relación señal/ruido a la salida del receptor sea 3 dB menor que a su entrada.
- b) Considerando despreciable la compresión de ganancia debida a la señal útil, calcular la potencia que debería tener una señal interferente senoidal a la entrada del receptor para que la relación señal/ruido a la salida sea 6 dB menor que en ausencia de la interferencia.

(3 puntos)

Problema 2 Se desea diseñar un circuito recuperador de portadora para un receptor de FM basándose en el circuito PLL de la figura:



Datos:


Potencia a la entrada del cabezal de RF: P_s=-90 dBm; Ganancia del cabezal de RF: G=50 dB

Oscilador en emisión: f_s=900 MHz, ?_s=10⁻⁶

Oscilador local del receptor: f_{OL}=830 MHz, ?_{OL}=10⁻⁶

VCO: Estabilidad $?_{VCO}=10^{-4}$; Sensibilidad: $K_2=2?\,10^6$ rad/s/V; Amplitud de salida: 1 V_{ef} ?=0.7


- a) Sabiendo que se desea que el PLL trabaje siempre dentro del margen de Lock-in y que disponga de un margen de Hold-in de 50 kHz, determinar los valores de las resistencias R_1 y R_2 .
- b) El VCO se diseña mediante un oscilador LC con capacidad controlada por la tensión de entrada x(t) según $C(t)=C_0+C_1+C_2$ x(t), con $C_0=C_1=2nF$. Determinar los valores de L y de C_2 así como el error en % que este tipo de oscilador introduce.
- c) El detector de fase se diseña a partir del siguiente circuito mezclador basado en una no linealidad exponencial, donde $? = 40 \text{ V}^1$. Calcular cual deberá ser el valor de la componente en continua I_{DC} de la corriente a la salida de la no linealidad.



Problema 3: Un satélite lanza una sonda de exploración a la atmósfera de un planeta para recoger datos. Los circuitos dentro de la cápsula de la sonda pueden encontrarse a temperaturas que oscilan entre 0°C y 100°C. Por lo que respecta a los del satélite, la temperatura se encuentre entre los 0°C y los 50°C. Esta variación de temperatura produce derivas en frecuencia tanto en el emisor de la sonda como en el receptor del satélite. La variaciones relativas respecto al valor nominal son:

- frecuencia de emisión de la sonda: 0.2% a 0°C y −0.25% a 100°C
- oscilador local del satélite: -0.25% a 0°C y 0.5% a 50°C
- VCO del PLL del satélite: 0.4% a 0°C y -0.8% a 50°C.

El esquema del receptor del satélite es el siguiente:



- a) Determinar el ancho de banda de la etapa de FI (simétrica respecto a f_{FI}) para poder recibir la señal en cualquier caso. Calcular la frecuencia natural del PLL necesaria para que el sistema funcione dentro del margen de Lock-in. Considerar para ello que la señal s(t) de la figura no está presente.
- b) A fin de poder recuperar las componentes I/Q con un buen aislamiento, se requiere que el jitter de fase a la salida del PLL sea inferior a 1.8º. Calcular la potencia mínima a la entrada del receptor para que ello se cumpla. Considerar para ello que la señal s(t) de la figura no está presente.
- c) Para que el receptor pueda recibir datos de la sonda tanto tiempo como sea posible se desea que para valores de la potencia de entrada de –110dBm la recepción tenga buena calidad. ¿Cuál debería ser la frecuencia natural del PLL para garantizar el jitter anterior con este nivel a la entrada?(considerar que s(t) no está presente