

Escola Tècnica Superior d'Enginyeria de Telecomunicació de Barcelona

UNIVERSITAT POLITÈCNICA DE CATALUNYA

DEPARTAMENT D'ENGINYERIA ELECTRÒNICA

CISE 4

22 de gener de 2007

Data notes provisionals: 26.1.2007

Període d'al·legacions: 29.1.2007 a les 14h.

Data notes revisades: 30.1.2007

Professors: Joan Cabestany, Francesc Masana, Clemente Pol, Jordi Salazar

Informacions addicionals:


• Durada del examen: 2 hores 30 minuts

Els diferents exercicis i problemes aniran en fulls separats.

Problema 1 (percentatge 40%)

Considereu un microprocessador 68000, al qual l'hi volem connectar els següents subsistemes de memòria:

- 1 Mbyte de memòria EPROM utilitzant chips de 256K x 16 bits, del tipus M27C4002.
- 4 Mbytes de memòria SRAM utilitzant chips de 512K x 16 bits, del tipus K6X8016T3B.




- 1) Quants circuits integrats de cada tipus son necessaris per complir les especificacions de memòria? (1 punt)
- Volem que la memòria EPROM sigui accessible a partir de la posició més baixa del mapa. Especifiqueu el marge concret d'adreces (suposar que no hi ha zones mirall). (1 punt)
- 3) Volem col·locar la memòria SRAM a la part més oposada del mapa respecte de la memòria EPROM. Especifiqueu a partir de quina adreça serà accessible (suposar que no hi ha zones mirall). (1 punt)

4) Tenint en compte el model funcional del μP i la breu descripció adjunta de les memòries, realitzeu les connexions correcte de tot el conjunt, d'acord amb les respostes als apartats anteriors, i tenint en compte el disseny d'un sistema de descodificació adequat, i d'una lògica d'interfície que cregueu necessària. (2,5 punts)


Respecte de la memòria EPROM:

A0-A17	Address Inputs
Q0-Q15	Data Outputs
E	Chip Enable
G	Output Enable
V _{PP}	Program Supply
V _{CC}	Supply Voltage
V _{SS}	Ground
NC	Not Connected Internally




Respecte a la memòria SRAM:





Name	Function	Name	Function
CS	Chip Select Input	Vcc	Power
ΟE	Output Enable Input	Vss	Ground
WE	Write Enable Input	UB	Upper Byte(I/O9~16)
A0~A18	Address Inputs	LB	Lower Byte(I/O1~8)
I/O1~I/O16	Data Inputs/Outputs		


FUNCTIONAL BLOCK DIAGRAM



5) Fixem-nos en el subsistema de memòria SRAM. Tenint en compte que les seves característiques dinàmiques són les apareixen a continuació,

Parameter List		Symbol	Speed Bins				
			55ns¹)		70ns		Units
			Min	Max	Min	Max	
	Read cycle time	trc	55	-	70	-	ns
Read	Address access time	taa	-	55	-	70	ns
	Chip select to output	tco	-	55	-	70	ns
	Output enable to valid output	toE	-	25	-	35	ns
	Chip select to low-Z output	tLZ	10	-	10	-	ns
	Output enable to low-Z output	toLz	5	-	5	-	ns
	LB, UB enable to low-Z output	tBLZ	5	-	5	-	ns
	Chip disable to high-Z output	tHZ	0	20	0	25	ns
	Output Disable to High-Z Output	tonz	0	20	0	25	ns
	Output hold from address change	toн	10	-	10	-	ns
	LB, UB valid to data output	tва	-	25	-	35	ns
	UB, LB disable to high-Z output	tвнz	0	20	0	25	ns






i suposant que el diagrama temporal d'un cicle de lectura en memòria del MC68000 és el que apareix tot seguit. Es demana determinar la freqüència de rellotge que serà necessari utilitzar perquè l'accés a la memòria SRAM funcioni correctament, i d'acord amb les respostes dels apartats anteriors.

Suposar que el model de memòria emprat es el corresponent a 70 ns, i que qualsevol porta o circuit lògic introduït en l'esquema introduirà un retard de 20 ns.

Noteu que la condició de lectura es la que apareix en el gràfic, és a dir, sense cap període d'espera i a més, suposarem un $t_{SFTUP} = 20$ ns. (3 punts)


6) Expliqueu la missió del senyal DTACK^{*}, i dissenyeu un circuit adequat per la seva generació, dins de l'esquema anterior. (1,5 punts)

Cicle de lectura en memòria



Problema 2. (percentatge 25%)

La figura següent presenta un circuit on quatre controladors d'E/S (P1...P4) estan connectats en una cadena de prioritat (*daisy-chain*) depenent de la posició, que propaga la sortida de reconeixement d'interrupció INTAK* d'un microprocessador del tipus V25.




El funcionament d'aquest circuit és el següent: Quan es produeix una interrupció per part de qualsevol dels controladors i el microprocessador l'accepta, activa la seva sortida INTAK*. Aquesta sortida del microprocessador entra a l'entrada IN1* i es pot propagar per la cadena. Si un controlador no ha demanat la interrupció propaga el senyal INTAK* de manera que la seva entrada INx* surt per la seva sortida OUTx*. Si ha demanat la interrupció, atura el INTAK* i posa la seva sortida OUTx* a nivell alt per tal de que els següents controladors no la rebin. A continuació posa el seu vector d'interrupció a la sortida de 8 bits Vx. El retard entre l'activació de INx* i la sortida del corresponent vector per Vx és de 20 ns.

- L'entrada INT del μP és vàlida a nivell alt.
- Les sortides INTx* de cada controlador son en col·lector obert i vàlides a nivell baix.
- Les entrades INx* de cada controlador son vàlides a nivell baix.
- Les sortides OUTx* de cada controlador son vàlides a nivell baix.
- El retard entre INx* i OUTx* de cada controlador és de 10 ns.

Respondre a les preguntes següents:

- Connectar correctament les sortides INTx* dels quatre controladors a l'entrada INT del μP. (3 punts)
- 2. Connectar correctament les sortides Vx dels controladors al µP. (2 punts)



- 3. Suposant que és el perifèric P1 el que sol·licita interrupció, en el cronograma del cicle de reconeixement d'interrupció del microprocessador de la figura, dibuixar el senyal V1 indicant, si s'escau, els retards corresponents. (2 punts)
- 4. Calcular la freqüència màxima del μP perquè el sistema funcioni correctament en qualsevol cas, tenint en conte que el μP llegeix el vector corresponent en el flanc de pujada del segon pols del INTAK* i que el temps de set-up de lectura es pot menysprear. (3 punts)

NOTA: En la resolució del problema es pot fer servir qualsevol tipus de component que es cregui necessari.

Problema 3 (percentatge 35%)

En un sistema basat en un microprocessador (tipus Intel o derivat) cal transmetre i rebre dades d'un dispositiu ràpid d'Entrada/Sortida (E/S). Considerant que les tècniques d'Accés Directe a Memòria (DMA) poden accelerar la velocitat de transferència de dades entre els dispositius d'E/S i la memòria, s'ha pensat en incloure en aquest sistema un Controlador de DMA (DMAC).

La tècnica del DMA es basa en la cessió del control dels bussos ((tot posant les seves línies en Alta Impedància o 3er estat) que el processador central fa al DMAC, el qual passa a controlar els bussos del sistema (Adreces, Dades i Control) i gestiona la transferència de dades entre E/S i memòria. Com que es tracta d'un processador especialitzat, el DMAC permetrà en general una major rapidesa de transferència de dades. Prèviament a aquestes transferències DMA, el processador central haurà de programar el mode de funcionament del DMAC (transferència d'entrada o de sortida, quantitat de dades a transferir, adreces de memòria en joc, etc.).

A la figura 1 es mostren els blocs principals del sistema i algunes de les connexions. S'inclou un DMAC simplificat d'un sol canal de DMA (connectable a un sol dispositiu d'E/S). DMARQ* i DMACK* (actives a nivell baix) suporten el *handshake* del DMAC amb el dispositiu d'E/S. La línia d'entrada DMARQ* indica al DMAC la sol·licitud de transferència DMA, i la de sortida DMACK*, l'acceptació i realització d'una transferència DMA. La línia de sortida ENT del DMAC activada (a nivell alt) indica una transferència d'entrada (E/S \rightarrow Mem), i en cas contrari, de sortida (Mem \rightarrow E/S). Quan calgui realitzar una transferència, el dispositiu d'E/S ho indicarà al DMAC, el qual iniciarà i gestionarà el procés.




Figura 1. Sistema proposat

1) Realitzar la descodificació del DMAC i del dispositiu d'E/S de forma que se seleccionin només per a les adreces 40H - 47H i 48H - 4FH,respectivament, del mapa d'E/S del μP (que només utilitza les 8 línies baixes, A0 – A7 del seu AB per aquest mapa). Usar únicament el xip descodificador 74LS138 (3 entrades, I₂ I₁ I_θ , 8 sortides actives a nivell baix, O₀* - O₇*, i 3 entrades d'habilitació E₁*· E₂*· E₃ = ENABLE. (2punts)

Per tal de millorar la rapidesa, el DMAC realitzarà les transferències directament entre Memòria i E/S sense emmagatzemar les dades en registres intermedis del DMAC. És a dir, **en un sol cicle de bus produirà una lectura i una escriptura** (DMA **simultani**), tot activant els seus dos senyals RD* i WR* simultàniament. Per exemple, en cas d'entrada d'informació, es realitzarà una lectura de l'E/S i una escriptura a la Memòria (i viceversa en cas de sortida d'informació).

- 2) Generar el senyals OE* i WE* de la Memòria i de l'E/S de forma que es produeixi aquest funcionament (DMA simultani) del sistema. Usar com a màxim 10 elements (en total) dels següents tipus: portes lògiques OR de 2 entrades, inversors i buffers tristate no inversor. (2punts)
- 3) Afegir les connexions que permetin realitzar els cicles de lectura i d'escriptura en mode de funcionament normal de la CPU. **Garantir que no afectin el funcionament DMA de l'apartat anterior**. Si cal, afegir elements lògics dels mateixos tipus ja indicats a l'apartat anterior (5 com a màxim). (1,5 punts)
- 4) A quines línies es connectaran el senyals DAMRQ* i DMACK*? Justificar-ho breument. (0,5punts)

A la figura 2 es mostra l'estructura interna del DMAC simplificat. Els senyals interns DEC_A i DEC_N decrementen en una unitat el contingut dels registres ADREÇA i N, respectivament. La línia interna Z es posa a '1' quan el contingut del registre N és 0 (0000h).




Figura 2. Controlador simplificat de DMA

Els senyalitzadors (flags) del registre CONTROL indiquen:


EN*: Permís de DMA (Enable). Activat a nivell baix.

E/S*: Entrada / Sortida d'informació cap al (del) sistema μP.

B/ST*: DMA tipus BURST / DMA tipus STEALING-CYCLE.

Al DMA tipus *BURST* es realitza una transferència d'un bloc d'informació sense retornar el control dels bussos a la CPU. Al DMA tipus *STEALING-CYCLE*, a la fi de cada transferència d'un *byte* es retorna el control dels bussos a la CPU i, si la transferència no ha finalitzat, s'activarà de nou el senyal BUSRQ*.

- 5) Quina funció realitzaran els registres ADREÇA i CONTROL en la gestió de transferències DMA? (0,5 punts)
- 6) Quines línies del Bus d'Adreces es connectaran a les entrades Io, I1 i I2 del descodificador intern del DMAC (tenir en compte l'Apartat 1). Quina funció té aquest descodificador? (0,5 punts)
- 7) Generar els senyals BUSRQ* (per al cas de *stealing-cycle*) i ENT usant els senyals d'entrada i interns del DMAC. Quan s'activaran B1, B2 i INT? (1 punt)
- 8) Calcular aprox. el temps entre l'inici de transferència d'una dada (Mem ↔ E/S) i l'inici de la següent (a una freqüència de rellotge de 4MHz i un cicle de lectura/escriptura del DMAC de 2 períodes de rellotge) per a unes transferències DMA tipus BURST (per una dada enmig del bloc d'informació transferida) i del tipus Stealing-Cycle, tenint en compte la informació de la figura 3. (2 punts)





Volen Mbyle de EPRom amb xip de 256KX16 =>

1 xip = 5,12 kbyle

Necessitan 2 xips a EPROM

Volem 445 fts de SRAM amb xips de FIZKX16 =>

1xp= jubyte

Necessiten 4 xips che SRAM


2) Le membre Ethan volen usicale a partir de le possent \$\$ \$\$ \$\$ \$\$ \$\$ \$\$


> El xip de meninz ERRON de 18 pris d'adreçament 2¹⁸ = 262.144 = 217K Jenist en compté que el 18 mo dé el prin Ap, el conexion et sen' A) - A18 por adreçament.

El kjon kip a EPROM estari usital a untimació

3) Le memoire SRAM le volem wholever a part mé baixe del mape de manière.

L'adresament de xip est and 19 pour l'= 524.287=512K.
Tenin au compte per As no hie., le détenué es le seje ent.





Nom i Cognoms:

Problema

La figura 1 presenta un circuit on quatre controladors d'E/S (P1...P4) estan connectats en una cadena de prioritat (*daisy-chain*) depenent de la posició, que propaga la sortida de reconeixement d'interrupció INTAK* d'un microprocessador del tipus V25.




Fig. 1

El funcionament d'aquest circuit és el següent:

Quan es produeix una interrupció per part de qualsevol dels controladors i el microprocessador l'accepta, activa la seva sortida INTAK*. Aquesta sortida del microprocessador entra a l'entrada IN1* i es pot propagar per la cadena. Si un controlador no ha demanat la interrupció propaga el senyal INTAK* de manera que la seva entrada INx* surt per la seva sortida OUTx*. Si ha demanat la interrupció, atura el INTAK* i posa la seva sortida OUTx* a nivell alt per tal de que els següents controladors no la rebin. A continuació posa el seu vector d'interrupció a la sortida de 8 bits Vx. El retard entre l'activació de INx* i la sortida del corresponent vector per Vx és de 20 ns.

L'entrada INT del µP és vàlida a nivell alt.


Les sortides INTx* de cada controlador son en col·lector obert i vàlides a nivell baix.

Les entrades INx* de cada controlador son vàlides a nivell baix.


Les sortides OUTx* de cada controlador son vàlides a nivell baix.

El retard entre INx* i OUTx* de cada controlador és de 10 ns.

- 1. Connectar correctament les sortides INTx* dels quatre controladors a l'entrada INT del μP. (30%)
- 2. Connectar correctament les sortides Vx dels controladors al µP. (20%)



Nom i Cognoms:



3. En el cronograma del cicle de reconeixement d'interrupció del microprocessador de la figura 2, dibuixar el senyal V1 indicant, si s'escau, els retards corresponents. (20%)

Veure fig 2

4. Calcular la freqüència màxima del μP perque el sistema funcioni correctament en qualsevol cas, tenint en conte que el μP llegeix el vector corresponent en el flanc de pujada del segon pols del INTAK* i que el temps de *set-up* de lectura es pot menysprear. (30%)

El pitjor cas és P4, que rep l'INTAK amb 30 ns de retard i triga 20 ns més a posar el vector. Aixó fa un total de 50 ns i ha de ser la durada del segon pols de l'INTAK que és de 2 T_{CLK} , per tant:

$$T_{CLK} = 25 \text{ ns}$$
 i $f_{CLK} = 40 \text{ MHz}$

NOTA: En la resolució del problema es pot fer servir qualsevol tipus de component que es cregui necessari.

(P3-1) Groblema 3 _ Solució 1) Décodificació Mapa d'E/s (H, -A, al) AZAGAS AY A, (AZA, NO 404 DMA C - 474 48H - 4F/+ 01001 de le lines VE 1 DIE de la Man valors i de l'Els depen del tipus de transferencia desars seriest timela TRANSFIE ZENCY DMA SIMULTA ENT = 1 (Entrala) (Man -FNT=0 (30 +1/2) RD DMAC (=0) ENT (1) WR OMAC 9) EWT (1) ENT atua con a commutator on per unt passer and els

				The second secon	(P2=3-
A 11 2 C		100/-	de la parle,	67	
17 vine (Cr	n, gre	331704	at the protect	ok 110	357
tri- Sta	le coloc	a aflesion	- hi un be	effer 12	i-stite me
I ad Wi	asin pa	1390 W.	b. t) gran	il so	dixi
el J sen	sbrosse	n Alta I	relancy / H	76-7)	i aixi x
DM#C	Can West la	transfelly	un A AMA	4 LKD E	an liva
	BUSACK =				
Osigni		128		RUBBO	K
	BPS	ACK			
7			RP Prac	N.	
RDM4C			+, + + + + + + + + + + + + + + + + + +		- 0 = F/3
INT 9		OEM /	(EWI)		
1					
			R		
(EWT)	130		17 1		¥
wex		WEN	\frac{1}{1}		- WE E
DMAC			WR SMAK		
5) (, ,	nne tessin	000	0114	11 0	
1 20 0	nneclessin	" Rest	K/W O	a p	de la coment
0, 7	, , ,		he senjeds o	neldarila	fin cum ent
a OEM	OE FILS,			The art can	
connectats	i no en	s pern	retrien d b	MA sim	altoini de
la entre t	anterior (aldis a	ours des	a coblar-	les gragy
	Chile 76VII.	2 1	The second	20007 -	223 - 7,224
BUSACK S	activi. 1:	(mater	e passk au	1 DE	WE WET
	iste real 12	a co jerc		773	The state of the s
Mra poss		a gold			
	BUSACK	70			
	Phi Po	+ 15	OF E		
	'ng			Sense	Canvar
			DEM	els c	iruu 15
			- WEELS	de k	gertat INO
өр ———	- snipśq	moN		om te,	Cognoms Cognoms
d'Informàtica de Barcelona	Facultat	45	WEM		£uniangies.
e Barcelona					
Enginyers de Camins, Canais					Titulació
Enginyena de Telecomunicació slona	e.T.S. d'i				DE CATAL
UNIVERSITAT POLITÈCNICA					

DMAC) DMACIC - CS (E/s) L'unic sensal que surt de l'E/s és INT. Ques s'actora indica que l'Es sol·linita dervei, Quar es reconeix el DMA el clipositivo d'Esc ha de que das deleccionnot les linies d'adreces les cisareix per a seleccionno la memoria. la CTU donn per el part, · Cinardara l'alreca de me moria Conté el numer de bytes atransferir Res. N RE, CONTROL Te la informació que de formina el funcionament del pmAC i germet Gul s'iniciin operacions DMA di el Along EN esta activat. 6) les lines d'alrères del 117 no utilitales en la des vodufica avoi. Az, Az, Az, As. Funno del desconsintern: selectioner d'resistre interp del PMAC

7)				P3-4)
En # B/ST#	Jugaso			
PMAR2=				
E/554			Busack =0	
B 1:	gredara art	wade mentre	BUSHCK SE	(activ)
B7:	i zeur gre	BI		
I,UT*	: Quan 7=	4		O (PMP peruses)
	s'actorara			col kip
	que stra	us fe ren u a.	s ha arris	n/ a ki fi
			lecture / Scripture a	dd Jun HC
BURST	totanse	= 27 = 58		
Steeling-Cy	de: Amondo	7 1	27-4-357	
	trons	2 1 + 7	7 + 5	tuilo miguin
	dalsc	Clescomnes co		del ul antign
		· · · · · · · · · · · · · · · · · · ·	NACCUSTUM DMAC	seguent dada
	ais. con a	minim:		
		- 11- 1		
	da la se	1 + 1 u	nin - the	t dido
		M	}	INC
ultat d'Informàtica de Barceiona	Faci	WON		Assignatura Cognoms
ris de Barcelona	Od!			Titulació
S. d'Enginyeria de Telecomunicació Barcelona S. d'Enginyers de Camins, Canais			AZINDĒCNICA VAVN	DE CATAL