Anàlisi de portes digitals simples. Comportament estàtic i dinàmic de la porta NOT

Disseny de Circuits i Sistemes Electrònics

Escola Tècnica Superior d'Enginyeria de Telecomunicacions

Departament d'Enginyeria Electrònica Universitat Politècnica de Catalunya













Disseny de Circuits i Sistemes Electrònics: Portes digitals

Índex:


- 1. Comportament estàtic de l'inversor CMOS.
- 2. Comportament dinàmic de l'inversor CMOS.
 - 1. Retard de propagació IN→OUT
 - 2. Potència consumida








Análisis estático de un inversor CMOS






Disseny de Circuits i Sistemes Electrònics: Portes digitals

Análisis estático de un inversor CMOS
















Disseny de Circuits i Sistemes Electrònics: Portes digitals

Análisis estático de un inversor CMOS











Disseny de Circuits i Sistemes Electrònics: Portes digitals

Análisis estático de un inversor CMOS




Análisis dinámico de un inversor CMOS: velocidad



Tiempo (o retardo) de propagación t_p : tiempo entre $V_{IN} = V_{DD}/2$ y $V_{OUT} = V_{DD}/2$ Tiempo de subida t_r : tiempo entre $V_{IN} = 0.1 V_{DD}$ y $V_{IN} = 0.9 V_{DD}$ Tiempo de bajada t_r : tiempo entre $V_{IN} = 0.9 V_{DD}$ y $V_{IN} = 0.1 V_{DD}$












Disseny de Circuits i Sistemes Electrònics: Portes digitals

Análisis dinámico de un inversor CMOS: velocidad

• En las transiciones se produce un fenómeno de carga (y descarga) de las capacidades del nodo de salida.





- - DRIVER CARGA
- Corriente a través del PMOS
- t_{pLH} dependerá de las características del PMOS del driver
- Corriente a través del NMOS
- t_{pLH} dependerá de las características del NMOS del driver







Disseny de Circuits i Sistemes Electrònics: Portes digitals

• Ecuación de carga/descarga: $I_D = -C_L \frac{dV_{OUT}}{dt}$

donde C_L es la suma de capacidades conectadas al nodo de salida:

- C_{OUT} del driver (capacidades de drenador)
- C_{IN} de la carga (capacidades de puerta)
- C_w de la interconexión
- Observar que las capacidades de drenador o de puerta variarán su valor durante el recorrido de $V_{\it OUT}$ (los transistores pasan por diversos estados).
- Se puede demostrar que, en cuanto al comportamiento dinámico, todas estas capacidades aparecen en parelelo.







Análisis dinámico de un inversor CMOS: velocidad

Aplicando la definición de t_0 sobre la ecuación de carga/descarga, y suponiendo transiciones instantáneas a la entrada del driver (tiempos t = t = 0):

$$t_{pHL} = -C_L \int_{V_{DD}}^{V_{DD}/2} \frac{dV_{OUT}}{I_{D_{-}NMOS}} \qquad t_{pLH} = -C_L \int_{0}^{V_{DD}/2} \frac{dV_{OUT}}{I_{D_{-}PMOS}}$$

- La integración exacta puede resultar elaborada si el transistor atraviesa diversas regiones de trabajo.
- En los dos casos, el resultado del análisis es una expresión del tipo:

$$t_p \approx cte \cdot \frac{C_L \cdot V_{DD}}{I_{DS}}$$










- Se puede simplificar el cálculo de t_p sustituyendo el transistor por una resistencia equivalente.
- Ej. transición HL:









Análisis dinámico de un inversor CMOS: velocidad

- La resistencia equivalente se puede calcular suponiendo que el transistor se mantiene en saturación:
- Ej. transición HL:

$$\begin{split} R_{ON_eq_HL} &= \frac{1}{V_{DD}} \int_{V_{DD}}^{V_{DD}/2} \frac{V_{DS}}{I_{Dsat} \left(1 + \lambda V_{DS}\right)} dV_{DS} \approx \frac{3}{4} \frac{V_{DD}}{I_{Dsat}} \left(1 - \frac{7}{9} \lambda V_{DD}\right) \\ &\text{con} \quad I_{Dsat} = k \cdot \frac{W}{L} \left[\left(V_{GS} - V_{T}\right) V_{\min} - \frac{V_{\min}^{2}}{2} \right] \\ &V_{\min} &= \min \left(V_{GS} - V_{T}, V_{DSsat}\right) \end{split}$$


from: Digital Integrated Circuits, A design Perspective, J. M. Rabaey, A. Chandrakasan, B. Nikolic, Prentice Hall, 2003







- $t_p \propto C_L$ • Dependencia de t_p con la carga:
- Dependencia de t_p con el *driver*:



Self-loading effect: Intrinsic capacitances dominate

from: Digital Integrated Circuits, A design Perspective, J. M. Rabaey, A. Chandrakasan, B. Nikolic, Prentice Hall, 2003








Disseny de Circuits i Sistemes Electrònics: Portes digitals

Análisis dinámico de un inversor CMOS: velocidad

• Dependencia <u>aproximada</u> de t_p con V_{DD} :

$$\begin{array}{ll} \text{canal largo} & t_{p} \propto \frac{1}{V_{DD}} \quad \text{si V}_{\text{DD}} \text{>>} \text{V}_{\text{Tn}} \\ \text{canal corto} & t_{p} \approx cte. \ \text{si V}_{\text{DD}} \text{>>} \text{V}_{\text{Tn}}, \ \text{V}_{\text{DSsat}} \\ \end{array}$$



from: Digital Integrated Circuits, A design Perspective, J. M. Rabaey, A. Chandrakasan, B. Nikolic, Prentice











- En el análisis anterior se ha ignorado el tiempo de transición a la entrada del driver, $t_{\rm r}$ o $t_{\rm f}$
- Tiempos de transición no nulos harán aumentar el tiempo de propagación.



Análisis dinámico de un inversor CMOS

- La potencia disipada por el inversor tiene tres componentes
 - Consumo estático
 - Consumo de cortocircuito
 - Consumo para cargar/descargar la capacidad de carga:










Disseny de Circuits i Sistemes Electrònics: Portes digitals


Análisis dinámico de un inversor CMOS

Consumo para cargar/descargar la capacidad de carga:

$$\overline{Potencia} = \frac{1}{T} \int_{T} p(t) \cdot dt = \frac{1}{T} \int_{T} V_{DD} \cdot i(t) \cdot dt$$

La fuente sólo proporciona energía durante una de las dos transiciones en cada periodo:














Disseny de Circuits i Sistemes Electrònics: Portes digitals

Análisis dinámico de un inversor CMOS

Sustituyendo el transistor MOS en conducción por una resistencia equivalente, se tiene un circuito RC:

$$\overline{Potencia} = \frac{1}{T} \int_{T} V_{DD} \cdot i(t) \cdot dt = \frac{1}{T} V_{DD}^{2} C_{L} = f \cdot V_{DD}^{2} \cdot C_{L}$$

(consumo de una puerta)











Análisis dinámico de un inversor CMOS

• Sustituyendo el transistor MOS en conducción por una resistencia equivalente, se tiene un circuito RC:

$$\overline{Potencia} = \frac{1}{T} \int_{T} V_{DD} \cdot i(t) \cdot dt = \frac{1}{T} V_{DD}^{2} C_{L} = f \cdot V_{DD}^{2} \cdot C_{L}$$

• Para un circuito con n puertas, con un factor de actividad medio γ :

$$\overline{Potencia} = n \cdot \gamma \cdot f \cdot V_{DD}^2 \cdot C_L$$





