


**VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ**

FAKULTA INFORMAČNÍCH TECHNOLOGIÍ



Dokumentace k projektu pro předmět HSC (2017/2018)

## **Systém pro filtraci a segmentaci obrazu**


23. prosince 2017

Autor: David Kolečkář, [xkolec07@stud.fit.vutbr.cz](mailto:xkolec07@stud.fit.vutbr.cz)

## 1 Analýza algoritmu pomocí gprof

Název funkce	Čas potřebný na vykonání funkce v %
Median	58.76
Gen_pixel	11.29
Clip_window	7.30
Shift_window	5.60
Buffer	5.03
Pixel_processing	4.93
System_input	3.60
Main	1.43
Thresholding	1.14
Otsu	0.33
Print_results	0.20
Update_base_pos	0.27
Histogram_clean	0.07

Tabulka 1: Čas procesoru strávený v dané funkci (průměr po 10 měření)



Graf 1: Graf zobrazuje čas procesoru strávený v dané funkci

## 2 Vlastnosti obvodu FPGA

Inicializační interval hlavní smyčky	4
Latence obvodu	4
Slice Flip Flops	453 out of 1,536
LUTs	1,234 out of 1,536
Slices	766 out of 768

Tabulka 2: Vlastnosti FPGA obvodu

### 3 Porovnání softwarové a HW/SW implementace

	Software	Hardware/software
Průměrná doba pro zpracování jednoho pixelu	152μs	160ns
Počet bodů zpracovaných za vteřinu	6578	6250000
Hodnota zrychlení	1x	950x

*Tabulka 3: Porovnání vlastností čistě softwarové a HW/SW implementace*

### 4 Shrnutí

Cílem projektu bylo demonstrovat zrychlení algoritmu pro segmentaci obrazu pomocí FPGA obvodu. Výsledkem bylo až 950 násobné zrychlení HW/SW implementace oproti čistě softwarové implementaci. Problémem při řešení projektu byl velmi omezený prostor v FPGA části. Velmi užitečné bylo použití datového typu `ac_int` namísto klasického `int`. Ovšem po téhle změně probíhala simulace mnohonásobně delší čas.