

1.- UNITA' CENTRALE (PROCESSOR) (schema n.1)

1.1 GENERATORE DEL CLOCK

Tutti i clock di sistema ad eccezione del baud rate clock e video dot clock vengono generati da un oscillatore primario che opera a 20 MHz. Parte dell'invertitore U77, polarizzato nella zona lineare da una reazione di 2K Ohms, fa' da elemento attivo per l'oscillatore. Un altro inverter, nello stesso integrato, bufferizza l'output per impedire una retroazione indesiderata e contribuisce a diminuire l'impedenza dell'oscillatore. Il clock a 20 MHz e' ridotto dalla sezione di divisione per 5 del decade-counter U-97 per ottenere i 4 MHz per il separatore dei dati del dischetto. Una ulteriore divisione per 2 fatta dallo stesso integrato genera il clock a 2 MHz per il controllo dei dischetti. Il clock a 5 MHz per il microprocessore e' ottenuto dividendo l'oscillatore primario per 4, con il contatore binario U-96. L'output del secondo stadio e' bufferizzato dall'invertitore U-77 e dal transistor Q-2 per fornire il clock richiesto dallo Z-80 e dalle sue periferiche.

Il "column address strobe" (CAS) e l'"address multiplexer controll" (MUXC) sono derivati dal clock 20 MHz. Quando il segnale di memory request (MREQ) e' basso e il refresh (RFSH) e' alto viene abilitata la generazione del "CAS" e del "MUXC". Un "RFSH" basso disabilita la generazione del "CAS" e del "MUXC" tenendo resettato lo shift register U-76. Cio' per sfruttare la bassa dissipazione delle RAM dinamiche da 16 K durante il refresh.

1.2 RESET

Vi sono due tipi di reset: il power-on reset, condizionato da parte dell'invertitore a trigger di Schmitt U-101, e il pulsante di reset, anch'esso condizionato dall' U-101. Il flip flop D (U-108) sincronizza il pulsante di reset con il ciclo macchina uno (M1) del microprocessore. L'output del flip flop fa partire un monostabile da 12 microsecondi (U-106).

Il reset di power-on e il pulsante di reset sono messi in OR dall'U-81 e invertiti dall'U-103 ad uso del microprocessore. L'impulso di reset entra in un NOR con "M1" (U-104) e genera un reset per le unita' di I/O programmabili. Un segnale basso di "M1" con un "RD" (read) alto resettano la PIO.

1.3 BUFFER DEL BUS

L'U-82 bufferizza i segnali di controllo generati dal processore per essere utilizzati da tutto il sistema. I transceivers U-78 e U-79 mediano i trasferimenti dati da e verso la memoria.

Due sezioni dell'U-87 controllano la direzione dei transceivers del bus dati. Durante una lettura della memoria i transceivers permettono il passaggio dei dati dalla memoria al processore. Viceversa in tutti gli altri casi.

Il buffer U-65 bufferizza gli 8 bit piu' bassi del bus indirizzi. Il latch U-83 svolge una duplice funzione: oltre a bufferizzare gli 8 bit superiori del bus indirizzi, li mantiene stabili durante la parte attiva del ciclo di "MREQ". Durante la seconda parte del ciclo "MREQ" lo Z-80 permette all'address bus di variare; se non fosse mantenuto stabile, cio' potrebbe generare un falso "RAS" per le RAM dinamiche.

1.4 MEMORIA A SOLA LETTURA. (ROM)

La piastra MK-83 puo' ospitare fino a quattro 2716.

U-67 risiede agli indirizzi 0000-07FF hex

U-68 risiede agli indirizzi 0800-0FFF hex

U-69 risiede agli indirizzi 1000-17FF hex

U-70 risiede agli indirizzi 1800-1FFF hex

La descrizione della tecnica dello switch di banco verra' trattata con la teoria della memoria RAM.

1.5 DECODIFICA DEGLI INDIRIZZI DELLE PORTE.

Il decodificatore ottale U-85 e' usato per selezionare l'opportuna porta di I/O, a secondo del valore dei bit di indirizzamento A2, A3 e A4.

Quando A7 e' basso e "M1R" e' alto, la discesa di "IORQ" fara' scendere il corrispondente output del decodificatore, selezionando l'unita' di I/O per un'operazione di lettura o scrittura.

PORTA	0-3	=	BAUD RATE CANALE A (solo scrittura)
PORTA	4	=	SIO CANALE A DATI
PORTA	5	=	SIO CANALE B DATI
PORTA	6	=	SIO CANALE A CONTROLLO
PORTA	7	=	SIO CANALE B CONTROLLO
PORTA	8	=	PIO USO GENERALE PORTA A DATI
PORTA	9	=	PIO USO GENERALE PORTA A CONTROLLO
PORTA	A	=	PIO USO GENERALE PORTA B DATI
PORTA	B	=	PIO USO GENERALE PORTA B CONTROLLO
PORTA	C-F	=	BAUD RATE CANALE B (solo scrittura)
PORTA	10	=	1797 REGISTRO DI STATO/COMANDO.
PORTA	11	=	1797 REGISTRO DI TRACCIA
PORTA	12	=	1797 REGISTRO DI SETTORE
PORTA	13	=	1797 REGISTRO DI DATI
PORTA	14-17	=	CRT REGISTRO DI SCROL (solo scrittura)
PORTA	18	=	CTC CANALE 0
PORTA	19	=	CTC CANALE 1
PORTA	1A	=	CTC CANALE 2
PORTA	1B	=	CTC CANALE 3
PORTA	1C	=	PIO DI SISTEMA PORTA DATI
PORTA	1D	=	PIO DI SISTEMA PORTA CONTROLLO
PORTA	1E	=	PIO TASTIERA PORTA DATI
PORTA	1F	=	PIO TASTIERA PORTA CONTROLLO

1.6 SINCRONIZZAZIONE DEL TRASFERIMENTO DATI DEL DISCHETTO.

Per eseguire con successo trasferimenti di dati ad alta velocita' tra il microprocessore e il controllore dei dischetti e' stato impiegato l'interrupt non mascherabile (NMI) per la sua alta priorita' di risposta. Durante le letture o scritture da o verso il controllore dei dischetti, il dato viene memorizzato o letto nella locazione di memoria 66 hex. Questa locazione viene ricoperta da un'istruzione di RETURN. Dopo di cio' il processore esegue un'istruzione HALT. Quando il processore e' in HALT, un segnale di DATA REQUEST (DRQ) o di INTERRUPT REQUEST (INTRQ) dal controllore genera un interrupt non mascherabile. Il processore esegue l'istruzione di RETURN all'indirizzo 66 hex e ritorna a trasferire il dato da o verso il controllore. Quando il trasferimento dei 128 bytes e' completo il vecchio dato viene ripristinato e il processore riprende le normali operazioni. Questa logica hardware ovvia alla necessita' di un DMA eliminando il test di stato (DRQ) per il controllore dei dischetti.

2.- CONTROLLORE DEL VIDEO (schema n. 2)

2.1 GENERAZIONE DEL CLOCK DEL VIDEO

Tre invertitori dell'integrato U-11 sono usati per generare il video dot clock. Il dot clock da 14,31818 MHz è diviso per 7 per ottenere il clock di carattere. Il contatore binario sincrono U-24 è precaricato con un 9 binario ad ogni inizio di conteggio per realizzare la divisione per 7 ($9+7=16$). Il clock di carattere è diviso per 128 dal contatore binario a 8 bit U-23 per produrre il clock di scansione. Nel processo di sviluppo del clock di scansione le uscite intermedie di U-23 producono parte dell'indirizzo di carattere per la RAM video. Il decade-counter U-22 divide per 10 il clock di scansione generando contemporaneamente il clock di riga e la componente verticale dell'indirizzo della matrice del carattere. U-21 e parte di U-9 agiscono in sincronia per generare il clock di quadro e l'indirizzo di linea per la RAM video. Questi due integrati dividono per 26 il clock di linea generando il sincronismo di quadro a 60 Hz. La seconda metà di U-21 divide il sincronismo di quadro per 16 ottenendo il clock di lampeggio a 4 Hz.

2.2 SCROLL DEL VIDEO

Per eliminare il ritardo associato con uno scroll software, è stato impiegato un supporto hardware. La RAM del video risiede nel secondo banco di memoria agli indirizzi da 3000 a 3FFF esadecimale. Scrivendo nel registro di scroll si aggiunge uno spostamento all'indirizzo di linea generato dal contatore di linea. Per esempio, uno spostamento di zero visualizza sull'ultima riga dello schermo (in basso) il dato contenuto nella locazione 3000 hex (della memoria del video). Se lo spostamento è 1, lo stesso dato all'indirizzo 3000 visualizzato sulla linea successiva a partire dal fondo. Uno spostamento di 17 esadecimale (23 decimale) visualizzerebbe lo stesso dato sulla prima riga dello schermo.

U-35 è il registro di scroll, e il suo contenuto è sommato, modulo 24, all'indirizzo di linea dai sommatore U-34, U-36 e parte dell'U-37.

2.3 INDIRIZZAMENTO DELLA RAM DEL VIDEO

I multiplexer U-47, U-48 e U-49 selezionano la provenienza degli indirizzi per la RAM del video. Se il processore sta scrivendo o leggendo la RAM del video la linea "CRTCE" va bassa. Quando "CRTCE" è basso, vengono selezionati gli indirizzi provenienti dal processore invece di quelli generati dalla catena di contatori. Ciò permette al processore l'accesso diretto alla RAM video per lettura o scrittura. L'integrato U-50 mappa nei 2k byte di RAM video, i 12 bit di indirizzo generati dalla catena dei contatori.

2.4 ACCESSO DALLA CPU ALLA RAM DEL VIDEO

Durante le operazioni di lettura o scrittura tra la CPU e la RAM video, "CRTCE" è basso e il bus indirizzi del processore è

abilitato per mezzo dei multiplexer U-47 e U-49 ad accedere alla RAM del video. Un livello basso di "CRTCE" agisce anche nella logica di controllo per l'accesso al bus dati. Il decodificatore U-86 controlla la direzione e l'attività dei transceiver U-71 e U-72. Durante un'operazione di lettura, il dato all'indirizzo specificato della RAM video passa sul bus dati del microprocessore. Durante una operazione di scrittura il dato del bus dati del microprocessore è scritto nella RAM video all'indirizzo specificato.

2.5 GENERAZIONE DEL SINCRONISMO

Il sincronismo orizzontale è generato decodificando il novantaseiesimo ingresso di conteggio del contatore di carattere U-23, che fa triggerare in monostabile U-51 il quale controlla il ritardo della partenza di riga. La durata di questo ritardo è determinato dalla formula: $(TW = 0.45 R_t * C_{ext})$, dove:

R_t è in K Ohms, C_{ext} è in pF, e T_w è in nS.

I limiti di R_t sono: $250 K > R_t > 5K$

Quando il monostabile U-51 va basso triggera il monostabile U-38 che determina la durata del sincronismo orizzontale. La formula per determinare la durata dell'impulso di quest'ultimo monostabile è simile alla precedente. Il sincronismo verticale è generato tra gli impulsi di conteggio 24 e 26 del contatore di riga. La decodifica del conteggio 24 fa partire la seconda sezione del monostabile U-38. La durata dell'impulso di sincronismo verticale è selezionabile attraverso un'opportuna scelta di R_4 e C_{54} , attraverso la stessa formula esposta in precedenza.

2.6 GENERAZIONE DEL VIDEO

In modo display i dati in codifica ASCII dalla memoria RAM del video e gli indirizzi di scansione dal contatore U-22 vengono usati per selezionare l'appropriata configurazione di punti dal generatore di caratteri U-73. Tale informazione è memorizzata dal flip flop "D" U-74 al termine del carattere precedente. Mentre si accede al carattere successivo, la precedente configurazione di punti in uscita da U-74 è multiplexata da U-75, che pilota il driver del video U-94.

2.7 SBIANCAMENTO DEL VIDEO

Il video è sbiancato durante la rintraccia orizzontale, verticale gli accessi della CPU, e la decodifica dei conteggi 8 e 9 della scansione. Lo sbiancamento è realizzato disabilitando il generatore di caratteri.

3.- MEMORIA RAM DA 64 K E SWITCHING DI BANCO (schema n.2)

3.1 MULTIPLEXAGGIO DEGLI INDIRIZZI DI MEMORIA

L'indirizzamento della RAM dinamica viene eseguito in due tempi. In una prima fase i 7 bit meno significativi (A0B-A6B) attraverso i multiplexer U-58 e U-59 sono presentati alla memoria. Quando questi si sono stabilizzati vengono immessi in uno dei 4 blocchi da 16 K dalla corrispondente linea "RAS0, RAS1, RAS2 o RAS3". Queste linee (row address select) vengono ricavate dalla decodifica ottale, dei due bit più significativi A14B e A15B, eseguita dall'integrato U-55 e semplificata dalla linea "MREQB". In una seconda fase corrispondente alla salita della linea "MUXC" la seconda parte dell'indirizzo (A7B-A13B), proveniente dal processore, viene presentata di nuovo tramite i multiplexer U-58 e U-59, all'ingresso della memoria. Quando anche questo indirizzo si è stabilizzato la linea "CAS" (Column address select) ne forza l'ingresso nel blocco di memoria precedentemente selezionato dal "RAS". A questo punto, se la memoria deve essere letta, ("WRB" positivo) i dati verranno trasferiti dalla stessa al bus dati tramite i transceivers U-54 e U-57; viceversa se essa deve essere scritta.

3.2 REFRESH

Durante il ciclo di refresh lo Z-80 mette gli indirizzi di refresh sui 7 bit meno significativi del bus indirizzi. Quando questi si sono stabilizzati il pin "RFSH" dello Z-80 scende. Il segnale di "RFSH", attivo basso, genera un "RAS" su tutte le RAM tramite i NAND U-52 e U-53. Un "RFSH" attivo disabilita sia "CAS" che "MUXC".

3.3 SWITCHING DI BANCO

Il bit 7 della porta IC esadecimale è la linea che controlla lo switch dei banchi di memoria. Quando è alto, le ROM e il display del video appaiono nel blocco di 16 K inferiore. Quando il bit 7 della porta IC hex è basso, tutti i 64 K di RAM sono a disposizione del processore.

4.- CONTROLLORE DEI DISCHETTI, PIO DI SISTEMA E CTC (schema n.4)

4.1 CONTROLLORE DEI DISCHETTI

Il 1797 (U-102) realizza tutte le funzioni di controllo necessarie per interfacciare un drive a dischetto. Gli unici supporti richiesti dal 1797 sono un separatore esterno dei dati, transceivers invertenti dal bus dati, un timer per il caricamento testine e buffers da e verso i drivers.

4.2 SEPARATORE DEI DATI

Il contatore presettabile U-98 e' usato come un monostabile digitale, incrementato dal clock di sistema a 16 MHz. Il bit di dato in arrivo dal dischetto e' usato per precaricare il contatore. Se il contatore non riceve un bit tra due impulsi di clock esaurisce il conteggio e presenta al controllore uno zero logico. Se invece riceve un bit tra due clock presenta al controllore un 1 logico.

4.3 TEMPIFICATORE DI CARICAMENTO TESTINE

Quando il 1797 attiva l'output di caricamento testine, il monostabile U-106 va on. Il 1797 controlla il ripristino del monostabile tramite la linea "HLT". A questo punto la testina e' considerata caricata. Questo tempo puo' essere variato per tenere conto della differenza tra vari drivers. La formula per determinare questo tempo e' la stessa usata per il ritardo orizzontale del controllore video.

4.4 BUFFERIZZAZIONE DEL BUS DATI.

I transceivers non invertenti U-99 e U-100 separano il 1797 dal bus dati non invertente dello Z-80. Durante un'operazione di lettura del dischetto, i dati fluiscono dal 1797 al bus dati, mentre durante un'operazione di scrittura fluiscono in senso contrario.

4.5 BUFFERIZZAZIONE DEL BUS DI CONTROLLO.

L'integrato U-105, parte di U-82 e di U-101 bufferizzano i segnali di controllo, di stato e i dati dal 1797 al dischetto e viceversa. Oltre a fare da buffer e da isolatori, U-101 e U-82 hanno caratteristiche da trigger di Schmitt migliorando l'insensibilita' ai disturbi. Fare riferimento ai data sheet del 1797 per informazioni dettagliate sulla sua programmazione.

4.6 CTC (counter timer circuit)

Il CTC risiede alle porte 18,19,1A,1B esadecimale. Tutti gli input e gli output associati col CTC sono disponibili sul connettore JB-2. Fare riferimento al capitolo 6 per l'assegnazione dei piedini e ai manuali del CTC per informazioni dettagliate sulla sua programmazione.

4.7 PIO DI SISTEMA

La PIO di sistema risiede alle porte 1C,1D,1E,1F esadecimale. La sezione A della PIO controlla la selezione del drive del dischetto, lo switching dei banchi di memoria, l'accensione e spegnimento dei drives, il sensore di dato disponibile da tastiera (per applicazioni con tastiera pollata) e un bit non assegnato definibile dall'utente per I/O. La disposizione dei bit e' la seguente:

BIT	0,1,2	Numero del drive in binario
BIT	3	Dato disponibile da tastiera
BIT	4	Definibile da utente
BIT	5	Output opzionale per un cicalino
BIT	6	Controlla un rele' a stato solido per la tensione ai drives
BIT	7	Controlla lo switching dei banchi (0=RAM)

L'informazione per la selezione del drive dovrebbe essere presentata alla PIO di sistema nel modo seguente:

- leggere la porta 1C hex per ottenere lo stato del sistema
- azzerare i 3 bit meno significativi (AND 11111000)
- introdurre il numero di drive desiderato (OR 00000NNN)
- scrivere il dato cosi' modificato sulla porta 1C hex

La sezione B della PIO di sistema e' dedicata alla tastiera. La porta della tastiera usa 7 bit ed e' totalmente bufferizzata da invertitori a trigger di Schmidt.

Dopo ogni reset, la CPU esamina l'ottavo bit del connettore della tastiera (J-2 piedino 15) per vedere se una tastiera e' presente. Se il bit e' a massa, la tastiera sara' configurata come console. Se non vi e' tastiera, la console sara' assegnata al canale B della SIO. In questo caso la pressione del tasto di Carriage Return dopo il reset selezionera' automaticamente il baud rate. La polarita' dello strobe della tastiera e' selezionabile dall'utente tramite l'opzione di collegamento JB-6. Fare riferimento al capitolo 6.

5.- PIO UTENTE E SIO (schema n. 5)

5.1 PIO UTENTE

La PIO utente fornisce 16 bit definibili come bit di input, di output o un mix di input e di output. La PIO utente risiede alle porte 08,09,0A e 0B hex, e supporta tutte le modalita' di interrupt dello Z-80. Per informazioni dettagliate sulla sua programmazione fare riferimento ai manuali specifici. Per i collegamenti vedi capitolo 6.

5.2 SIO

La SIO della famiglia Z-80 supporta due canali per I/O seriale con possibilita' di utilizzare un completo protocollo RS-232 C su entrambi. Inoltre il canale A della SIO puo' fornire il clock a un modem sincrono o ricevere il clock dal modem. Entrambi i canali della SIO possono essere configurati sia per interfacciare un modem che un terminale. Fare riferimento al capitolo 6 per dettagliate istruzioni in merito.

I piedini SYNC su entrambi i canali della SIO sono stati connessi con i pin di ricezione dati per facilitare la selezione del baud-rate. Utilizzando questa possibilita' la durata del bit di start puo' essere temporizzata e la velocita' di trasmissione fissata di conseguenza. Se invece intendete utilizzare questi piedini per il loro scopo originale, il collegamento puo' essere tagliato senza effetti negativi.

5.3 GENERATORE DELLA FREQUENZA DI TRASMISSIONE. (Baud Rate)

L'integrato BR 1941 fornisce all'utente due generatori programmabili di frequenza di trasmissione. La frequenza per il canale A risiede alla porta 00-03 hex ed e' a sola scrittura. Quella per il canale B risiede alle porte 0C-0F hex ed e' a sola scrittura. La corrispondenza dei codici da fornire con le effettive frequenze e' la seguente:

00 hex	=	50 BAUD
01 hex	=	75 BAUD
02 hex	=	110 Baud
03 hex	=	134.5 Baud
04 hex	=	150 Baud
05 hex	=	300 Baud
06 hex	=	600 Baud
07 hex	=	1200 Baud
08 hex	=	1800 Baud
09 hex	=	2000 Baud
0A hex	=	2400 Baud
0B hex	=	3600 Baud
0C hex	=	4800 Baud
0D hex	=	7200 Baud
0E hex	=	9600 Baud
0F hex	=	19200 Baud

5.4 STRUTTURA DEGLI INTERRUPTS.

Tutti gli integrati della famiglia Z-80 forniti su questa piastra sono in grado di supportare gli interrupts in modalita' 0, 1 e 2. Nel system monitor viene utilizzata soltanto la modalita' 2. Il registro I di un sistema non modificato viene caricato con OFF hex. La catena di priorita' di interrupts dal piu' alto al piu' basso e' organizzata nel modo seguente:

SIO	- Canale A
SIO	- Canale B
PIO di sistema	- Porta A
PIO di sistema	- Porta B
PIO utente	- Porta A
PIO utente	- Porta B
CTC	- Canale 0
CTC	- Canale 1
CTC	- Canale 2
CTC	- Canale 3

5.5 ALIMENTAZIONE.

La piastra richiede tre tensioni:

+ 5 V. a 3 A.

+ 12 V. a 0.25 A.

- 12 V. a 0.2 A.

Si raccomanda di usare un'alimentatore di qualita', e che abbia una protezione contro le sovratensioni. Il limite massimo di sovratensione dovrebbe essere fissato a 1.25 volte la tensione nominale cioe' ad esempio 6.25 V. per i 5 V. nominali.

ogni successivo reset, la PIO ritornerà in modalità input. Fare riferimento ai Data Sheet per le tecniche di programmazione.

6.2 CTC.

Personalizzazione: JB-2

SYSTEM CLOCK	2	1
ZC-T00	o	o CLOCK/TRIGGER 0
ZC-T01	o	o CLOCK/TRIGGER 1
ZC-T02	o	o CLOCK/TRIGGER 2
	o	o CLOCK/TRIGGER 3
	8	7

6.3 OUTPUT VIDEO

COLLEGAMENTI: J6

-all ground -						
9	o	o	o	o	o	1
10	o	o	o	o	o	2
						video separato
						h.sync. separato
						v.sync. separato
						n. c.
						video composito

Personalizzazione: JB1

1	o	ground
2	o	h.sync. inversione segnale
3	o	h.sync. output
4	o	collegamento per video composito
5	o	collegamento per video composito
6	o	v.sync. output
7	o	ground
8	o	v.sync. inversione segnale
9	o	ground
10	o	video inversione segnale
11	o	ground

Senza nessun collegamento effettuato:

- video negativo
- sincronismo orizzontale negativo
- sincronismo verticale negativo

Per avere il sincronismo orizzontale positivo connettere il pin 1 con il pin 2.

Per avere il sincronismo verticale positivo connettere il pin 8 con il pin 9.

Per avere il video positivo connettere il pin 10 con il pin 11.


Per avere il video composito collegare:

- il pin 10 col pin 11
- il pin 3 col pin 4
- il pin 5 col pin 6
- installare R20,R21,R25,R26,Q1

6.4 SIO

Collegamenti Porta B: J3



Collegamenti Porta A: J4 - *Non presente*



PERSONALIZZAZIONE PORTA B: JB5

PERSONALIZZAZIONE PORTA A: JB4

IMPORTANTE Solo il canale A e' in grado di utilizzare un clock proveniente da un dispositivo esterno e di fornire il clock ad un dispositivo esterno. In questo caso la SIO deve usare lo stesso clock.



LA LINEA DATA SET READY E' ATTIVA SU ENTRAMBI I CANALI

(M) Indica Modem (Data communication Equipment)

(T) Indica Terminale (Data terminal Equipment)

Per esempio realizzando i collegamenti (T) e' possibile comunicare con un modem, mentre con i collegamenti (M) si potra' dialogare con un terminale.

TXD = Trasmitted data

RXD = Received data

RTS = Request to send

CTS = Clear to send

DTR = Data terminal ready

DCD = Data carrier detect

DSR = Data set ready

6.5 TASTIERA.


a. Polarita' dello strobe della tastiera (JB-6)

1 2 3
o o o


Strobe positivo: connettere i pin 1 e 2

Strobe negativo: connettere i pin 2 e 3


b. Assegnazione dei pin del connettore della tastiera (J2)




6.6 ASSEGNAZIONE DEI PIN DEL CONNETTORE DEI DISCHETTI 8" (J1)



6.7 ASSEGNAZIONE DEI PIN DEL CONNETTORE DEI DISCHETTI 5" (J7)



6.7 ASSEGNAZIONE DEI PIN DEL CONNETTORE DI ALIMENTAZIONE (TB1)



7.- MISCELLANEA

7.1 TASTIERA ASCII

L'ottavo bit (RB7) della tastiera deve essere a massa.

7.2 OPZIONE CTC

Per utilizzare la funzione di spegnimento automatico dei dischetti mettere un ponticello fra i pin 3 e 4 e tra i pin 7 e 8 di JB 2.

7.3 OPZIONE I/O

Per connettere un terminale seriale al canale B della SIO applicare i ponticelli (M) su JB 5 come indicato al paragrafo 6-4b

7.4 OUTPUT VIDEO

Certe marche di monitor video possono richiedere delle modifiche ai controlli dell'altezza verticale e della larghezza orizzontale per un corretto dimensionamento dell'immagine.

7.5 PUNTI DA NON DIMENTICARE

La piastra MK-83 cancella lo schermo e attende un RETURN prima che il Sistem Monitor si attivi.

- Non testate la memoria al di sopra di F7FF hex: cancellereste il MONITOR !
- Se il vostro sistema improvvisamente si comporta in modo strano controllate immediatamente le tensioni dell'alimentatore.
- I drivers dell'interfaccia seriale 75188 e 75189 normalmente sono caldi durante il funzionamento
- Se inserite qualche cavo al contrario, e' possibile bruciare qualche componente.

IMPORTANTE: L'uso della piastra MK-83 senza gli integrati PIO, SIO e CTC, richiede la presenza di tre cavallotti nei rispettivi zoccolini per completare la catena delle priorit  di interrupts.

7.6 COMPOSIZIONE DI UN SISTEMA

Una tipica configurazione di sistema potrebbe comprendere una board MK-83 con due drives floppy disc da 8 pollici, una tastiera ASCII e un video monitor ad alta risoluzione per l'output di console. Al posto della combinazione tastiera ASCII-video monitor puo' essere usato un terminale, da collegarsi al dispositivo di porta seriale, che diventera' automaticamente la console di sistema. Si puo' inoltre collegare una stampante ad alta velocita' ad una delle porte parallele. Cio' richiede l'uso di una routine scritta dall'utente. Inoltre si puo' collegare sulla seconda porta seriale un modem o un accoppiatore acustico per potersi collegare tramite la linea telefonica con altri computers o dispositivi remoti.

Anche il modem richiede una routine utente.