Bitácora de Desarrollo: Proyecto Arquitectura

Curso de Microprocesadores y Microcontroladores

Integrantes: Angulo Hidalgo Isaac, Espinosa Campos Adrian,
Pereira Gutierrez Alejandro, Rojas Castro David

Entrada N° 1 – Fecha: 08/10/2026

Asistentes	Todos
Objetivo	Revisión del enunciado e instalación del software.
Duración	45 minutos.

Se dio lectura a los requerimientos del primer avance del proyecto. Debido a que aún no se contaba con el código en C, el equipo se enfocó en instalar Vivado, verificar su correcto funcionamiento y recordar el funcionamiento básico.

Compromisos para la Próxima Sesión:

Tarea Asignada	Responsable	Fecha Límite
Verificar la correcta ejecución de Vivado	Todos	12/10/2026
Investigar el datapath para instrucciones tipo I y S	Todos	12/10/2026

Entrada N° 2 – Fecha: 13/10/2026

Asistentes	Todos
Objetivo	Análisis de instrucciones del código en C y finalización del Avance 1.
Duración	2:30 horas.

Se procedió a compilar el código en C para la arquitectura RISC-V y se determinó el listado exacto de instrucciones del set RV32I que debe soportar el procesador. Se realizó una tabla resumen con el set de instrucciones clasificadas por tipo. Asimismo, se concluyó y validó el circuito propuesto para la ejecución de las instrucciones de tipo I y S, completando la totalidad de los entregables solicitados para el Avance 1.

Compromisos para la Próxima Sesión:

Tarea Asignada	Responsable	Fecha Límite
Preparar la explicación y entrega final del Avance 1	Todos	14/10/2026

Cuadro 1: Clasificación del Set de Instrucciones RV32I requeridas para la ejecución de `main()`

Tipo / Formato	Mnemónico	Opcode [6:0]	funct3	funct7	Función en Código C
Tipo I	`addi`	`0010011` (`0x13`)	`000`	N/A	Gestión de pila (`sp`, `s0`), incremento (`i++`) y pseudoinstrucción `li` (`addi rd, x0, imm`).
	`lw`	`0000011` (`0x03`)	`010`	N/A	Carga de palabra (32 bits) desde RAM (`i`, `b`).
	`slli`	`0010011` (`0x13`)	`001`	`0000000`	Desplazamiento lógico a la izquierda (`b = b 1`).
	`andi`	`0010011` (`0x13`)	`111`	N/A	Máscara de bits AND inmediato (`b = b & 0xF`).
Tipo S	`sw`	`0100011` (`0x23`)	`010`	N/A	Escritura de palabra (32 bits) en RAM (`ra`, `s0`, `b`, `i`, `r`).
	`sb`	`0100011` (`0x23`)	`000`	N/A	Escritura de byte (8 bits) en RAM para variable de tipo `char` (`a = 'c'`, `a = 'b'`).
Tipo U	`lui`	`0110111` (`0x37`)	N/A	N/A	Carga del byte alto [31:12] para la constante de dirección `0xC7DF`.
Tipo B	`bne`	`1100011` (`0x63`)	`001`	N/A	Salto condicional si $i \neq 0$ (evaluación del `if (i == 0)` vía pseudoinstrucción `bnez`).
	`bge`	`1100011` (`0x63`)	`101`	N/A	Salto condicional para evaluación del bucle `for` ($1 \geq i$).
Tipo J	`jal`	`1101111` (`0x6F`)	N/A	N/A	Salto incondicional (bifurcaciones `else` e iteración de bucle vía pseudoinstrucción `j`).

Análisis y Clasificación de Instrucciones RV32I

A partir del proceso de cross-compilación y desensamblado del código en C suministrado, `pm_ev_grupos_6_estudiantes.c`, se determinó un subconjunto mínimo de 10 instrucciones pertenecientes al ISA RV32I base, repartidas en 31 palabras de instrucción de 32 bits.

Como se detalla en la Tabla 1, el subconjunto se clasifica en 5 formatos principales de codificación:

- **Tipo I (Inmediato/Cargas**: Es el grupo más utilizado, encargado del manejo de constantes, desplazamientos `(slli)`, operaciones lógicas `(andi)`, aritmética de la pila `(addi)` y lectura de memoria `(lw)`.
- **Tipo S (Almacenamiento)**: Soportado mediante `sw` para enteros de 32 bits y `sb` para caracteres de 8 bits.
- **Tipo U (Inmediato Superior)**: Requerido por `lui` para formar direcciones de memoria de 32 bits.
- **Tipo B (Saltos Condicionales)** : Requerido por `bne` y `bge` para el control de flujo en estructuras `if-else` y bucles `for`.
- **Tipo J (Saltos Incondicionales)**: Requerido por `jal` para saltos directos de bifurcación.




Figura 1: Circuito y Unidad de Control propuesta para soporte de instrucciones Tipo I y Tipo S.