#### **CARTE DE PROGRAMMATION**

## MODÈLE DE PROGRAMMATION

	R0
	R1
	R2
	R3
	R4
	R5
	R6
Re	R7
	R8
	R9
	R10
	R11
	R12
	R13
	R14

SP R15

Registres généraux à N bits (N=16 ou 32) contiennent donnée ou adresse

R14

pointe sur le dernier mot empilé

PC Programming Counter


pointe sur le mot suivant l'instruction

SR Status Register

indique l'état de la machine

# Mot mémoire pour N=16 bits d'adresse 2P

(la machine est ''big endian'')



Stack Pointer (en fait R15)

#### Registre d'état SR :

FLAGS	SIGNIFICATION	USAGE
ZF	Zero Flag	=1⇔ Le résultat de la dernière opération est nul
CF	Carry Flag	Retenue de la dernière opération arithmétique
NF	Negative Flag	Bit de signe (de gauche, msb, n°N-1) du résultat de la dernière opération
VF	oVerflow Flag	=1⇔ Le résultat de la dernière opération arithmétique a débordé l'intervalle autorisé en code complément à 2 pour sa taille.
IF	Interrupt Flag	=1⇔ Les interruptions sont autorisées
WF	Wait Flag	=1⇔ Machine arrêtée et attend une interruption

# GROUPE I: OPÉRATIONS À TROIS REGISTRES OPÉRANDES

ſ					
	1	OP3	CRsa	CRsb	CRd

Снамр	SIGNIFICATION
OP3	Code d'opération triadique
CRsa	Code de registre source A (e.g. 1111 pour R15)
CRsb	Code de registre source B (e.g. 1010 pour R10)
CRd	Code de registre destination (e.g. 0000 pour R0)

Actions générales : Rsa  $\ensuremath{\text{op3}}$  Rsb  $\rightarrow$  Rd , nouveaux indicateurs  $\rightarrow$  SR

OP3	Mnémo-	SIGNIFICATION	ACTION PRINCIPALE	I١	INDICATEU				S
	NIQUE3			W	I	Z	٧	С	Ν
000	ADC	ADd Carry	Rsa + Rsb + CF $\rightarrow$ Rd			*	*	*	*
001	XOR	EXclusive OR	Rsa ∀ Rsb →Rd			*	0	0	*
010	DIV	DIVision signée & reste	Rsa $\div$ Rsb $\rightarrow$ Rd Rsa % Rsb $\rightarrow$ Rsa			*	*	*	*
011	MUL	MULtiplication signée	$Rsa \times Rsb \rightarrow Rd$			*	*	*	*
100	AND	AND	$Rsa \wedge Rsb \rightarrow Rd$			*	0	0	*
101	OR	OR	$Rsa \vee Rsb \to Rd$			*	0	0	*
110	ADD	ADD	$Rsa + Rsb \to Rd$			*	*	*	*
111	SUB	SUBstract	Rsa + $\neg$ Rsb + 1 $\rightarrow$ Rd			*	*	*	*

# GROUPE II : OPÉRATIONS À DEUX REGISTRES OPÉRANDES

0 1 0	0 OP2	CRs	CRd
Снамр	SIGNIFICATION		
OP2	code d'opération	n diadique	
CRs	Code registre so	ource	
CRd	Code registre de	estination	

Actions générales:  $\mathsf{Op2}(\mathsf{Rs}) \to \mathsf{Rd}$  , nouveaux indicateurs  $\to \mathsf{SR}$ 

OP2	Mnémo-	SIGNIFICATION	ACTION PRINCIPALE	li	NDI	ICA	TE	UR	s
	NIQUE2			W	-	Ζ	٧	С	١
0000	RLC	Rotate Left through Carry	$(Rs << 1) + CF \rightarrow Rd$			*	0	*	*
0001	RRC	Rotate Right through Carry	(Rs >> 1) + (CF << (N-1)) → Rd			*	0	*	*
0010	SRL	Shift Right Logical	Rs >> 1 → Rd			*	0	*	*
0011	SRA	Shift Right Arithmetic	Rs / 2 $\rightarrow$ Rd			*	0	*	*
0100	NOT	Not	$\neg Rs \rightarrow Rd$			*	0	0	*
0101	SBB	SuBstract Borrow	Rs + ¬CF + 1111 → Rd			*	*	*	*
0110	SHL	SHift Left	$Rs \ll 1 \rightarrow Rd$			*	0	*	*
0111	NEG	NEGate	¬Rs + 1 → Rd			*	*	*	*
1000	INP	INPut data	$IO[Rs] \rightarrow Rd$			*	0	0	*
1001	OUT	OUTput data	$Rs \rightarrow IO[Rd]$			*	0	0	*
1010	SWB	SWap Bytes	$ \begin{array}{l} \text{Rs.LSByte} \\ \rightarrow \text{Rd.MSByte}, \\ \text{Rs.MSByte} \\ \rightarrow \text{Rd.LSByte} \end{array} $			*	0	0	*
1011	RLB*	Rotate Left Bytes	$ \begin{array}{l} \text{Rs.LSWord} \\ \rightarrow \text{Rd.MSWord}, \\ \text{Rs.MSWord} \\ \rightarrow \text{Rd.LSWord} \end{array} $			*	0	0	*
1100	ANI	ANd Immediate	$Rs \wedge IE \rightarrow Rd$			*	0	0	*
1101	EXT*	EXTend sign	$Extend(Rs) \to Rd$			*	0	0	*
1110	ADI	ADd Immediate	$Rs + IE \rightarrow Rd$			*	*	*	*
1111	CMP	CoMPare	Rs + ¬Rd + 1			*	*	*	*

## **Groupe III: Transferts**

0 1 Type	CRa	D	Mode	В	CF	₹b			
CHAMP SIGNIFICATION									
Туре	Code de taille	Code de taille d'opérande							
D	Direction du tr	ans	fert						
ModeB	Code du Mode	e d'a	dressag	ge de	l'opéra	nde B			
CRa	Code du regis	Code du registre opérande A							
CRb	Code du regis	Code du registre B							

**Note**: L'opérande B est indiqué par le registre Rb en utilisant le mode d'adressage ModeB. L'opérande A est le contenu du registre Ra.

TYPE	MNÉMO NIQUE	Nom	TAILLE EN OCTETS	Notes
01	В	Byte	1	
10	W	Word	2	
11	L	Long word	4	Pour N=32 bits

D	Mnémo	SIGNIFICA-	ACTION		ND	ICA	TE	JRS	;
	NIQUE	TION	PRINCIPALE	W	ı	Ζ	٧	С	Ν
0	ST	STore	Ra → Opérande B			*	0	0	*
1	LD	LoaD	Ra ← Opérande B			*	0	0	*

ModeB	Nом	EA	OPÉRANDE B
000	Immédiat	PC	E
001	Registre		Opérande B = Rb
010	Indirect	Rb	Opérande B = M[Rb]
011	Indirect- Post-incrémenté	Rb	Opérande B = M[Rb]; Rb ← Rb + taille(type)
100	Indirect- Pré-décrémenté	Rb-taille(type)	Rb ← Rb - taille(type); Opérande B = M[Rb]
101	Direct	ΙΕ	M[IE]
110	Indexé	IE+Rb	M[Rb+IE]
111	Indirect- pré-indexé	M[IE+Rb]	M[M[Rb+IE]]

#### **GROUPE IV: SAUT RELATIF LONG JCC**

0	0	0	0	С	С	1	Ν	/lod	е	С	R	

Снамр	SIGNIFICATION
CC	Code de Condition
Mode	Code du Mode d'adressage de l'opérande déplacement
CR	Code du Registre de l'opérande déplacement

Branche à une adresse si la condition est vérifiée.

 $\textbf{Action}: \ \ \text{Condition v\'erifi\'ee} \Rightarrow \text{PC} \leftarrow \text{PC} + \text{d\'eplacement}$ 

PC pointe sur instruction suivante

CODE	Mnémo	SIGNIFICATION	CONDITION SUR LES
	CONDITION	GIGINI IGATION	INDICATEURS
0001	MP	no condition	1
0001	AL	ALways	ļ
0010	EQ	EQual	ZF
0011	NE	Not Equal	¬ZF
0100	GE	Greater or Equal	¬(NF ∀ VF)
0101	LE	Lower or Equal	(NF ∀ VF) ∨ ZF
0110	GT	GreaTer	¬(NF ∀ VF) ∧ ¬ZF
0111	LW	LoWer	NF ∀ VF
1000	AE	Above or Equal,	⊣CF
1000	CC	Carry Cleared	
1001	BE	Below or Equal	CF ∨ ZF
1010	AB	ABove	¬CF∧ ¬ZF
1011	BL	BeLow,	CF
1011	CS	Carry Set	OF .
1100	vs	oVerflow Set	VF
1101	VC	oVerflow Cleared	¬VF

#### GROUPE V: INSTRUCTIONS À UN REGISTRE OPÉRANDE

0	0	0	0	1	(	OP1	0	N	/lod	е	CR		R	

Снамр	SIGNIFICATION
OP1	Code d'opération à 1 opérande
Mode	Code du Mode d'adressage de l'opérande A
CR	Code du registre R déterminant A selon le Mode

OP1	Mnémo	SIGNIFICATION	Actions
000	JPA	JumP Absolute saut inconditionnel absolu long	PC←A
001	JEA	Jump to Effective Address saut inconditionnel absolu long	PC←EA
010	JSR	Jump to SubRoutine	SP←SP-T; M[SP] ←PC; PC←EA
011	TRP	TRaP Trappe programmée: Appelle une fonction système dont le n°n est indiqué par l'opérande A	$\begin{array}{l} SP \leftarrow SP - T; \\ M[SP] \leftarrow SR; \\ SP \leftarrow SP - T; \\ M[SP] \leftarrow PC; \\ PC \leftarrow M[4 \times A] \wedge 111L0 \end{array}$
100	TST	TeST	$CF \leftarrow 0, VF \leftarrow 0,$ $ZF \leftarrow is\_zero(A), NF \leftarrow A_{N-1}$
101	TSR	TeSt and Reset	$CF\leftarrow0$ , $VF\leftarrow0$ , $ZF\leftarrow$ is_zero(A), $NF\leftarrow A_{N-1}$ ; $A\leftarrow0$
110	MSR	Move Status Register	A←SR
111	MPC	Move Program Counter	A←PC

Not <i>i</i>	ATION	SIGNIFICATION						
II	E	"Instruction extension"; mot qui suit l'instruction.						
Е	A	" Effective Address "; adresse de l'opérande						
T	N	Taille du mot CPU en octets idem en bits						
M	[A]	Case mémoire d'adresse A						
Ю	[A]	Port d'entrée-sortie numéro A						
R	2 <sub>n</sub>	Le bit n° n de R2 (bit de droite poids faible = $R2_0$ )						
R1←R2 o	u R2→R1	Le registre R1 est chargé avec le contenu de R2						
a1,a	2;a3	action a1 simultanée à action a2 puis action a	3					
X << 2	X >> 2	décalage de X de 2 bits à gauche; idem à droite	<b>=</b>					
A/B	A % B	quotient de A divisé par B; reste de A sur B						
+	×	addition fixée sur N bits multiplication	1					
¬ ∧	v A	opérateurs bit à bit: NOT, OR, AND, XOR						


#### GROUPE VI: INSTRUCTIONS SANS REGISTRE OPÉRANDE

١															
	0	0	0	0	0	OP0	)	0	0	0	0	0	0	0	0

Снамр	SIGNIFICATION
OP0	Code d'opération sans opérande

OP0	Mnémo0	SIGNIFICATION	ACTIONS
000	NOP	No-OPeration	Aucune action, sauf : PC←PC+2
001	HLT	HaLT	Arrête et attend une interruption matérielle: WF←1
010	RTS	ReTurn from Subroutine	$PC\leftarrow M[SP]; SP\leftarrow SP+T$
011	RTI	ReTurn from Interrupt	$PC \leftarrow M[SP]; SP \leftarrow SP + T;$ $SR \leftarrow M[SP]; SP \leftarrow SP + T$
100	CLC	CLear Carry	CF←0
101	STC	SeT Carry	CF←1
110	DSI	DiSable Interrupts	inhibe les interruptions: IF←0
111	ENI	Enable Interrupts	valide les interruptions: IF←1

#### **GROUPE VII: OPÉRATIONS RAPIDES**



Снамр	SIGNIFICATION
OPQ	Code d'opération rapide
ValueCode	Code complément à 2 de la valeur sur 8 bits (valeur de -128 à 127)
CR	Code du registre destination

ĺ	OPQ	Mnémo-	SIGNIFICA-	ACTION	INDICATEURS						
		NIQUE	TION		W	_	Ζ	٧	C	N	
	0	LDQ	LoaD Quick	R ← ext(ValueCode)			*	0	0	*	
	1	ADQ	ADd Quick	$R \leftarrow R + ext(ValueCode)$			*	*	*	*	

#### GROUPE VIII: BRANCHEMENT RELATIF COURT BCC

0	0	0	1	•	CC		V	alue	Coc	le	

Снамр	SIGNIFICATION		
CC Code de condition			
ValueCode	Code complément à 2 du déplacement sur 8 bits.		
	(déplacement de -128 à 127)		

 $\textbf{Action}: \mathsf{PC} \leftarrow \mathsf{PC} + \mathsf{extension}(\mathsf{ValueCode}) \ \mathsf{si} \ \mathsf{condition} \ \mathsf{est} \ \mathsf{v\'erifi\'ee}$ 

## **EXCEPTIONS MATÉRIELLES**

Nом	SIGNIFICA-	DÉCLEN-	Actions
	TION	CHEMENT	
Reset	initialisation	ligne /RST=0	Efface SR; inhibe les exceptions ; Lance programme adresse démarrage.
Interrupt	interruption sur ligne n°i	ligne /IRQi↓ (périphé- rique)	<b>Termine</b> l'instruction en cours; empile SR; inhibe les exceptions; appelle le programme de vecteur n° INT = f(i) = i + 32. <b>Exécutera</b> instruction suivante après
Trap	trappe n°n	CPU	Empile SR; inhibe les exceptions; appelle le programme de vecteur n°n Exécutera instruction suivante après
Fault	faute n°n	CPU	Ne finit pas l'instruction en cours; empile SR; inhibe les exceptions; appelle programme de vecteur n°n. Réexécutera instruct. en cours après.
Error	erreur n°n	CPU	Arrête l'instruction en cours; inhibe les exceptions; appelle programme de vecteur n°n . Initialisera le CPU après.

- adresse de démarrage = FFFAh pour N=16
  n° vecteur d'exception = INT = n° ligne de requête d'interruption + 32
  adresse du vecteur d'exception n°INT = 4 x INT pour N=16 et 32
- adresse du programme d'exception = vecteur \( \lambda \) 11...110 pour N=16