

Os capacitores de 10 μF são colocados para evitar que quaisquer níveis de polarização no sinal de entrada possam surgir na porta do JFET, e os potenciômetros de 1 $\text{M}\Omega$ são o controle de volume para cada canal. A necessidade de resistores de 100 $\text{k}\Omega$ para cada canal é menos óbvia. Seu propósito é garantir que um canal não sobrecarregue os outros, reduzindo ou distorcendo fortemente o sinal na porta. Por exemplo, na Figura 9.47a, um canal está ligado a um microfone de alta impedância (10 $\text{k}\Omega$), enquanto outro canal está ligado a um amplificador de guitarra de baixa impedância (0,5 $\text{k}\Omega$). O canal 3 é deixado aberto, e os resistores de isolamento de 100 $\text{k}\Omega$ foram removidos no momento. Substituir os capacitores por seu equivalente de curto-circuito para a faixa de frequência de interesse e ignorar os efeitos dos potenciômetros paralelos de 1 $\text{M}\Omega$ (ajustados para seu valor máximo) resulta no circuito equivalente da Figura 9.47b na porta do amplificador JFET. Utilizando-se o teorema de sobreposição, a tensão na entrada do JFET é determinada por:

$$v_G = \frac{0,5 \text{ k}\Omega (v_{\text{microfone}})}{10,5 \text{ k}\Omega} + \frac{10 \text{ k}\Omega (v_{\text{guitarra}})}{10,5 \text{ k}\Omega}$$

$$= 0,047 v_{\text{microfone}} + 0,95 v_{\text{guitarra}} \cong v_{\text{guitarra}}$$

mostrando claramente que a guitarra abafou o sinal do microfone. A única resposta do amplificador da Figura 9.47 será a da guitarra. Agora, com os resistores de 100 $\text{k}\Omega$, a situação da Figura 9.47c funciona. Utilizando-se novamente o teorema de sobreposição, a equação para a tensão na porta torna-se a seguinte:

$$v_G = \frac{101 \text{ k}\Omega (v_{\text{microfone}})}{211 \text{ k}\Omega} + \frac{110 \text{ k}\Omega (v_{\text{guitarra}})}{211 \text{ k}\Omega}$$

$$\cong 0,48 v_{\text{microfone}} + 0,52 v_{\text{guitarra}}$$

O que mostra um equilíbrio nos sinais na porta do JFET. Em geral, portanto, os resistores de 100 $\text{k}\Omega$ compensam qualquer diferença na impedância de sinal para garantir que um não descarregue o outro e desenvolva um nível misto de sinais no amplificador. Tecnicamente são chamados 'resistores de isolamento de sinais'.

Uma consequência interessante de uma situação como a descrita na Figura 9.47b é mostrada na Figura 9.48, na qual uma guitarra de baixa impedância tem um nível de sinal de cerca de 150 mV, enquanto o microfone, tendo uma impedância interna maior, possui um sinal de apenas 50 mV. Como já demonstrado, a maior parte do sinal no ponto de 'alimentação' (v_G) é a mesma da guitarra. A direção resultante da corrente e o fluxo de potência são indiscutivelmente da guitarra para o microfone. Então, como a construção básica de um microfone e de um alto-falante é bastante similar, o microfone pode ser forçado a agir como alto-falante e reproduzir o sinal da guitarra. As novas bandas acústicas se deparam com esse problema com frequência enquanto aprendem os rudimentos básicos de uma boa amplificação. No geral, para sinais paralelos, o canal que tem menor impedância interna controla a situação.




Figura 9.47 (a) Aplicação de uma fonte de alta e de baixa impedâncias no misturador da Figura 9.46; (b) equivalente reduzido sem os resistores de isolamento de 100 $\text{k}\Omega$; (c) equivalente reduzido com os resistores de 100 $\text{k}\Omega$.




Figura 9.48 Demonstração do fato de que, para sinais paralelos, o canal com a menor impedância e maior potência controla a situação.

Para alguns, pode ser uma surpresa o fato de um microfone poder funcionar como um alto-falante. No entanto, um exemplo clássico do uso de um cone de voz como microfone e alto-falante é o sistema de intercomunicação mostrado na Figura 9.49a. O alto-falante de 16 Ω , 0,5 W da Figura 9.49b é utilizado como microfone e alto-falante, dependendo da posição da chave de ativação. Mas é importante observar que, como no exemplo do microfone-guitarra mencionado, a maioria dos alto-falantes é desenvolvida para trabalhar com níveis de

potência, elevados enquanto a maioria dos microfones aceita simplesmente a entrada ativada por voz e não suporta os níveis de potência normalmente associados a alto-falante. É possível verificar esse fato comparando o tamanho de cada um em um sistema de áudio. Em geral, uma situação como a descrita, em que o sinal da guitarra é ouvido no microfone, vai acabar danificando-o. Em um sistema de intercomunicação, o alto-falante é desenvolvido para trabalhar com ambos os tipos de potência sem dificuldades.

Na Figura 9.46 o ganho do JFET autopolarizado é determinado por $-g_m R_D$, para o qual a situação é:

$$-g_m R_D = -(1,5 \text{ mS})(3,3 \text{ k}\Omega) = -4,95$$

Chaveamento Silencioso

Qualquer sistema eletrônico que incorpore um chaveamento mecânico, como o mostrado na Figura 9.50, tende a desenvolver um ruído na linha que reduz a relação sinal-ruído. Quando a chave da Figura 9.50 é aberta e fechada, o sinal é acompanhado de um ruído irritante. Além disso, fios mais longos normalmente associados a chaves mecânicas requerem que a chave esteja o mais próximo possível do amplificador para reduzir a absorção de ruído na linha.

Um método eficaz para eliminar essa fonte de ruído é utilizar um chaveamento eletrônico como o apresentado na Figura 9.51a para um circuito misto de dois canais.




Figura 9.49 Intercomunicador de duas estações a bateria (9 V): (a) aparência externa; (b) estrutura interna.




Figura 9.50 Geração de ruído devido a chaveamento mecânico.




Figura 9.51 Circuito de áudio de chaveamento silencioso: (a) configuração de JFET; (b) com ambos os sinais presentes; (c) com um sinal ligado. (Extraído de *Electronics Today International*.)

Vimos no Capítulo 6 que o canal dreno-fonte de um JFET para valores baixos de V_{DS} pode ser considerado como uma resistência cujo valor é determinado pela tensão aplicada de porta para fonte, como descrito com detalhes na Seção 6.13. Além disso, sabemos que a resistência é a menor para $V_{GS} = 0$ V, a menor para a tensão de pinch-off (estrangulamento) (V_P). Na Figura 9.51a, os sinais a serem misturados são aplicados do lado do dreno de cada JFET, e o controle cc é conectado diretamente ao terminal porta de cada JFET. Com 0 V em cada terminal de controle, ambos os JFETs estão fortemente no estado 'ligado', e a resistência de D_1 para S_1 e de D_2 para S_2 é relativamente pequena (digamos 100 Ω) nesse caso. Apesar de 100 Ω não ser o 0 Ω de uma chave ideal, ela é tão pequena comparada ao resistor de série 47 k Ω , que normalmente pode ser ignorada. Ambas as chaves estão, portanto, na posição 'ligada', e ambos os sinais de entrada conseguem chegar à entrada do amplificador inversor (a ser apresentado na Seção 13.4), como mostra a Figura 9.51b. Em particular, observe que os valores dos resistores escolhidos resultam em um sinal de saída que é simplesmente uma inversão da soma dos dois sinais. O estágio de amplificação a seguir elevará essa soma a níveis de áudio.

Ambas as chaves eletrônicas podem ser colocadas no estado 'desligado' aplicando-se uma tensão mais negativa que a do valor de corte, como indicam os 10 V da Figura 9.51a. O valor de resistência 'desligada' pode chegar a 10.000 M Ω , o que pode ser aproximadamente um circuito aberto para a maior parte das aplicações. Como ambos os canais são isolados, um pode estar 'ligado' e o outro 'desligado'. A velocidade de operação de uma chave JFET é controlada pelo substrato (devido à construção do dispositivo), pelas capacitâncias parasitas e pela baixa capacitância 'ligada' do JFET. **As velocidades máximas dos JFETs são de cerca de 100 MHz, sendo a mais comum a de 10 MHz.** No entanto, essa velocidade é fortemente reduzida pela resistência de entrada e pela capacitância do projeto. Na Figura 9.51a, o resistor de 1 M Ω e os capacitores de 47 nF têm uma constante de tempo de $\tau = RC = 47\text{ms} = 0,047$ s para o circuito de carga cc que controla a tensão na porta. Presumindo-se duas constantes de tempo para carregar até o valor de corte, o tempo total é de 0,094 s ou uma velocidade de chaveamento de 1/0,094 s $\approx$ 10,6 por segundo. Comparado à velocidade de chaveamento do JFET, a 10 milhões de vezes em 1 s, esse número é extremamente pequeno. Tenha em mente, no entanto, que o que importa é a aplicação e, para um misturador comum, o chaveamento não ocorre em velocidades acima de 10,6 por segundo, a menos que haja sinais de entrada radicais. Pode-se perguntar por que se precisa de uma constante de tempo RC na porta. Por que não deixar simplesmente o nível cc aplicado na porta controlar o estado do JFET? Em geral, a constante de tempo RC garante que o sinal de controle não é falso, gerado por ruído ou por oscilações devidas a varia-

ções nos pulsos aplicados à porta. Utilizando-se um circuito de carga, o nível cc deve estar presente por um período de tempo antes de se atingir o nível de corte. Qualquer pulso aleatório na linha não durará o suficiente para carregar o capacitor e mudar o estado do JFET.

É importante notar **que a chave JFET é bilateral**. Ou seja, sinais no estado 'ligado' podem passar através da região dreno-fonte em ambos os sentidos. É assim, obviamente, que as chaves mecânicas comuns funcionam, o que torna muito fácil substituir projetos de chaveamento mecânicos por eletrônicos. Vale lembrar que o diodo não é uma chave bilateral, pois só pode conduzir correntes de baixa tensão em um sentido.

Observe que, **como o estado dos JFETs pode ser controlado por um valor cc, o projeto da Figura 9.51a permite operação por controle remoto ou computador**, pela mesma razão descrita no Capítulo 6, na qual o controle cc foi discutido.

A folha de dados de uma chave analógica JFET de baixo custo é mostrada na Figura 9.52. Observe que a tensão de corte é de cerca de -10 V em uma tensão dreno-fonte de 12 V. Além disso, um valor de corrente de 10 nA é utilizado para definir o valor de corte. O valor de I_{DSS} é 15 mA, ao passo que a resistência dreno-fonte é bastante baixa (cerca de 150 Ω) com $V_{GS} = 0$ V. O tempo gasto para ligar é bastante curto, 10 ns ($t_d + t_r$), enquanto o tempo gasto para desligar é 25 ns.

Circuitos de Deslocamento de Fase

Através da característica de resistência dreno-fonte controlada por tensão de um JFET, o ângulo de fase de um sinal pode ser controlado utilizando-se as configurações da Figura 9.53. O circuito da Figura 9.53a é de avanço de fase, que adiciona um ângulo ao sinal aplicado, enquanto o circuito da Figura 9.53b é uma configuração de atraso de fase, que cria um deslocamento de fase negativo.

Consideremos, por exemplo, o efeito de R_{DS} em um sinal de entrada que tenha uma frequência de 10 kHz se a aplicarmos ao circuito da Figura 9.53a. Para efeito de discussão, digamos que a resistência dreno-fonte seja 2 k Ω devido a uma tensão aplicada porta-fonte de -3V. Desenhando o circuito equivalente temos a configuração geral da Figura 9.54. Calcular a tensão de saída resultará em:

$$\begin{aligned} V_o &= \frac{R_{DS} \angle 0^\circ V_i \angle 0^\circ}{R_{DS} - jX_C} = \frac{R_{DS} V_i \angle 0^\circ}{\sqrt{R_{DS}^2 + X_C^2} \angle -\tan^{-1} \frac{X_C}{R_{DS}}} \\ &= \frac{R_{DS} V_i}{\sqrt{R_{DS}^2 + X_C^2}} \angle \tan^{-1} \frac{X_C}{R_{DS}} \\ &= \left(\frac{R_{DS}}{\sqrt{R_{DS}^2 + X_C^2}} \right) V_i \angle \tan^{-1} \frac{X_C}{R_{DS}} \end{aligned}$$

de maneira que

$$V_o = k_1 V_i \angle \theta_1$$

ON Semiconductor



JFET para Chaveamento
Canal n – Depleção


2N5555

ESPECIFICAÇÕES MÁXIMAS

Taxa	Símbolo	Valor	Unidade
Tensão dreno-fonte	V _{DS}	25	Voc
Tensão dreno-porta	V _{DS}	25	Voc
Tensão porta-fonte	V _{GS}	25	Voc
Corrente de porta direta	I _{GS}	10	mAoc
Dissipação total do dispositivo (a T _C = 25°C)	P _D	350	mW
Fator de redução acima de 25°C		2,8	mW/°C
Faixa de temperatura da junção	T _J	-65 a +150	°C
Faixa de temperatura de armazenamento	T _{stg}	-65 a +150	°C



ENCAPSULAMENTO 29-11, TIPO 5
TO-18 (TO-226AA)



CARACTERÍSTICAS ELÉTRICAS (T_A = 25°C, a menos que outro valor seja especificado)

Característica	Símbolo	Min.	Max.	Unidade
----------------	---------	------	------	---------

CARACTERÍSTICAS EM ESTADO DESLIGADO

Tensão de ruptura porta-fonte (I _D = 10 µAoc, V _{DS} = 0)	V _{DS(oss)}	25	—	Voc
Corrente reversa de porta (V _{DS} = 15 Voc, V _{GS} = 0)	I _{GS}	—	1,0	mAoc
Corrente de corte de dreno (V _{DS} = 12 Voc, V _{GS} = -10 V)	I _{D(corte)}	—	10	mAoc
(V _{DS} = 12 Voc, V _{GS} = -10 V, T _A = 100°C)		—	2,0	µAoc

CARACTERÍSTICAS EM ESTADO LIGADO

Corrente de dreno com tensão zero de porta(1)	I _{DSS}	15	—	mAoc
(V _{DS} = 15 Voc, V _{GS} = 0)				
Tensão direta porta-fonte	V _{GS(on)}	—	1,0	Voc
(V _{DS} = 1,0 mAoc, V _{DS} = 0)				
Tensão ligada dreno-fonte	V _{DS(igado)}	—	1,5	Voc
(I _D = 7,0 mAoc, V _{GS} = 0)				
Resistência ligada estática dreno-fonte	r _{DS(igado)}	—	150	Ohms
(I _D = 0,1 mAoc, V _{GS} = 0)				

1. Pulso de teste: largura de pulso = 300 µs, ciclo de trabalho = 2,0%.

Característica	Símbolo	Min.	Max.	Unidade
----------------	---------	------	------	---------

CARACTERÍSTICAS DE PEQUENO SINAL

Resistência LIGADA de pequeno sinal dreno-fonte	r _{DS(igado)}	—	150	Ohms
(V _{DS} = 0, I _D = 0, f = 1,0 MHz)				
Capacitância de entrada	C _{iss}	—	5,0	pF
(V _{DS} = 15 Voc, V _{GS} = 0, f = 1,0 MHz)				
Capacitância reversa de transferência	C _{rss}	—	1,2	pF
(V _{DS} = 0, V _{GS} = 10 Voc, f = 1,0 MHz)				

CARACTERÍSTICAS DE CHAVEAMENTO

Tempo de atraso de ligação	t _{DS(on)}	—	5,0	ns
(V _{DS} = 10 Voc, I _{D(igado)} = 7,0 mAoc)				
Tempo de desligamento	t _{DS(off)}	—	5,0	ns
(V _{DS(igado)} = 0, V _{DS(desligado)} = -10 Voc) (veja Figura 1)				
Tempo de atraso de desligamento	t _{DS(off)}	—	15	ns
(V _{DS} = 10 Voc, I _{D(igado)} = 7,0 mAoc)				
Tempo de queda	t _f	—	10	ns
(V _{DS(igado)} = 0, V _{DS(desligado)} = -10 Voc) (veja Figura 1)				

Figura 9.52 Folha de dados de uma chave de corrente JFET análoga de baixo custo. (© by Semiconductor Components Industries, LLC. Utilizado com permissão.)

onde:

$$k_1 = \frac{R_{DS}}{\sqrt{R_{DS}^2 + X_C^2}} \quad \text{e} \quad \theta_1 = \tan^{-1} \frac{X_C}{R_{DS}} \quad (9.57)$$

A substituição dos valores numéricos anteriores resulta em:

$$X_C = \frac{1}{2\pi fC} = \frac{1}{2\pi(10 \text{ kHz})(0,01 \text{ } \mu\text{F})} = 1,592 \text{ k}\Omega$$


$$\text{e } k_1 = \frac{R_{DS}}{\sqrt{R_{DS}^2 + X_C^2}} = \frac{2 \text{ k}\Omega}{\sqrt{(2 \text{ k}\Omega)^2 + (1,592 \text{ k}\Omega)^2}} = 0,782$$

com


$$\theta_1 = \tan^{-1} \frac{X_C}{R_{DS}} = \tan^{-1} \frac{1,592 \text{ k}\Omega}{2 \text{ k}\Omega} = \tan^{-1} 0,796 = 38,52^\circ$$

de modo que $V_o = 0,782V_i \angle 38,52^\circ$

e um sinal de saída que é 78,2% de seu sinal aplicado, mas com um deslocamento de fase de 38,52°.



(a)



(b)

Figura 9.53 Circuitos de deslocamento de fase: (a) avanço; (b) atraso.




Figura 9.54 Circuito de avanço de fase R-C.

Em geral, portanto, o circuito da Figura 9.53a pode introduzir uma variação positiva de fase que vai de alguns graus (com X_C relativamente pequeno se comparado a R_{DS}) a quase 90° (com X_C relativamente grande se comparado a R_{DS}). Deve-se ter em mente, porém, que para valores fixos de R_{DS} , à medida que aumenta a frequência, X_C se reduz e o deslocamento de fase se aproxima de 0° . Para frequências decrescentes e um R_{DS} fixo, o deslocamento de fase se aproxima de 90° . É importante notar que, para um R_{DS} fixo, um nível crescente de X_C resulta na diminuição de magnitude de V_o . Para um circuito assim, um equilíbrio entre o ganho e o deslocamento de fase desejado terá que ser estabelecido.

Para o circuito da Figura 9.53b, as equações de conclusão são:

$$V_o = k_2 V_i \angle \theta_2 \quad (9.58)$$

onde:

$$k_2 = \frac{X_C}{\sqrt{R_{DS}^2 + X_C^2}} \quad \text{e} \quad \theta_2 = -\tan^{-1} \frac{R_{DS}}{X_C}$$

Sistema de Detecção de Movimento

Os componentes básicos de um sistema de detecção de movimento infravermelho passivo (IVP) são mostrados na Figura 9.55. O coração do sistema é o **detector**

pirolétrico que gera uma tensão que varia de acordo com a quantidade de calor incidente. Isso filtra tudo menos a radiação infravermelha de uma área específica e foca a energia em um elemento sensível à temperatura. Vimos no Capítulo 6, na seção de Aplicações Práticas, que a faixa infravermelha é uma faixa invisível imediatamente abaixo do espectro da luz visível. **Detetores passivos não emitem sinal, mas simplesmente respondem ao fluxo de energia do ambiente.**

Uma visão externa e interna de uma unidade comercialmente disponível é mostrada nas figuras 9.56a e 9.56b. Ela possui quatro lentes intercambiáveis para cobertura de áreas diferentes. Para o que nos interessa, a opção animal de estimação foi selecionada com a cobertura indicada na Figura 9.56c. Observe o espaço sob o raio para o movimento do animal de estimação e a distância máxima de 39,4 pés (12 m). A unidade é colocada a uma altura de 6,6 pés (2 m) e opera a uma tensão cc de 9 V a 16 V e uma corrente de 25 mA a 12 V cc. Na Figura 9.56b, o detector pirolétrico Heimann LH1 958 é identificado juntamente com o defletor para detecção lateral e o proeminente reed switch (chave magnética) dentro do invólucro. Os CIs de controle estão no outro lado da placa de circuito impresso.

Para focar o calor do ambiente que incide sobre o detector pirolétrico, a unidade da Figura 9.56 utiliza um defletor parabólico. Quando alguém passa próximo ao sensor, corta os campos mostrados na Figura 9.56c, e o detector registra as **rápidas modificações** no nível de calor. **O resultado é uma mudança no nível cc para um sinal ca de baixa frequência e impedância interna relativamente alta na porta do JFET.** Pode-se então perguntar por que ligar um sistema de aquecimento ou uma lâmpada não gera um sinal de alarme, já que existe calor envolvido. A resposta é que ambos geram uma tensão no detector que cresce com o aumento de calor do sistema de aquecimento ou da lâmpada. Quanto à lâmpada, o detector é sensível ao calor, e não à luz. A tensão resultante não oscila entre níveis, mas simplesmente aumenta de nível e portanto não dispara o alarme. Uma tensão variável ca não é gerada por um detector pirolétrico!




Figura 9.55 Sistema de detecção de movimento infravermelho passivo (IVP).




Figura 9.56 Unidade de detecção de movimento infravermelho passivo comercialmente disponível: (a) aparência externa; (b) estrutura interna; (c) cobertura opcional para animal de estimação.

A Figura 9.55 mostra que uma configuração seguidor-de-fonte JFET foi empregada para garantir uma alta impedância de entrada para captar a maior parte do sinal piroelétrico, que passa então através de um amplificador de baixa frequência, seguido de um circuito de detecção de pico e um comparador para determinar se o alarme deve ser desligado. O comparador de tensão cc é um circuito que 'captura' o valor de pico da tensão ca gerada e a compara a um valor de tensão cc conhecido. O processador de saída determina se a diferença entre os dois níveis é suficiente para fazer com que o último estágio energize o alarme.

9.16 RESUMO

Conclusões e Conceitos Importantes

1. O parâmetro g_m é determinado pela taxa de variação na corrente do dreno associada a uma mudança na tensão porta-fonte específica na região de interesse. Quanto maior a inclinação da curva do I_D versus V_{GS} , maior o nível de g_m . Além disso, quanto mais próximo o ponto ou região de interesse da corrente de saturação I_{DSS} , maior o parâmetro de transcondutância.
2. Nas folhas de dados, g_m é fornecido como y_{fs} .

3. Quando V_{GS} é metade do valor da tensão de pinch-off, g_m é metade do valor máximo.
4. Quando I_D é um quarto do valor de saturação de I_{DSS} , g_m é metade do valor na saturação.
5. A impedância de saída do JFET é similar em magnitude à de TBJs convencionais.
6. Em folhas de dados, a impedância de saída r_d é dada como $1/y_{os}$. Quanto mais horizontais as curvas características das características de dreno, maior a impedância de saída.
7. O ganho de tensão de configurações de JFET com polarização fixa e autopolarização (com capacitor de desvio no terminal fonte) é o mesmo.
8. A análise ca dos JFETs e dos MOSFETs tipo depleção é a mesma.
9. O circuito equivalente ca de um MOSFET tipo intensificação é o mesmo empregado para os JFETs e os MOSFETs tipo depleção. A única diferença é a equação para g_m .
10. A amplitude de ganho dos circuitos FET é geralmente entre 2 e 20. A configuração de autopolarização (sem um capacitor de desvio no terminal fonte) e o seguidor-de-fonte são configurações de baixo ganho.

11. Não há deslocamento de fase entre entrada e saída para as configurações seguidor-de-fonte e porta-comum. A maioria das outras possui um deslocamento de fase de 180° .
12. A impedância de saída da maioria das configurações JFET é determinada primariamente por R_D . Para a configuração seguidor-de-fonte, ela é determinada por R_S e g_m .
13. A impedância de saída da maioria das configurações FET é bastante alta. No entanto, é bastante baixa para a configuração de porta-comum.
14. Ao se analisar defeitos em qualquer sistema eletrônico ou mecânico, deve-se checar primeiro as causas mais prováveis.

Equações

$$g_m = y_{fs} = \frac{\Delta I_D}{\Delta V_{GS}}$$

$$g_{m0} = \frac{2I_{DSS}}{|V_P|}$$

$$g_m = g_{m0} \left[1 - \frac{V_{GS}}{V_P} \right]$$

$$g_m = g_{m0} \sqrt{\frac{I_D}{I_{DSS}}}$$

$$r_d = \frac{1}{y_{os}} = \left. \frac{\Delta V_{DS}}{\Delta I_D} \right|_{V_{GS} = \text{constante}}$$

JFETs e MOSFETs tipo depleção ($r_d \geq 10 R_D$, $r_d \geq 10 R_S$):

Polarização fixa:

$$Z_i = R_G$$

$$Z_o \cong R_D$$

$$A_v = -g_m R_D$$

Autopolarização (R_S com desvio):

$$Z_i = R_G$$

$$Z_o \cong R_D$$

$$A_v = -g_m R_D$$

Autopolarização (R_S sem desvio):

$$Z_i = R_G$$

$$Z_o = R_D$$

$$A_v = \frac{-g_m R_D}{1 + g_m R_S}$$

Polarização divisora de tensão:

$$Z_i = R_1 \parallel R_2$$

$$Z_o = R_D$$

$$A_v = -g_m R_D$$

Seguidor-de-fonte:

$$Z_i = R_G$$

$$Z_o = R_S \parallel 1/g_m$$

$$A_v = \frac{g_m R_S}{1 + g_m R_S}$$

Porta-comum:

$$Z_i = R_S \parallel 1/g_m$$

$$Z_o \cong R_D$$

$$A_v = g_m R_D$$

MOSFETs tipo intensificação ($R_F \gg r_d \parallel R_D$; $r_d \geq 10 R_D$):

$$g_m = 2k(V_{GS_Q} - V_{GS(Th)})$$

Configuração com realimentação do dreno:

$$Z_i = \frac{R_F}{1 + g_m R_D}$$

$$Z_o \cong R_D$$

$$A_v \cong -g_m R_D$$

Polarização por divisor de tensão:

$$Z_i = R_1 \parallel R_2$$

$$Z_o \cong R_D$$

$$A_v = -g_m R_D$$

9.17 ANÁLISE COMPUTACIONAL

PSpice para Windows

Configuração JFET com Polarização Fixa

A primeira configuração JFET a ser analisada utilizando-se o PSpice para Windows é a configuração fixa da Figura 9.57, que possui um JFET com $V_P = -4$ V e $I_{DSS} = 10$ mA. O resistor de 10 M Ω foi adicionado para funcionar como um caminho para GND para o capacitor, mas é essencialmente um circuito aberto, como uma carga. O JFET J2N3819 canal n da biblioteca EVAL.slb será utilizado, e a tensão ca será determinada em quatro pontos diferentes para comparação e revisão.




Figura 9.57 Configuração JFET com polarização fixa com fonte ca.

A constante **Beta** é determinada por:

$$\text{Beta} = \frac{I_{DSS}}{|V_P|^2} = \frac{10 \text{ mA}}{4^2} = 0,625 \text{ mA/V}^2$$

e inserida como um **Model Parameter** usando a sequência **Edit-Model-Edit Instance Model (Text)**. **Vto** também deve ser alterado para -4 V . Os elementos restantes do circuito são estabelecidos como descrito anteriormente para o transistor no Capítulo 8.

O resultado de uma análise do circuito é apresentada na Figura 9.58.




Figura 9.58 Arquivo de saída para o circuito da Figura 9.57.

A **Schematics Netlist** mostra os nós escolhidos para cada parâmetro e define aqueles para os quais a tensão ca deve ser impressa. Nesse caso, observe que **Vi** é programada para 10 mV em uma frequência de 10 kHz do nó 2 para o nó 0. Na lista **Junction FET MODEL PARAMETERS**, **Vto** é -4 V e **BETA** é $625\text{E}-6$, como fixado. **SMALL SIGNAL BIAS SOLUTION** revela que a tensão em ambas as extremidades do R_G é $-1,5 \text{ V}$, resultando em $V_{GS} = -1,5 \text{ V}$. A tensão de dreno para fontes (GND) é 12 V , permitindo uma queda de 8 V em R_D . **AC ANALYSIS** ao final da listagem mostra que a tensão na fonte (nó 2) é de 10 mV , como programado, mas a tensão na outra extremidade do capacitor é $3 \mu\text{V}$ a menos devido à impedância do capacitor em 10 kHz , queda a ser certamente ignorada. A escolha de $0,02 \mu\text{F}$ para essa frequência foi obviamente correta. As tensões que vêm antes e depois do capacitor na extremidade de saída são exatamente as mesmas (para três locais), revelando que quanto maior o capacitor, maior a semelhança em relação às características de um curto-circuito. A saída de $6,275\text{E}-2 = 62,75 \text{ mV}$ reflete um ganho de $6,275$. **OPERATING POINT INFORMATION** mostra que I_D é 4 mA e g_m é $3,2 \text{ mS}$. Calculando-se o valor de g_m a partir de:

$$\begin{aligned}
 g_m &= \frac{2I_{DSS}}{|V_P|} \left(1 - \frac{V_{GS}}{V_P} \right) \\
 &= \frac{2(10 \text{ mA})}{4 \text{ V}} \left(1 - \frac{(-1,5 \text{ V})}{(-4 \text{ V})} \right) \\
 &= 3,125 \text{ mS}
 \end{aligned}$$

confirmando nossa análise.

Configuração JFET com Autopolarização

A configuração com autopolarização da Figura 9.59 será analisada utilizando-se o **JFET J2N3819** da biblioteca e um circuito equivalente aproximado. É interessante verificar se há grandes diferenças na solução.

Novamente, $V_P = -4 \text{ V}$ e $I_{DSS} = 10 \text{ mA}$, resultando em um **Vto** de -4 e em um **Beta** de $6,25\text{E}-4$. **Analysis** é iniciada e os resultados da Figura 9.60 são obtidos.




Figura 9.59 Configuração com autopolarização com uma fonte ca.

e a frequência aplicada. Nesse exemplo, os parâmetros JFET foram impressos na tela utilizando o ícone ABC. **BETA** é, obviamente, calculado de I_{DSS}/V_P^2 . Em **Analysis-Probe Setup**, foi estabelecida a opção **Do not auto-run Probe**, e **AC Sweep** foi escolhida em **Setup**, e então a frequência de 5 kHz foi inserida. Finalmente, como desejamos que os níveis dc sejam exibidos, escolhemos **Display Results on Schematics** em **Analysis** e habilitamos **Enable Voltage Display**. Os níveis dc resultantes da Figura 9.62 revelam que o V_{GS} é 1,823 V – 3,635 V = –1,812 V, bem próximo do –1,8 V calculado no Exemplo 6.5. V_D é 10,18 V, comparado ao nível calculado de 10,24 V, e V_{DS} é 10,18 V – 3,635 V = 6,545 V, comparado a 6,64 V.

Para a solução ca, podemos escolher **Examine Output** em **Analysis** e descobrir em **OPERATING POINT INFORMATION** que g_m é 2,22 mS, o que se aproxima bastante do valor calculado à mão, de 2,2 mS; e, em **AC ANALYSIS**, que a tensão ac de saída é 125,8 mV, resultando em um ganho de 125,8 mV/24 mV = 5,24. O nível calculado à mão é $g_m R_D = (2,2 \text{ mS}) (2,4 \text{ k}\Omega) = 5,28$. A forma de onda ac para a saída pode ser obtida aplicando-se primeiramente a sequência **Analysis-Probe Setup – Automatically run Probe after simulation**. Retorne então a **Setup** em **Analysis** e habilite **Transient**, desabilite **AC Sweep** e dê um clique duplo em **Transient** para obter a caixa de diálogo. Para a frequência de 5 kHz, o período é de 200 μ s. Um **Print Setup** para 2 μ s nos daria 100 pontos de traçado para cada ciclo. O **Final Time** seria $5 \times 200 \mu\text{s} = 1 \text{ ms}$ para mostrar cinco ciclos. O **No-Print Delay** será 0 s e o **Step Ceiling**, 2 μ s. Clique então no ícone **Trace**, escolha **V (J1:d)** e surgirá a forma de onda de saída da Figura 9.63. Escolha **Plot-Add Plot-Trace-Add-V (Vi:~)** e ambas as formas de onda serão exibidas. Mude **SELL** $\gg$ para a forma de onda mais baixa, levando o ponteiro para a esquerda dessa forma de

onda e clicando uma vez com o botão esquerdo. Clique no ícone **Toggle cursor** e surgirá uma linha horizontal no nível dc da tensão de saída em 10,184 V. Clique com o botão esquerdo e surgirá um conjunto de linhas de interseção. Selecione o ícone **Cursor Peak** e a interseção vai automaticamente para o valor de pico da forma de onda (**A1** na caixa de diálogo). A diferença que surge na caixa de diálogo é de 125,496 mV, próximo ao valor impresso no arquivo de saída. A diferença deve-se simplesmente ao número de pontos escolhidos para o traçado. Um número crescente de pontos teria aproximado os dois níveis.




Figura 9.62 Configuração de JFET divisor de tensão com uma fonte ac.

Electronics Workbench

O ganho ca para o circuito JFET com autopolarização da Figura 9.64 será agora determinado utilizando-se o Electronics Workbench. Todo o procedimento para estabelecer o circuito e obter as leituras desejadas foi descrito no Capítulo 8. Esse circuito em especial aparecerá novamente no Capítulo 11, Figura 11.41, quando voltaremos nossa atenção para a resposta em frequência de um amplificador JFET carregado. Uma análise mais completa é dada no Capítulo 11, incluindo a determinação dos




Figura 9.63 O dreno ca e a tensão de porta para a configuração do JFET divisor de tensão da Figura 9.62.




Figura 9.64 Circuito JFET com autopolarização utilizando o EWB.

valores cc, o valor de g_m e o ganho com carga. A corrente de dreno do Exemplo 11.10 é 2 mA, o que resulta em uma tensão de dreno de 10,6 V e uma tensão de fonte de 2 V, comparável aos valores de 10,497 V e 2,009 V da Figura 9.64. Quando uma carga como R_L é adicionada ao circuito, ela aparece em paralelo com o R_D do circuito, modificando a equação para $-g_m R_D \parallel R_L$. Para o exemplo 11.10, g_m é 2 mS, resultando em um ganho total de $(2,2 \text{ k}\Omega \parallel 4,7 \text{ k}\Omega) = -2,997$. Os medidores da Figura 9.64 oferecem valores eficazes para as tensões ca, resultando em um ganho de $-2,047 \text{ mV} / 699,651 \text{ }\mu\text{V} = -2,926$, o que se aproxima da solução calculada à mão. Lembre-se da discussão sobre circuitos TBJ ca, em que a tensão que surge com a fonte de tensão ca é o valor de pico, como indica a Figura 9.64. O motivo para a tensão na porta não ser $0,7071 (1 \text{ mV}) = 707,1 \text{ }\mu\text{V}$ é a queda na impedância interna da fonte (**Rsig**) e no capacitor de isolamento (**CG**).

PROBLEMAS

§ 9.2 Modelo do FET para Pequenos Sinais

1. Calcule g_{m0} para um JFET que possui os parâmetros $I_{DSS} = 15 \text{ mA}$ e $V_P = -5 \text{ V}$.
2. Determine a tensão de pinch-off de um JFET com $g_{m0} = 10 \text{ mS}$ e $I_{DSS} = 12 \text{ mA}$.
3. Para um JFET que possui os parâmetros $g_{m0} = 5 \text{ mS}$ e $V_P = -3,5 \text{ V}$, qual é a corrente do dispositivo para $V_{GS} = 0 \text{ V}$?

4. Calcule o valor de g_m para um JFET ($I_{DSS} = 12 \text{ mA}$, $V_P = -3 \text{ V}$) no ponto de polarização $V_{GS} = -1 \text{ V}$.
5. Para um JFET com $g_m = 6 \text{ mS}$ em $V_{GSQ} = -1 \text{ V}$, qual é o valor de I_{DSS} se $V_P = -2,5 \text{ V}$?
6. Um JFET ($I_{DSS} = 10 \text{ mA}$, $V_P = -5 \text{ V}$) é polarizado em $I_D = I_{DSS}/4$. Qual é o valor de g_m neste ponto de polarização?
7. Determine o valor de g_m para um JFET ($I_{DSS} = 8 \text{ mA}$, $V_P = -5 \text{ V}$) quando polarizado em $V_{GSQ} = V_P/4$.
8. Uma folha de dados apresenta as seguintes especificações (para uma corrente dreno-fonte listada):

$$y_{fs} = 4,5 \text{ mS} \quad y_{of} = 25 \mu\text{S}$$

Para a corrente dreno-fonte listada, determine:

- (a) g_m .
- (b) r_d .
9. Para um JFET que possui os parâmetros $y_{fs} = 4,5 \text{ mS}$ e $y_{os} = 25 \mu\text{S}$, determine a impedância de saída do dispositivo, Z_o (FET), e o ganho de tensão ideal, A_v (FET).
10. Se um JFET com $r_d = 100 \text{ k}\Omega$ tem um ganho de tensão ideal A_v (FET) = -200 , qual é o valor de g_m ?
11. Utilizando a característica de transferência da Figura 9.65:
 - (a) Qual é valor de g_{m0} ?
 - (b) Determine g_m em $V_{GS} = -1,5 \text{ V}$ graficamente.
 - (c) Qual é o valor de g_m em $V_{GSQ} = -1,5 \text{ V}$ utilizando a Equação (9.6)? Compare com a solução do item (b).
 - (d) Determine graficamente g_m em $V_{GS} = -2,5 \text{ V}$.
 - (e) Qual é o valor de g_m em $V_{GSQ} = -2,5 \text{ V}$ utilizando a Equação (9.6)? Compare com a solução do item (d).




Figura 9.65 Curva característica de transferência do JFET para o Problema 11.

12. Utilizando a curva característica de dreno da Figura 9.66:
- Qual é o valor de r_d para $V_{GS} = 0$ V?
 - Qual é o valor de g_{m0} em $V_{DS} = 10$ V?




Figura 9.66 Curva característica de dreno do JFET para o Problema 12.

13. Para o JFET de canal n 2N4220 ($y_{fs}(\text{mínimo}) = 750 \mu S$, $y_{os}(\text{máximo}) = 10 \mu S$):
- Qual é o valor de g_m ?
 - Qual é o valor de r_d ?
14. (a) Faça o gráfico de g_m versus V_{GS} para um JFET canal n com $I_{DSS} = 8$ mA e $V_P = -6$ V.
(b) Faça o gráfico de g_m versus I_D para o mesmo JFET do item (a).
15. Esboce o modelo equivalente ca para um JFET se $y_{fs} = 5,6$ mS e $y_{os} = 15 \mu S$.
16. Esboce o modelo equivalente ca para um JFET se $I_{DSS} = 10$ mA, $V_P = -4$ V, $V_{GSQ} = -2$ V e $y_{os} = 25 \mu S$.

§ 9.3 Circuito JFET com Polarização Fixa

17. Determine Z_i , Z_o e A_v para o circuito da Figura 9.67 se $I_{DSS} = 10$ mA, $V_P = -4$ V e $r_d = 40$ k Ω .
18. Determine Z_i , Z_o e A_v para o circuito da Figura 9.67 se $I_{DSS} = 12$ mA, $V_P = -6$ V e $y_{os} = 40 \mu S$.




Figura 9.67 Amplificador com polarização fixa para os problemas 17 e 18.

§ 9.4 Circuito JFET com Autopolarização

19. Determine Z_i , Z_o e A_v para o circuito da Figura 9.68 se $y_{fs} = 3000 \mu S$ e $y_{os} = 50 \mu S$.




Figura 9.68 Problemas 19, 21, 22 e 46.

20. Determine Z_i , Z_o e A_v para o circuito da Figura 9.69 se $I_{DSS} = 6$ mA, $V_P = -6$ V e $y_{os} = 40 \mu S$.




Figura 9.69 Configuração com autopolarização para os problemas 20 e 47.

21. Determine Z_i , Z_o e A_v para o circuito da Figura 9.68 se o capacitor de $20 \mu F$ for removido e os parâmetros do circuito são os mesmos do Problema 19. Compare com os resultados desse problema.
22. Repita o Problema 19 se $y_{os} = 10 \mu S$. Compare com os resultados do Problema 19.

§ 9.5 Circuito JFET com Divisor de Tensão

23. Determine Z_i , Z_o e V_o para o circuito da Figura 9.70 se $V_i = 20$ mV.




Figura 9.70 Problemas 23 a 26 e 48.

24. Determine Z_i , Z_o e V_o para o circuito da Figura 9.70 se $V_i = 20$ mV e se o capacitor C_S for removido.
 25. Repita o Problema 23 se $r_d = 20$ kΩ e compare os resultados.
 26. Repita o Problema 24 se $r_d = 20$ kΩ e compare os resultados.

§ 9.6 Circuito JFET Seguidor-de-Fonte

27. Determine Z_i , Z_o e A_v para o circuito da Figura 9.71.




Figura 9.71 Problemas 27 e 28.

28. Repita o Problema 27 se $r_d = 20$ kΩ.
 29. Determine Z_i , Z_o e A_v para o circuito da Figura 9.72.




Figura 9.72 Problema 29.

§ 9.7 Circuito JFET na Configuração Porta-Comum

30. Determine Z_i , Z_o e V_o para o circuito da Figura 9.73 se $V_i = 0,1$ mV.




Figura 9.73 Problemas 30, 31 e 49.

31. Repita o Problema 30 se $r_d = 25$ kΩ.
 32. Determine Z_i , Z_o e A_v para o circuito da Figura 9.74 se $r_d = 33$ kΩ.




Figura 9.74 Problema 32.

§ 9.8 MOSFET Tipo Depleção

33. Determine V_o para o circuito da Figura 9.75 se $y_{os} = 20$ μS.




Figura 9.75 Problema 33.

34. Determine Z_i , Z_o e A_v para o circuito da Figura 9.76 se $r_d = 60$ kΩ.




Figura 9.76 Problemas 34, 35 e 50.

35. Repita o Problema 34 se $r_d = 25$ kΩ.

36. Determine V_o para o circuito da Figura 9.77 se $V_i = 4$ mV.




Figura 9.77 Problema 36.

37. Determine Z_i , Z_o e A_v para o circuito da Figura 9.78.




Figura 9.78 Problema 37.

§ 9.10 Circuito E-MOSFET com Realimentação do Dreno

38. Determine g_m para um MOSFET se $V_{GS(Th)} = 3$ V e está polarizado em $V_{GSQ} = 8$ V. Suponha $k = 0,3 \times 10^{-3}$.

39. Determine Z_i , Z_o e A_v para o amplificador da Figura 9.79 se $k = 0,3 \times 10^{-3}$.




Figura 9.79 Problemas 39, 40 e 51.

40. Repita o Problema 39 se k cai para $0,2 \times 10^{-3}$. Compare os resultados.

41. Determine V_o para o circuito da Figura 9.80 se $V_i = 20$ mV.

42. Determine V_o para o circuito da Figura 9.80 se $V_i = 4$ mV, $V_{GS(Th)} = 4$ V e $I_{D(ligado)} = 4$ mA com $V_{GS(ligado)} = 7$ V e $y_{os} = 20$ μS.




Figura 9.80 Problemas 41 e 42.

§ 9.11 Circuito E-MOSFET com Divisor de Tensão

43. Determine a tensão de saída para o circuito da Figura 9.81 se $V_i = 0,8$ mV e $r_d = 40$ kΩ.




Figura 9.81 Problema 43.

§ 9.12 Projeto de Circuitos Amplificadores com FET

44. Projete o circuito com polarização fixa da Figura 9.82 para se obter um ganho igual a 8.




Figura 9.82 Problema 44.

45. Projete o circuito com autopolarização da Figura 9.83 para se obter um ganho igual a 10. O dispositivo deve ser polarizado em $V_{GSQ} = \frac{1}{3} V_P$.




Figura 9.83 Problema 45.

§ 9.17 Análise Computacional

46. Utilizando o PSpice para Windows, determine o ganho de tensão para o circuito da Figura 9.68.
47. Utilizando o Electronics Workbench, determine o ganho de tensão para o circuito da Figura 9.69.
48. Utilizando o PSpice para Windows, determine o ganho de tensão para o circuito da Figura 9.70.
49. Utilizando o Electronics Workbench, determine o ganho de tensão para o circuito da Figura 9.73.
50. Utilizando o PSpice para Windows, determine o ganho de tensão para o circuito da Figura 9.76.
51. Utilizando o PSpice para Windows, determine o ganho de tensão para o circuito da Figura 9.79.

CAPÍTULO

Análise de Sistemas — 10

Efeito de R_S e R_L

10.1 INTRODUÇÃO

Nos últimos anos, a introdução de uma ampla variedade de circuitos e sistemas integrados (em pastilhas semicondutoras) gerou um interesse crescente pela abordagem de sistemas para projeto e análise. Basicamente, essa abordagem se concentra nas características finais de um circuito e o trata como peça fundamental na formação de um sistema mais amplo. O conteúdo deste capítulo é um primeiro passo para o desenvolvimento de alguma familiaridade com essa abordagem. As técnicas apresentadas serão usadas nos próximos capítulos e ampliadas quando necessário. A tendência de utilização de sistemas em pacotes é muito compreensível quando se considera os enormes avanços no projeto e na fabricação de circuitos integrados (CIs). O encapsulamento obtido nos pequenos CIs permite a construção de projetos estáveis, confiáveis, autotestados e sofisticados que teriam dimensões enormes se construídos com componentes discretos (individuais). A abordagem de sistemas não é difícil de aplicar quando se compreendem as definições dos vários parâmetros e se se demonstra a maneira como são utilizados. Nas próximas seções desenvolveremos a abordagem de sistemas com cuidado e sem pressa, incluindo numerosos exemplos, para salientar cada ponto. Ao entender completa e corretamente o conteúdo deste capítulo, você terá completado a primeira etapa para entender a análise de sistemas.

10.2 SISTEMAS DE DUAS PORTAS (OU DE DOIS ACESSOS)

A descrição a seguir pode ser aplicada a qualquer sistema de duas portas (ou de dois acessos), e não somente àqueles sistemas contendo TBJs e FETs, embora a ênfase neste capítulo esteja nesses dispositivos ativos. O enfoque dos capítulos anteriores na determinação dos parâmetros de duas portas para várias configurações será muito útil na análise a seguir. Na verdade, muitos resultados obtidos nos últimos dois capítulos serão aproveitados agora.

Na Figura 10.1, identificaram-se os parâmetros fundamentais de um sistema de duas portas. Observe especialmente a ausência de resistência de carga e de fonte. O impacto desses elementos importantes será considerado em detalhes em uma seção posterior. Por enquanto, tenha em mente que os níveis de impedância e os ganhos da Figura 10.1 são determinados para condições sem carga (ausência de R_L) e sem condições de resistência de fonte (R_S).

Se observarmos os terminais de saída sob a ótica de Thévenin, veremos V_i fixado em zero, onde:

$$Z_{Th} = Z_o = R_o \quad (10.1)$$

E_{Th} é a tensão de circuito aberto entre os terminais de saída, identificados como V_o . No entanto:

$$A_{v_{NL}} = \frac{V_o}{V_i}$$

e

$$V_o = A_{v_{NL}} V_i$$

de maneira que

$$E_{Th} = A_{v_{NL}} V_i \quad (10.2)$$

Observe o uso do subscrito adicional 'NL' para identificar o ganho de tensão sem carga (*no-load*).

A substituição do circuito equivalente de Thévenin entre os terminais de saída gera a configuração de saída da Figura 10.2. Para o circuito de entrada, os parâmetros V_i e I_i são relacionados por $Z_i = R_i$, permitindo o uso de R_i para representar o circuito de entrada. Como nosso interesse atual está nos amplificadores TBJ e FET, tanto Z_o como Z_i podem ser representados por elementos resistivos.




Figura 10.1 Sistema de duas portas.




Figura 10.2 Substituição do sistema de duas portas da Figura 10.1 pelos elementos internos.

Antes de continuarmos, vamos conferir os resultados da Figura 10.2 calculando Z_o e $A_{v_{NL}}$ da maneira usual. Para achar Z_o , V_i é fixado em zero, o que resulta em $A_{v_{NL}} V_i = 0$. O resultado é uma impedância de saída igual a R_o , como definido originalmente. A ausência de carga resultará em $I_o = 0$, e a queda de tensão através da impedância R_o será 0 V. A tensão de saída de circuito aberto é, portanto, $A_{v_{NL}} V_i$, como deveria. Antes de vermos um exemplo, observe que A_i não aparece no modelo de duas portas da Figura 10.2 e que, na verdade, raramente faz parte da análise de sistema de duas portas de dispositivos ativos. Isso não significa que esse parâmetro raramente seja calculado, mas que é calculado com mais frequência a partir da expressão $A_i = -A_v(Z_i/R_L)$, onde R_L é a carga definida para a análise em questão.

EXEMPLO 10.1

Para o circuito a transistor com polarização fixa da Figura 10.3 (Exemplo 8.1), esboce o equivalente de duas portas com base na Figura 10.2.




Figura 10.3 Exemplo 10.1.

Solução

Do Exemplo 8.1:

$$\begin{aligned} Z_i &= 1,069 \text{ k}\Omega \\ Z_o &= 3 \text{ k}\Omega \\ A_{v_{NL}} &= -280,11 \end{aligned}$$

Utilizando a informação anterior, pode-se desenhar o equivalente de duas portas da Figura 10.4. Observe, especialmente, o sinal negativo associado com a fonte de tensão controlada, revelando para essa fonte uma polaridade oposta àquela indicada na figura. Isso indica também um deslocamento de fase de 180° entre as tensões de entrada e saída.




Figura 10.4 Equivalente de duas portas para os parâmetros especificados no Exemplo 10.1.

No Exemplo 10.1, $R_C = 3 \text{ k}\Omega$ foi incluído na definição do ganho de tensão sem carga. Embora não seja necessariamente verdade (R_C poderia ser definido conforme o resistor de carga no Capítulo 8), a análise deste capítulo considera que todos os resistores de polarização são parte do ganho sem carga e que um sistema com carga requer uma carga adicional R_L conectada aos terminais de saída.

Um segundo formato para a Figura 10.2, particularmente comum para amp-ops (amplificadores operacionais), aparece na Figura 10.5. A única mudança é o aspecto geral do modelo.




Figura 10.5 Notação para amplificadores operacionais (amp-ops).

10.3 EFEITO DA IMPEDÂNCIA DE CARGA (R_L)

Nesta seção, o efeito de uma carga aplicada é estudado com o modelo de duas portas da Figura 10.2. O modelo pode ser aplicado a qualquer amplificador controlado por corrente ou tensão. $A_{v_{NL}}$ é, como definido antes, o ganho do sistema sem uma carga aplicada. R_i e R_o são as impedâncias de entrada e saída do amplificador definidas pela configuração. Idealmente, os parâmetros do modelo não deveriam ser afetados por variações na carga ou resistências de fonte (como normalmente ocorre para amp-ops, o que será descrito no Capítulo 14). No entanto, para algumas configurações de amplificador a transistor, R_i pode ser muito sensível à carga aplicada, enquanto para outras R_o pode ser sensível à resistência da fonte. De qualquer modo, uma vez definidos $A_{v_{NL}}$, R_i e R_o para uma configuração particular, pode-se usar as equações deduzidas a seguir.

A aplicação de uma carga ao sistema de duas portas da Figura 10.2 resulta na configuração da Figura 10.6. Aplicar a regra do divisor de tensão para o circuito de saída resulta em:

$$V_o = \frac{R_L A_{v_{NL}} V_i}{R_L + R_o}$$

$$A_v = \frac{V_o}{V_i} = \frac{R_L}{R_L + R_o} A_{v_{NL}} \quad (10.3)$$

Como a razão $R_L/(R_L + R_o)$ é sempre menor do que 1:

O ganho de tensão com a carga de um amplificador é sempre menor do que o valor do ganho sem carga.

Observe também que a fórmula para o ganho de tensão não inclui a impedância de entrada ou o ganho de corrente.

Embora o valor de R_i mude de acordo com a configuração utilizada, a tensão aplicada e a corrente de entrada sempre estarão relacionadas por:

$$I_i = \frac{V_i}{Z_i} = \frac{V_i}{R_i} \quad (10.4)$$

Definir a corrente de saída como a corrente através da carga resulta em:

$$I_o = -\frac{V_o}{R_L} \quad (10.5)$$

com o sinal de subtração aparecendo devido ao sentido definido para I_o na Figura 10.6.

O ganho de corrente é então determinado por:

$$A_i = \frac{I_o}{I_i} = \frac{-V_o/R_L}{V_i/Z_i} = -\frac{V_o}{V_i} \frac{Z_i}{R_L}$$

e

$$A_i = -A_v \frac{Z_i}{R_L} \quad (10.6)$$

para a situação sem carga. Em geral, portanto, o ganho de corrente pode ser obtido do ganho de tensão e dos parâmetros de impedância Z_i e R_L . O exemplo a seguir demonstra a utilidade e a validade das Equações (10.3) a (10.6).




Figura 10.6 Aplicação de uma carga ao sistema de duas portas da Figura 10.2.

EXEMPLO 10.2

Na Figura 10.7, uma carga foi aplicada ao amplificador a transistor com polarização fixa do Exemplo 10.2 (Figura 10.3).

- Determine o ganho de tensão e de corrente utilizando a abordagem de sistemas de duas portas definida pelo modelo da Figura 10.4.
- Determine o ganho de tensão e de corrente utilizando o modelo r_e e compare os resultados.




Figura 10.7 Exemplo 10.2.

Solução

- Lembre do Exemplo 10.1, onde:

$$Z_i = 1,071 \text{ k}\Omega \quad (\text{com } r_e = 10,71 \text{ }\Omega \text{ e } \beta = 100)$$

$$Z_o = 3 \text{ k}\Omega$$

$$A_{v_{NL}} = -280,11$$

Aplicando a Equação (10.3), obtemos:

$$\begin{aligned} A_v &= \frac{R_L}{R_L + R_o} A_{v_{NL}} \\ &= \frac{2,2 \text{ k}\Omega}{2,2 \text{ k}\Omega + 3 \text{ k}\Omega} (-280,11) \\ &= (0,423)(-280,11) \\ &= -118,5 \end{aligned}$$

Para o ganho de corrente:

$$A_i = -A_v \frac{Z_i}{R_L}$$

Nesse caso, Z_i não é afetado pela carga aplicada e

$$A_i = -(-118,5) \frac{1,071 \text{ k}\Omega}{2,2 \text{ k}\Omega} = 57,69$$

- Substituir o modelo r_e resulta no circuito da Figura 10.8. Observe, em particular, que a carga aplicada está em paralelo com o resistor de coletor R_C , definindo uma resistência paralela:

$$R'_L = R_C \parallel R_L = 3 \text{ k}\Omega \parallel 2,2 \text{ k}\Omega = 1,269 \text{ k}\Omega$$

A tensão de saída:

$$V_o = -\beta I_B R'_L$$




Figura 10.8 Substituição do modelo r_e no circuito ca equivalente da Figura 10.7.

com

$$I_b = \frac{V_i}{\beta r_e}$$

e

$$V_o = -\beta \frac{V_i}{\beta r_e} R'_L$$

de maneira que

$$A_v = \frac{V_o}{V_i} = -\frac{R'_L}{r_e} = -\frac{R_C \parallel R_L}{r_e} \quad (10.7)$$

Substituir os valores resulta em:

$$A_v = -\frac{1,269 \text{ k}\Omega}{10,71 \Omega} = -118,5$$

como obtido anteriormente. Para o ganho de corrente, pela regra do divisor de corrente:

$$I_b = \frac{(470 \text{ k}\Omega)I_i}{470 \text{ k}\Omega + 1,071 \text{ k}\Omega} = 0,9977I_i \cong I_i$$

e

$$I_o = \frac{3 \text{ k}\Omega(\beta I_b)}{3 \text{ k}\Omega + 2,2 \text{ k}\Omega} = 0,5769\beta I_b$$

de maneira que

$$A_i = \frac{I_o}{I_i} = \frac{0,5769\beta I_b}{I_i} = \frac{0,5769\beta I_i}{I_i} = 0,5769(100) = 57,69$$

conforme obtido utilizando-se a Equação (10.6).

O Exemplo 10.2 demonstrou duas técnicas para resolver o mesmo problema. Embora qualquer circuito possa ser resolvido utilizando a abordagem do modelo r_e , a vantagem da abordagem de sistemas é que, como os parâmetros de duas portas de um sistema são conhecidos, o efeito de variação da carga pode ser determinado diretamente da Equação (10.3). Não há necessidade de se retornar ao modelo ca equivalente e analisar o circuito inteiro. As vantagens da abordagem de sistemas são semelhantes àsquelas associadas com a aplicação do teorema de Thévenin. Elas permitem que nos concentremos sobre os efeitos da carga sem ter que examinar o circuito inteiro. É claro que, se o circuito da Figura 10.7 fosse apresentado para análise sem os parâmetros do circuito sem carga, dependeríamos da sorte para escolher a análise capaz de produzir os resultados desejados da maneira mais direta e eficiente. No entanto, observe que a abor-

dagem de ‘blocos’ é a tendência atual. Quando você adquire um ‘sistema’, os parâmetros de duas portas são fornecidos, e, como em qualquer tendência, o usuário deve saber como utilizar os dados oferecidos.

Reta de Carga CA

Para o sistema da Figura 10.9a, a reta de carga cc foi desenhada sobre a curva característica de saída, como mostrado na Figura 10.9b. A resistência de carga não contribuiu para a reta de carga cc, uma vez que ela foi isolada do circuito de polarização pelo capacitor de acoplamento (C_C). Para a análise ca, os capacitores de acoplamento são substituídos por um curto-circuito equivalente que posicionará a carga e os resistores de coletor em uma organização paralela definida por:

$$R'_L = R_C \parallel R_L$$

O efeito sobre a reta de carga é mostrado na Figura 10.9b com os respectivos valores para se determinar as novas interseções nos eixos. Não deixe de observar que as retas de carga ca e cc passam pelo mesmo ponto Q , condição que deve ser satisfeita para assegurar uma solução comum para o circuito sob condições cc e/ou ca.

Para a condição sem carga, a aplicação de um sinal senoidal relativamente pequeno na base do transistor poderia fazer a corrente de base oscilar de um nível de I_{B2} até I_{B4} , como mostra a Figura 10.9b. A tensão de saída resultante v_{ce} teria então a oscilação que aparece na mesma figura. A aplicação do mesmo sinal para uma situação com carga resultaria na mesma oscilação no valor de I_B , como mostrado na Figura 10.9b. O resultado, entretanto, da inclinação maior da reta de carga ca é uma oscilação menor da tensão de saída (v_{ce}) e uma queda no ganho do sistema, como demonstrado na análise numérica anterior. Torna-se óbvio, observando-se a interseção da linha de carga ca com o eixo vertical, que, quanto menor o valor de R'_L , maior a inclinação da reta de carga ca e menor o ganho de tensão ca. Como R'_L é menor para valores reduzidos de R_L , deve estar bastante claro que:

Para um projeto particular, quanto menor o valor de R_L , menor o valor do ganho de tensão ca.




Figura 10.9 Demonstração das diferenças entre as retas de carga cc e ca.

10.4 EFEITO DA IMPEDÂNCIA DA FONTE (R_S)

Nossa atenção agora se volta para o lado da entrada do sistema de duas portas e para o efeito de uma resistência interna da fonte sobre o ganho de um amplificador. Na Figura 10.10, uma fonte com uma resistência interna foi aplicada ao sistema básico de duas portas. As definições de Z_i e $A_{v_{NL}}$ são:

Os parâmetros Z_i e $A_{v_{NL}}$ de um sistema de duas portas não são afetados pela resistência interna da fonte aplicada.

No entanto:

A impedância de saída pode ser afetada pelo valor de R_S .

Lembre-se da Equação (8.110) para o modelo híbrido equivalente completo. A fração do sinal que alcança os terminais de entrada do amplificador da Figura 10.10 é determinada pela regra do divisor de tensão. Isto é:

$$V_i = \frac{R_i V_s}{R_i + R_S} \quad (10.8)$$




Figura 10.10 Inclusão dos efeitos da resistência de fonte R_S .

A Equação (10.8) mostra claramente que, quanto maior a amplitude de R_s , menor a tensão nos terminais de entrada do amplificador. Em geral, portanto:

Para um amplificador específico, quanto maior a resistência interna de uma fonte de sinal, menor o ganho global do sistema.

Para o sistema de duas portas da Figura 10.10:

$$V_o = A_{v_{NL}} V_i$$

e
$$V_i = \frac{R_i V_s}{R_i + R_s}$$

de modo que:
$$V_o = A_{v_{NL}} \frac{R_i}{R_i + R_s} V_s$$

e
$$A_{v_i} = \frac{V_o}{V_s} = \frac{R_i}{R_i + R_s} A_{v_{NL}} \quad (10.9)$$

O resultado confirma claramente a afirmação anterior a respeito da redução no ganho com o aumento de R_s . Utilizando a Equação (10.9), se $R_s = 0 \Omega$ (fonte de tensão ideal), $A_{v_s} = A_{v_{NL}}$, que é o máximo valor possível.

A fonte de corrente:

$$I_s = I_i = \frac{V_s}{R_s + R_i} \quad (10.10)$$

EXEMPLO 10.3

Na Figura 10.11, uma fonte com resistência interna foi aplicada ao amplificador a transistor com polarização fixa do Exemplo 10.1 (Figura 10.34).

- Determine o ganho de tensão $A_{v_s} = V_o/V_s$. Qual percentual do sinal aplicado aparece nos terminais de entrada do amplificador?
- Determine o ganho de tensão $A_{v_s} = V_o/V_s$, utilizando o modelo r_e .




Figura 10.11 Exemplo 10.3.

Solução

- O equivalente a duas portas para o circuito aparece na Figura 10.12.




Figura 10.12 Substituição do amplificador a transistor da Figura 10.11 pelo circuito de duas portas equivalente.

Equação (10.9):

$$A_{v_i} = \frac{V_o}{V_s} = \frac{R_i}{R_i + R_s} A_{v_{NL}} = \frac{1.071 \text{ k}\Omega}{1.071 \text{ k}\Omega + 0.5 \text{ k}\Omega} (-280.11) = (0.6817)(-280.11) = -190.96$$

Equação (10.8):

$$V_i = \frac{R_i V_s}{R_i + R_s} = \frac{(1.071 \text{ k}\Omega) V_s}{1.071 \text{ k}\Omega + 0.5 \text{ k}\Omega} = 0.6817 V_s$$

ou **68,2%** do sinal disponível alcançam o amplificador e 31,8% foram perdidos através da resistência interna da fonte.

- Substituir o modelo r_e resulta no circuito equivalente da Figura 10.13. Calculando V_o obtemos:

$$V_o = -(100 I_b) 3 \text{ k}\Omega$$

com $Z_i \cong \beta r_e$ e $I_b \cong I_i = \frac{V_s}{R_s + \beta r_e} = \frac{V_s}{1.571 \text{ k}\Omega}$

e
$$V_o = -100 \left(\frac{V_s}{1.571 \text{ k}\Omega} \right) 3 \text{ k}\Omega$$

de maneira que $A_{v_i} = \frac{V_o}{V_s} = -\frac{(100)(3 \text{ k}\Omega)}{1.57 \text{ k}\Omega} = -190.96$

como acima.




Figura 10.13 Substituição do amplificador a transistor com polarização fixa da Figura 10.11 pelo circuito r_e equivalente.

Na análise anterior, observe que R_s não foi incluída na definição de Z_i para o sistema de duas portas. É claro que a resistência ‘vista’ pela fonte é agora $R_s + Z_i$, mas R_s permanece uma grandeza associada somente com a fonte aplicada.

Observe de novo, no Exemplo 10.3, que os mesmos resultados foram obtidos com a abordagem de sistemas e utilizando o modelo r_e . É claro que se os parâmetros de sistemas de duas portas estiverem disponíveis, eles deverão ser aplicados. Se não, a abordagem para a solução é de livre escolha.




Figura 10.14 Efeitos de R_s e R_L no ganho de um amplificador.

10.5 EFEITO COMBINADO DE R_s E R_L

Os efeitos de R_s e R_L já foram demonstrados separadamente. O próximo passo natural é verificar como a presença dos dois fatores no mesmo circuito afeta o ganho total. Na Figura 10.14, uma fonte com uma resistência interna R_s e uma carga R_L foi aplicada ao sistema de duas portas para o qual os parâmetros Z_i , $A_{v_{NL}}$ e Z_o foram especificados. Por enquanto, vamos considerar que Z_i e Z_o não são afetados por R_L e R_s , respectivamente. No lado da entrada, temos:

Equação (10.8):

$$V_i = \frac{R_i V_s}{R_i + R_s}$$

ou

$$\frac{V_i}{V_s} = \frac{R_i}{R_i + R_s} \quad (10.11)$$

e no lado de saída:

$$V_o = \frac{R_L A_{v_{NL}} V_i}{R_L + R_o}$$

ou

$$A_v = \frac{V_o}{V_i} = \frac{R_L A_{v_{NL}}}{R_L + R_o} \quad (10.12)$$

Para o ganho total $A_{v_s} = V_o/V_s$, os seguintes passos matemáticos podem ser executados:

$$A_{v_s} = \frac{V_o}{V_s} = \frac{V_o}{V_i} \frac{V_i}{V_s} \quad (10.13)$$

Substituir as equações (10.11) e (10.12) resulta em:

$$A_{v_s} = \frac{R_L A_{v_{NL}}}{R_L + R_o} \frac{R_i}{R_i + R_s}$$

e

$$A_{v_s} = \frac{V_o}{V_s} = \frac{R_i}{R_i + R_s} \frac{R_L}{R_L + R_o} A_{v_{NL}} \quad (10.14)$$

Uma vez que $I_i = V_i/R_i$, como antes:

$$A_i = -A_v \frac{R_i}{R_L} \quad (10.15)$$

ou, utilizando $I_s = V_s/(R_s + R_i)$:

$$A_i = -A_v \frac{R_s + R_i}{R_L} \quad (10.16)$$

No entanto, $I_i = I_s$; assim, as equações (10.15) e (10.16) geram o mesmo resultado. A Equação (10.14) revela claramente que tanto a resistência de fonte como a de carga reduzem o ganho global do sistema. Na verdade:

Quanto maior a resistência da fonte e/ou menor a resistência de carga, menor o ganho global de um amplificador.

Os dois fatores de redução da Equação (10.14) formam um produto que tem de ser cuidadosamente considerado em qualquer procedimento de projeto. Não basta garantir que o efeito de R_s seja relativamente pequeno se o impacto da amplitude de R_L for ignorado. Por exemplo, na Equação (10.14), se o primeiro fator for 0,9 e o segundo for 0,2, o produto dos dois resulta em um fator de redução global igual a $(0,9)(0,2) = 0,18$, que é próximo do menor fator. O efeito de um excelente nível de 0,9 foi completamente anulado pelo segundo fator multiplicador, significativamente mais baixo. Se ambos os fatores forem iguais a 0,9, o resultado será $(0,9)(0,9) = 0,81$, que é ainda bastante alto. Mesmo se o primeiro fosse 0,9 e o segundo 0,7, o resultado de 0,63 ainda seria respeitável. Em geral, no entanto, para bons ganhos globais, o efeito de R_s e R_L deve ser avaliado individualmente e como um produto.

EXEMPLO 10.4

Para o amplificador de único estágio da Figura 10.15, com $R_L = 4,7 \text{ k}\Omega$ e $R_s = 0,3 \text{ k}\Omega$, determine:

- A_{v_i}
- $A_v = V_o/V_i$
- A_i

Os parâmetros de sistemas de duas portas para a configuração com polarização fixa são $Z_i = 1,071 \text{ k}\Omega$, $Z_o = 3 \text{ k}\Omega$ e $A_{v_{NL}} = -280,11$.




Figura 10.15 Exemplo 10.4.

Solução

(a) Equação (10.14):

$$\begin{aligned} A_{v_s} &= \frac{V_o}{V_s} = \frac{R_i}{R_i + R_s} \frac{R_L}{R_L + R_o} A_{v_{\text{int}}} \\ &= \left(\frac{1,071 \text{ k}\Omega}{1,071 \text{ k}\Omega + 0,3 \text{ k}\Omega} \right) \left(\frac{4,7 \text{ k}\Omega}{4,7 \text{ k}\Omega + 3 \text{ k}\Omega} \right) (-280,11) \\ &= (0,7812)(0,6104)(-280,11) \\ &= (0,4768)(-280,11) \\ &= -133,57 \end{aligned}$$

$$\begin{aligned} \text{(b) } A_v &= \frac{V_o}{V_i} = \frac{R_L A_{v_{\text{int}}}}{R_L + R_o} = \frac{(4,7 \text{ k}\Omega)(-280,11)}{4,7 \text{ k}\Omega + 3 \text{ k}\Omega} \\ &= (0,6104)(-280,11) = -170,98 \end{aligned}$$

$$\begin{aligned} \text{(c) } A_i &= -A_v \frac{R_i}{R_L} = -(-170,98) \left(\frac{1,071 \text{ k}\Omega}{4,7 \text{ k}\Omega} \right) \\ &= 38,96 \end{aligned}$$

$$\begin{aligned} \text{ou } A_i &= -A_{v_i} \frac{R_s + R_i}{R_L} = -(-133,57) \left(\frac{0,3 \text{ k}\Omega + 1,071 \text{ k}\Omega}{4,7 \text{ k}\Omega} \right) \\ &= 38,96 \end{aligned}$$

como acima.

10.6 CIRCUITO TBJ EC

A configuração com polarização fixa foi empregada em toda a análise das seções anteriores deste capítulo para mostrar claramente os efeitos de R_s e R_L . Nesta seção, várias configurações EC são examinadas com uma resistência de fonte e de carga. Não será realizada uma análise detalhada para cada configuração, pois o que se segue é muito semelhante ao que foi demonstrado nas seções anteriores.

Polarização Fixa

Para a configuração com polarização fixa, examinada em detalhes nas últimas seções, o modelo do sistema com uma resistência de carga e de fonte aparece na Figura 10.16. Em geral:




Figura 10.16 Configuração com polarização fixa mostrando R_s e R_L .

$$V_o = \frac{R_L}{R_L + R_o} A_{v_{\text{int}}} V_i$$

Substituindo a Equação (8.4), $A_{v_{\text{int}}} = -R_C/r_e$ e $R_o = R_C$:

$$V_o = -\frac{R_L(-R_C/r_e)V_i}{R_L + R_C}$$

$$\text{e } A_v = \frac{V_o}{V_i} = -\frac{R_L R_C}{R_L + R_C} \frac{1}{r_e}$$

$$\text{mas } R_L \parallel R_C = \frac{R_L R_C}{R_L + R_C}$$

$$\text{e } A_v = -\frac{R_L \parallel R_C}{r_e} \quad (10.17)$$

Se o modelo r_e fosse substituído pelo transistor na configuração com polarização fixa, o resultado seria o circuito da Figura 10.17, revelando claramente que R_C e R_L estão em paralelo.

Para o ganho de tensão A_{v_s} da Figura 10.16:

$$V_i = \frac{Z_i V_s}{Z_i + R_s}$$

$$\text{e } \frac{V_i}{V_s} = \frac{Z_i}{Z_i + R_s}$$

$$\text{com } A_{v_s} = \frac{V_o}{V_s} = \frac{V_i V_o}{V_s V_i}$$

$$\text{de maneira que: } A_{v_s} = \frac{Z_i}{Z_i + R_s} A_v \quad (10.18)$$

Como a carga é conectada ao terminal do coletor da configuração emissor-comum:

$$Z_i = \beta r_e \quad (10.19)$$

$$\text{e } Z_o = R_C \quad (10.20)$$

como obtido anteriormente.




Figura 10.17 Configuração com polarização fixa com a substituição do modelo r_e .

Polarização por Divisor de Tensão

Para a configuração com carga da Figura 10.18, de polarização por divisor de tensão, a carga é novamente conectada ao terminal do coletor e Z_i permanece:

$$Z_i \cong R' \parallel \beta r_e \quad (R' = R_1 \parallel R_2) \quad (10.21)$$

e para a impedância de saída do sistema:

$$Z_o = R_C \quad (10.22)$$

No modelo ca para pequenos sinais, R_C e R_L estarão novamente em paralelo e:

$$A_v = -\frac{R_C \parallel R_L}{r_e} \quad (10.23)$$

com

$$A_{v_s} = \frac{Z_i}{Z_i + R_s} A_v \quad (10.24)$$




Figura 10.18 Configuração com polarização por divisor de tensão com R_s e R_L .

Mathcad

Utilizemos agora o Mathcad para fazer uma análise completa da configuração com divisor de tensão da Figura 10.19. Uma vez definidos todos os parâmetros e colocadas todas as equações, como mostra a Figura 10.20, uma análise completa (ca e cc) pode ser obtida para qual-

quer combinação de elementos em um curto período de tempo (digamos que instantaneamente). Insira simplesmente um novo valor para qualquer parâmetro ou combinação de parâmetros, e os resultados surgirão imediatamente. Compare esse processo ao tempo e esforço requeridos utilizando-se uma calculadora, se um único parâmetro como R_f for modificado. Toda a seqüência de cálculos teria que ser repetida. O valor do pacote de software como o Mathcad deve ficar, então, bastante óbvio.

Os resultados mostrados na Figura 10.20 revelam que Z_i é bastante próximo de 2 k Ω , Z_o é 10 k Ω e A_v é de cerca de 164, com uma carga que tem o mesmo valor de R_C . No Exemplo 4.7, os níveis de I_B e I_C são 6,05 μ A e 0,85 mA, respectivamente, revelando-se muito próximos aos daqueles da Figura 10.20. Observe a pequena queda de ganho devido a R_s , pois seu valor é aproximadamente 1/20 da impedância de entrada.

Configuração EC com Emissor sem Desvio

Para a configuração emissor-comum com polarização do emissor sem capacitor de desvio da Figura 10.21, Z_i permanece independente da carga aplicada e:

$$Z_i \cong R_B \parallel \beta R_E \quad (10.25)$$

Para a impedância de saída:

$$Z_o = R_C \quad (10.26)$$

Para o ganho de tensão, a resistência R_C ficará novamente em paralelo com R_L e:

$$A_v = \frac{V_o}{V_i} = -\frac{R_C \parallel R_L}{R_E} \quad (10.27)$$

com

$$A_{v_s} = \frac{V_o}{V_s} = \frac{Z_i}{Z_i + R_s} A_v \quad (10.28)$$

e

$$A_i = \frac{I_o}{I_i} = -A_v \frac{Z_i}{R_L} \quad (10.29)$$

mas lembre-se de que $I_i = I_s = V_s/(R_s + Z_i) = V_i/Z_i$.




Figura 10.19 Configuração com divisor de tensão TBJ com carga a ser analisado com o Mathcad.

$R1 := 39 \cdot 10^3$	$R2 := 3,9 \cdot 10^3$	$RC := 10 \cdot 10^3$	$RE := 1,5 \cdot 10^3$	
$VCC := 22$	$\beta := 140$	$VBE := 0,7$	$RL := 10 \cdot 10^3$	$RS := 100$
$RTh := \frac{R1 \cdot R2}{R1 + R2}$	$ETh := \frac{R2 \cdot VCC}{R1 + R2}$			
$IB := \frac{ETh - VBE}{RTh + (\beta + 1) \cdot RE}$	$IB = 6,045 \cdot 10^{-6}$			
$IE := (\beta + 1) \cdot IB$	$IE = 8,524 \cdot 10^{-4}$			
$re := \frac{26 \cdot (10^{-3})}{IE}$	$re = 30,503$			
$Zi := RTh \parallel \beta \cdot \frac{re}{RTh + \beta \cdot re}$	$Zi = 1,937 \cdot 10^3$			
$Zo := RC$	$Zo = 1 \cdot 10^4$			
$Av := -\frac{RC \cdot (RL)}{(RC + RL) \cdot re}$	$Av = -163,919$			
$Avs := \left[\frac{Zi}{Zi + RS} \right] \cdot Av$	$Avs = -155,872$			

Figura 10.20 Análise Mathcad da Figura 10.19.




Figura 10.21 Configuração de polarização EC com emissor sem capacitor de desvio com R_s e R_L .

Realimentação do Coletor

Para manter nossa conexão da carga para o terminal coletor, a próxima configuração a ser examinada é a de realimentação do coletor da Figura 10.22. No modelo de pequeno sinal do sistema, R_C e R_L ficam em paralelo e:

$$A_v = -\frac{R_C \parallel R_L}{r_e} \quad (10.30)$$

com

$$A_{v_i} = \frac{Z_i}{Z_i + R_s} A_v \quad (10.31)$$

A impedância de saída:

$$Z_o \cong R_C \parallel R_F \quad (10.32)$$

e

$$Z_i = \beta r_e \parallel \frac{R_F}{|A_v|} \quad (10.33)$$

O fato de que A_v (Equação (10.30)) é uma função de R_L altera o valor de Z_i em relação ao valor sem carga. Portanto, se o modelo sem carga está disponível, o valor de Z_i deve ser modificado, como mostra o próximo exemplo.




Figura 10.22 Configuração com realimentação do coletor com R_s e R_L .

EXEMPLO 10.5

O amplificador com realimentação do coletor da Figura 10.23 tem os seguintes parâmetros de sistema sem carga: $A_{v_{NL}} = -238,94$, $Z_o = R_C \parallel R_F = 2,66 \text{ k}\Omega$, e $Z_i = 0,553 \text{ k}\Omega$,

com $r_e = 11,3 \, \Omega$ e $\beta = 200$. Utilizando a abordagem de sistemas, determine:

- (a) A_v
- (b) A_{v_s}
- (c) A_i




Figura 10.23 Exemplo 10.5.

Solução

(a) Para o sistema de duas portas:

$$A_v = -\frac{R_C \parallel R_L}{r_e} = -\frac{2,7 \, \text{k}\Omega \parallel 3,3 \, \text{k}\Omega}{11,3 \, \Omega}$$

$$= -\frac{1,485 \, \text{k}\Omega}{11,3 \, \Omega} = -131,42$$

com $Z_i = \beta r_e \parallel \frac{R_F}{|A_v|} = (200)(11,3 \, \Omega) \parallel \frac{180 \, \text{k}\Omega}{131,42}$

$$= 2,26 \, \text{k}\Omega \parallel 1,37 \, \text{k}\Omega$$

$$= 0,853 \, \text{k}\Omega$$

A abordagem de sistemas resultará na configuração da Figura 10.24, com o valor de Z_i controlado por R_L e pelo ganho de tensão. Agora a equação do ganho para duas portas pode ser aplicada (pequena diferença em A_v devido à aproximação $\beta I_b \gg I_{R_F}$ na Seção 8.7):

$$A_v = \frac{R_L A_{v_{\text{sa}}}}{R_L + R_o} = \frac{(3,3 \, \text{k}\Omega)(-238,94)}{3,3 \, \text{k}\Omega + 2,66 \, \text{k}\Omega} = -132,3$$

$$(b) A_{v_s} = \frac{Z_i}{Z_i + R_s} A_v = \frac{0,853 \, \text{k}\Omega}{0,853 \, \text{k}\Omega + 0,6 \, \text{k}\Omega} (-132,3)$$

$$= -77,67$$

$$(c) A_i = -A_v \frac{Z_i}{R_L} = -(-132,3) \left(\frac{0,853 \, \text{k}\Omega}{3,3 \, \text{k}\Omega} \right) = \frac{(132,3)(0,853 \, \text{k}\Omega)}{3,3 \, \text{k}\Omega}$$

$$= 34,2$$

ou $A_i = -A_v \frac{Z_i + R_s}{R_L} = -(-77,67) \left(\frac{0,853 \, \text{k}\Omega + 0,6 \, \text{k}\Omega}{3,3 \, \text{k}\Omega} \right)$

$$= 34,2$$




Figura 10.24 Circuito equivalente ca ao da Figura 10.23

10.7 CIRCUITOS TBJ SEGUIDOR-DE-EMISSOR

Os parâmetros de impedância de entrada e saída do modelo de duas portas para o circuito seguidor de emissor são sensíveis à carga aplicada e à resistência da fonte. Para a configuração seguidor de emissor da Figura 10.25, o modelo ca para pequenos sinais seria como mostrado na Figura 10.26. Para a seção de entrada da Figura 10.26, a resistência R_B é desprezada por ser normalmente muito maior do que a resistência da fonte do circuito equivalente da configuração de Thévenin da Figura 10.27, resultando no circuito da Figura 10.26, com apenas R_s e V_s . Obviamente, se forem determinados valores de corrente tal como I_i no diagrama original, o efeito de R_B deve ser incluído.

A aplicação da lei de Kirchhoff para correntes ao circuito de entrada da Figura 10.26 resulta em:

$$V_s - I_b R_s - I_b \beta r_e - (\beta + 1) I_b R'_E = 0$$

e $V_s - I_b (R_s + \beta r_e + (\beta + 1) R'_E) = 0$

de maneira que $I_b = \frac{V_s}{R_s + \beta r_e + (\beta + 1) R'_E}$

Determinando I_c , temos:

$$I_c = (\beta + 1) I_b = \frac{(\beta + 1) V_s}{R_s + \beta r_e + (\beta + 1) R'_E}$$

e $I_e = \frac{V_s}{[(R_s + \beta r_e)/(\beta + 1)] + R'_E}$

Utilizando $\beta + 1 \cong \beta$, obtemos:

$$I_c = \frac{V_s}{(R_s/\beta + r_e) + R'_E} \quad (10.34)$$

Com o desenho do circuito 'igual' ao da Equação (10.34) obtém-se a configuração da Figura 10.28. Na Figura 10.28, r_e e a resistência de carga R_L foram separadas para permitir uma definição de Z_o e I_o .




Figura 10.25 Configuração seguidor-de-emissor com R_s e R_L .




Figura 10.26 Configuração seguidor-de-emissor da Figura 10.25 após a inclusão do circuito r_e equivalente.




Figura 10.27 Determinação do circuito equivalente de Thévenin para o circuito de entrada da Figura 10.25.

O ganho de tensão pode então ser obtido diretamente da Figura 10.28a, utilizando-se a regra do divisor de tensão.

$$V_o = \frac{R_E' V_s}{R_E' + (R_s/\beta + r_e)}$$

ou

$$A_{v_s} = \frac{V_o}{V_s} = \frac{R_E'}{R_E' + (R_s/\beta + r_e)}$$

e

$$A_{v_s} = \frac{V_o}{V_s} = \frac{R_E || R_L}{R_E || R_L + R_s/\beta + r_e} \quad (10.35)$$

Fazendo $V_s = 0$ e calculando Z_o resulta em:

$$Z_o = R_E || \left(\frac{R_s}{\beta} + r_e \right) \quad (10.36)$$

Para a impedância de entrada:

$$Z_b = \beta(r_e + R_E')$$

e

$$Z_i = R_B || Z_b$$

ou

$$Z_i = R_B || \beta(r_e + R_E || R_L) \quad (10.37)$$




Figura 10.28 Circuitos resultantes da aplicação da lei de Kirchhoff para tensões ao circuito de entrada da Figura 10.26.

Para a condição sem carga, a equação do ganho é:

$$A_{v_{NL}} \equiv \frac{R_E}{R_E + r_e}$$

enquanto para a condição com carga é:

$$A_v \equiv \frac{V_o}{V_i} = \frac{R_E || R_L}{R_E || R_L + r_e} \quad (10.38)$$

EXEMPLO 10.6

Para a configuração seguidor de emissor com carga da Figura 10.29, com uma resistência de fonte e os seguintes parâmetros de duas portas sem carga: $Z_i = 155,83 \text{ k}\Omega$, $Z_o = 21,6 \Omega$ e $A_{v_{NL}} = 0,993$, com $r_e = 21,74 \Omega$ e $\beta = 65$, determine:

- O novo valor de Z_i e Z_o , quando determinado pela carga e por R_s , respectivamente.
- A_v , utilizando a abordagem de sistemas.
- A_{v_s} , utilizando a abordagem de sistemas.
- $A_i = I_o/I_i$.




Figura 10.29 Exemplo 10.6.

Solução

(a) Equação (10.37):

$$\begin{aligned} Z_i &= R_B || \beta(r_e + R_E || R_L) \\ &= 560 \text{ k}\Omega || 65(21,74 \Omega + 3,3 \text{ k}\Omega || 2,2 \text{ k}\Omega) \\ &= 560 \text{ k}\Omega || 87,21 \text{ k}\Omega \\ &= 75,46 \text{ k}\Omega \end{aligned}$$

versus $155,83 \text{ k}\Omega$ (sem carga).

$$\begin{aligned} Z_o &= R_E || \left(\frac{R_s}{\beta} + r_e \right) \\ &= 3,3 \text{ k}\Omega || \left(\frac{0,56 \text{ k}\Omega}{65} + 21,74 \Omega \right) \\ &= 3,3 \text{ k}\Omega || 30,36 \Omega \\ &= 30,08 \Omega \end{aligned}$$

versus $21,6 \Omega$ (sem R_s).




Figura 10.30 Circuito ca equivalente para pequenos sinais do circuito da Figura 10.29.

(b) A substituição do circuito de duas portas equivalente resulta no circuito ca equivalente para pequenos sinais da Figura 10.30.

$$V_o = \frac{R_L A_{v_{NL}} V_i}{R_L + R_o} = \frac{(2,2 \text{ k}\Omega)(0,993) V_i}{2,2 \text{ k}\Omega + 30,08 \text{ }\Omega} \cong 0,98 V_i$$

com $A_v = \frac{V_o}{V_i} \cong 0,98$

(c) $V_i = \frac{Z_i V_s}{Z_i + R_s} = \frac{(75,46 \text{ k}\Omega) V_s}{75,46 \text{ k}\Omega + 0,56 \text{ k}\Omega} = 0,993 V_s$

de maneira que: $A_{v_i} = \frac{V_o}{V_s} = \frac{V_o}{V_i} \frac{V_i}{V_s} = (0,98)(0,993) = 0,973$

(d) $A_i = \frac{I_o}{I_i} = -A_v \frac{Z_i}{R_L}$
 $= -(0,98) \left(\frac{75,46 \text{ k}\Omega}{2,2 \text{ k}\Omega} \right)$
 $= -33,61$

10.8 CIRCUITOS TBJ BC

Um amplificador base-comum com uma carga aplicada e resistência de fonte aparece na Figura 10.31. O fato de a carga estar conectada entre os terminais de coletor e base a isola do circuito de entrada, e Z_i permanece essencialmente o mesmo para o circuito com carga ou sem carga. O isolamento que existe entre os circuitos de entrada e saída também mantém Z_o em um nível fixo, embora o nível de R_s possa variar. O ganho de tensão é agora determinado por:

$$A_v \cong \frac{R_C \parallel R_L}{r_e} \quad (10.39)$$

e o ganho de corrente:

$$A_i \cong -1 \quad (10.40)$$




Figura 10.31 Configuração base-comum com R_s e R_L .

EXEMPLO 10.7

Para o amplificador base-comum da Figura 10.32, os parâmetros de duas portas sem carga são (usando $\alpha \cong 1$) $Z_i \cong r_e = 20 \text{ }\Omega$, $A_{v_{NL}} = 250$ e $Z_o = 5 \text{ k}\Omega$. Utilizando o modelo equivalente de duas portas, determine:

- (a) A_v
- (b) A_{v_i}
- (c) A_i




Figura 10.32 Exemplo 10.7.

Solução

(a) O circuito ca equivalente para pequenos sinais aparece na Figura 10.33.

$$V_o = \frac{R_L A_{v_{NL}} V_i}{R_L + R_o} = \frac{(8,2 \text{ k}\Omega)(250) V_i}{8,2 \text{ k}\Omega + 5 \text{ k}\Omega} = 155,3 V_i$$

e $A_v = \frac{V_o}{V_i} = 155,3$

ou $A_v \cong \frac{R_C \parallel R_L}{r_e} = \frac{5 \text{ k}\Omega \parallel 8,2 \text{ k}\Omega}{20 \text{ }\Omega} = \frac{3,106 \text{ k}\Omega}{20 \text{ }\Omega} = 155,3$

(b) $A_{v_i} = \frac{V_o}{V_s} = \frac{V_i}{V_s} \frac{V_o}{V_i}$
 $= \frac{R_i}{R_i + R_s} A_v = \left(\frac{20 \text{ }\Omega}{20 \text{ }\Omega + 200 \text{ }\Omega} \right) (155,3)$
 $= 14,12$

Observe o ganho relativamente baixo devido a uma impedância de fonte muito maior do que a impedância de entrada do amplificador.

(c) $A_i = -A_v \frac{Z_i}{R_L} = -(155,3) \left(\frac{20 \text{ }\Omega}{8,2 \text{ k}\Omega} \right)$
 $= -0,379$

que é significativamente menor que 1 devido à divisão da corrente de saída entre R_C e R_L .




Figura 10.33 Circuito ca equivalente para pequenos sinais do circuito da Figura 10.32.

10.9 CIRCUITOS FET

Como observado no Capítulo 9, o isolamento que existe entre porta e dreno ou fonte de um amplificador a FET garante que variações em R_L não afetem o valor de Z_i e variações em R_{sig} não afetem R_o . Em essência, portanto:

O modelo de duas portas sem carga da Figura 10.2 para um amplificador a FET não é afetado por uma carga aplicada ou pela resistência da fonte.

Resistência de Fonte com Desvio

Para o amplificador a FET da Figura 10.34, a carga aplicada aparecerá em paralelo com R_D no modelo para pequenos sinais, resultando na seguinte equação para o ganho da configuração com carga:

$$A_v = -g_m(R_D \parallel R_L) \quad (10.41)$$

Os níveis de impedância permanecem em:

$$Z_i = R_G \quad (10.42)$$

$$Z_o = R_D \quad (10.43)$$




Figura 10.34 Amplificador a JFET com R_{sig} e R_L .

Resistência de Fonte sem Desvio

Para o amplificador a FET da Figura 10.35, a carga aparecerá novamente em paralelo com R_D e o ganho com carga se tornará:

$$A_v = \frac{V_o}{V_i} = -\frac{g_m(R_D \parallel R_L)}{1 + g_m R_S} \quad (10.44)$$

com $Z_i = R_G \quad (10.45)$

e $Z_o = R_D \quad (10.46)$




Figura 10.35 Amplificador a JFET com R_s sem desvio.

EXEMPLO 10.8

Para o amplificador a FET da Figura 10.36, os parâmetros de duas portas sem carga são $A_{v_{NL}} = -3,18$, $Z_i = R_1 \parallel R_2 = 239 \text{ k}\Omega$ e $Z_o = 2,4 \text{ k}\Omega$, com $g_m = 2,2 \text{ mS}$.

- Utilizando os parâmetros de duas portas anteriores determine A_v e A_{v_s} .
- Utilizando a Equação (10.44), calcule o ganho com carga e compare ao resultado da parte (a).




Figura 10.36 Exemplo 10.8.

Solução

- O circuito ca equivalente para pequenos sinais aparece na Figura 10.37 e:

$$A_v = \frac{V_o}{V_i} = \frac{R_L A_{v_{NL}}}{R_L + R_o} = \frac{(4,7 \text{ k}\Omega)(-3,18)}{4,7 \text{ k}\Omega + 2,4 \text{ k}\Omega} = -2,105$$

$$A_{v_s} = \frac{V_o}{V_s} = \frac{V_i}{V_s} \frac{V_o}{V_i} = \frac{R_i}{R_i + R_{sig}} A_v = \frac{(239 \text{ k}\Omega)(-2,105)}{239 \text{ k}\Omega + 1 \text{ k}\Omega} = -2,096 \cong A_v$$




Figura 10.37 Circuito ca equivalente para pequenos sinais para o circuito da Figura 10.36.

(b) Equação (10.44):

$$\begin{aligned} A_v &= \frac{-g_m(R_D \parallel R_L)}{1 + g_m R_{S_i}} \\ &= \frac{-(2,2 \text{ mS})(2,4 \text{ k}\Omega \parallel 4,7 \text{ k}\Omega)}{1 + (2,2 \text{ mS})(0,3 \text{ k}\Omega)} = \frac{-3,498}{1,66} \\ &= -2,105 \text{ como anteriormente} \end{aligned}$$

Seguidor-de-Fonte

Para a configuração seguidor-de-fonte da Figura 10.38, o valor de Z_i é independente do valor de R_L e é determinado por:

$$Z_i = R_G \quad (10.47)$$

O ganho de tensão com carga tem o mesmo formato que o ganho sem carga, com R_S substituído pela combinação em paralelo de R_S e R_L .

$$A_v = \frac{V_o}{V_i} = \frac{g_m(R_S \parallel R_L)}{1 + g_m(R_S \parallel R_L)} \quad (10.48)$$

O valor da impedância de saída é, conforme determinado no Capítulo 9:

$$Z_o = R_S \parallel \frac{1}{g_m} \quad (10.49)$$

revelando ser independente do valor da resistência de fonte R_{sig} .




Figura 10.38 Configuração seguidor-de-fonte com R_{sig} e R_L .

Porta-Comum

Embora a configuração porta-comum da Figura 10.39 seja um pouco diferente daquela descrita anteriormente com respeito ao posicionamento de R_L e R_{sig} , os circuitos de entrada e saída permanecem isolados e:

$$Z_i = \frac{R_S}{1 + g_m R_S} \quad (10.50)$$

$$Z_o = R_D \quad (10.51)$$

O ganho de tensão com carga é dado por:

$$A_v = g_m(R_D \parallel R_L) \quad (10.52)$$




Figura 10.39 Configuração porta-comum com R_{sig} e R_L .

10.10 TABELA-RESUMO

Agora que o TBJ com e sem carga (capítulos 8 e 9) e os amplificadores a JFET foram examinados detalhadamente, uma revisão das equações desenvolvidas é fornecida pela Tabela 10.1 (p. 374 a 376). Embora todas as equações sejam para a situação com carga, basta remover R_L das expressões para que as equações para o amplificador sem carga sejam obtidas. Isso também se aplica ao efeito de R_S (para TBJs) e R_{sig} (para JFETs) sobre Z_o . Em cada caso, a relação de fase entre as tensões de entrada e saída é também fornecida para referência. Observando as equações para o JFET, verifica-se que o isolamento existente entre a porta e o canal da camada SiO_2 no JFET produz expressões com um nível menor de complexidade, diferentes daquelas encontradas para as configurações TBJ. A conexão estabelecida por I_b entre os circuitos de entrada e saída do amplificador a transistor TBJ adiciona um certo toque de complexidade a cada uma das equações.

10.11 SISTEMAS EM CASCATA





A abordagem de sistema de duas portas é particularmente útil no caso de sistemas em cascata, tal como o que aparece na Figura 10.40, onde A_{v1} , A_{v2} , A_{v3} e assim por diante são os ganhos de tensão de cada estágio sob condições com carga. Ou seja, A_{v1} é determinado com a impedância de A_{v2} atuando como carga para A_{v1} . Para A_{v2} , A_{v1} determinará a intensidade do sinal e a impedância da fonte na entrada de A_{v2} . O ganho total do sistema é então determinado pelo produto dos ganhos individuais, como se segue:

$$A_{v_T} = A_{v1} \cdot A_{v2} \cdot A_{v3} \cdots \quad (10.53)$$

e o ganho de corrente total por:





$$A_{i_T} = -A_{v_T} \frac{Z_{i_i}}{R_L} \quad (10.54)$$

Tabela 10.1 Resumo de configurações a transistor (A_v , Z_i , Z_o)

Configuração	$A_v = V_o/V_i$	Z_i	Z_o
	$\frac{-(R_L \parallel R_C)}{r_e}$ $\frac{-h_{fe}}{h_{ie}}(R_L \parallel R_C)$ Incluindo r_o : $\frac{-(R_L \parallel R_C \parallel r_o)}{r_e}$	$R_B \parallel \beta r_e$ $R_B \parallel h_{ie}$ $R_B \parallel \beta r_e$	R_C R_C $R_C \parallel r_o$
	$\frac{-(R_L \parallel R_C)}{r_e}$ $\frac{-h_{fe}}{h_{ie}}(R_L \parallel R_C)$ Incluindo r_o : $\frac{-(R_L \parallel R_C \parallel r_o)}{r_e}$	$R_1 \parallel R_2 \parallel \beta r_e$ $R_1 \parallel R_2 \parallel h_{ie}$ $R_1 \parallel R_2 \parallel \beta r_e$	R_C R_C $R_C \parallel r_o$
	$\cong 1$ $\cong 1$ Incluindo r_o : $\cong 1$	$R'_E = R_L \parallel R_E$ $R_1 \parallel R_2 \parallel \beta(r_e + R'_E)$ $R_1 \parallel R_2 \parallel (h_{ie} + h_{fe}R'_E)$ $R_1 \parallel R_2 \parallel \beta(r_e + R'_E)$	$R'_E = R_L \parallel R_E$ $R_E \parallel \left(\frac{R'_E}{\beta} + r_e \right)$ $R_E \parallel \left(\frac{R'_E + h_{ie}}{h_{fe}} \right)$ $R_E \parallel \left(\frac{R'_E}{\beta} + r_e \right)$
	$\cong \frac{-(R_L \parallel R_C)}{r_e}$ $\cong \frac{-h_{fe}}{h_{ie}}(R_L \parallel R_C)$ Incluindo r_o : $\cong \frac{-(R_L \parallel R_C \parallel r_o)}{r_e}$	$R_E \parallel r_e$ $R_E \parallel h_{ie}$ $R_E \parallel r_e$	R_C R_C $R_C \parallel r_o$






(Continua.)

Tabela 10.1 (Continuação.)

Configuração	$A_v = V_o/V_i$	Z_i	Z_o
	$\frac{-(R_L \parallel R_C)}{R_E}$ $\frac{-(R_L \parallel R_C)}{R_E}$ Incluindo r_o : $\frac{-(R_L \parallel R_C)}{R_E}$	$R_1 \parallel R_2 \parallel \beta(r_e + R_E)$ $R_1 \parallel R_2 \parallel (h_{ie} + h_{fe} R_E)$ $R_1 \parallel R_2 \parallel \beta(r_e + R_e)$	R_C R_C $\cong R_C$
	$\frac{-(R_L \parallel R_C)}{R_{E1}}$ $\frac{-(R_L \parallel R_C)}{R_{E1}}$ Incluindo r_o : $\frac{-(R_L \parallel R_C)}{R_{E1}}$	$R_B \parallel \beta(r_e + R_{E1})$ $R_B \parallel (h_{ie} + h_{fe} R_{E1})$ $R_B \parallel \beta(r_e + R_E)$	R_C R_C $\cong R_C$
	$\frac{-(R_L \parallel R_C)}{r_e}$ $\frac{-h_{fe}(R_L \parallel R_C)}{h_{ie}}$ Incluindo r_o : $\frac{-(R_L \parallel R_C \parallel r_o)}{r_e}$	$\beta r_e \frac{R_F}{ A_v }$ $h_{ie} \frac{R_F}{ A_v }$ $\beta r_e \frac{R_F}{ A_v }$	R_C R_C $R_C \parallel R_F \parallel r_o$
	$\frac{-(R_L \parallel R_C)}{R_E}$ $\frac{-(R_L \parallel R_C)}{R_E}$ Incluindo r_o : $\cong \frac{-(R_L \parallel R_C)}{R_E}$	$\beta R_E \frac{R_F}{ A_v }$ $h_{fe} R_E \frac{R_F}{ A_v }$ $\cong \beta R_E \frac{R_F}{ A_v }$	$\cong R_C \parallel R_F$ $\cong R_C \parallel R_F$ $\cong R_C \parallel R_F$

(Continua.)

Tabela 10.1 (Continuação.)

Configuração	$A_v = V_o/V_i$	Z_i	Z_o
	$-g_m(R_D \parallel R_L)$ Incluindo r_d : $-g_m(R_D \parallel R_L \parallel r_d)$	R_G	R_D
	$\frac{-g_m(R_D \parallel R_L)}{1 + g_m R_S}$ Incluindo r_d : $\frac{-g_m(R_D \parallel R_L)}{1 + g_m R_S + \frac{R_D + R_S}{r_d}}$	R_G	$\frac{R_D}{1 + g_m R_S}$ $\approx \frac{R_D}{1 + g_m R_S}$
	$-g_m(R_D \parallel R_L)$ Incluindo r_d : $-g_m(R_D \parallel R_L \parallel r_d)$	$R_1 \parallel R_2$	R_D
	$\frac{g_m(R_S \parallel R_L)}{1 + g_m(R_S \parallel R_L)}$ Incluindo r_d : $= \frac{g_m r_d (R_S \parallel R_L)}{r_d + R_D + g_m r_d (R_S \parallel R_L)}$	R_G	$R_S \parallel 1/g_m$ $\frac{R_S}{1 + \frac{g_m r_d R_S}{r_d + R_D}}$
	$g_m(R_D \parallel R_L)$ Incluindo r_d : $\approx g_m(R_D \parallel R_L)$	$\frac{R_S}{1 + g_m R_S}$ $Z_i = \frac{R_S}{1 + \frac{g_m r_d R_S}{r_d + R_D \parallel R_L}}$	R_D




Figura 10.40 Sistema em cascata.

Por mais perfeito que seja o projeto, a aplicação de uma carga a um sistema de duas portas afeta o ganho de tensão. Portanto, não existe a possibilidade de uma situação em que A_{v1} , A_{v2} e assim por diante, da Figura 10.40, sejam simplesmente valores para a situação sem carga. A carga de cada estágio subsequente deve ser considerada. Os parâmetros sem carga podem ser usados para determinar os ganhos com carga da Figura 10.40, mas a Equação (10.53) requer os valores com carga.

EXEMPLO 10.9

O sistema de dois estágios da Figura 10.41 utilizou uma configuração seguidor-de-emissor antes de uma configuração base-comum para assegurar que o máximo percentual do sinal aplicado apareça nos terminais de entrada do amplificador base-comum. Na Figura 10.41, os valores sem carga são fornecidos para cada sistema, com exceção de Z_i e Z_o para o seguidor-de-emissor, os quais são valores com carga conectada. Para a configuração da Figura 10.41, determine:

- O ganho com carga para cada estágio.
- O ganho total para o sistema, A_v e A_{vs} .
- O ganho de corrente total para o sistema.
- O ganho total para o sistema se a configuração seguidor-de-emissor for removida.

Solução

(a) Para a configuração seguidor-de-emissor, o ganho com carga é:

$$V_{o1} = \frac{Z_i A_{vs1} V_i}{Z_i + Z_{o1}} = \frac{(26 \Omega)(1)V_i}{26 \Omega + 12 \Omega} = 0,684V_i$$




Figura 10.41 Exemplo 10.9.

$$e \quad A_{v1} = \frac{V_{o1}}{V_i} = 0,684$$

Para a configuração base-comum:

$$V_{o2} = \frac{R_L A_{vs2} V_{i2}}{R_L + R_{o2}} = \frac{(8,2 \text{ k}\Omega)(240)V_{i2}}{8,2 \text{ k}\Omega + 5,1 \text{ k}\Omega} = 147,97V_{i2}$$

$$e \quad A_{v2} = \frac{V_{o2}}{V_{i2}} = 147,97$$

$$(b) \quad A_{v1} = A_{v1} A_{v2} = (0,684)(147,97) = 101,20$$

$$A_{vs} = \frac{Z_{i1}}{Z_{i1} + R_s} A_{v1} = \frac{(10 \text{ k}\Omega)(101,20)}{10 \text{ k}\Omega + 1 \text{ k}\Omega} = 92$$

$$(c) \quad A_{is} = -A_{v1} \frac{Z_{i1}}{R_L} = -(101,20) \left(\frac{10 \text{ k}\Omega}{8,2 \text{ k}\Omega} \right) = -123,41$$

$$(d) \quad V_{i2} = \frac{Z_{i2} V_s}{Z_{i2} + R_s} = \frac{(26 \Omega)V_s}{26 \Omega + 1 \text{ k}\Omega} = 0,025V_s$$

$$e \quad \frac{V_i}{V_s} = 0,025 \quad \text{com} \quad \frac{V_o}{V_i} = 147,97 \quad \text{a partir do cálculo anterior}$$

$$e \quad A_{vs} = \frac{V_i V_o}{V_s V_i} = (0,025)(147,97) = 3,7$$

No total, portanto, o ganho é cerca de 25 vezes maior com a configuração seguidor-de-emissor sendo usada para repassar o sinal para os estágios amplificadores. Observe, entretanto, que também foi importante que a impedância de saída do primeiro estágio estivesse relativamente próxima à impedância de entrada do segundo estágio, ou o sinal teria sido 'perdido' novamente pela ação do divisor de tensão.

10.12 RESUMO

Conclusões e Conceitos Importantes

1. As grandezas $A_{v_{NL}}$ e $A_{i_{NL}}$ são ganhos de um sistema de duas portas **sem carga aplicada**. Estes ganhos não são afetados pela carga aplicada, nem pela resistência interna da fonte.
2. O ganho de tensão de um amplificador com carga é **sempre menor** que o valor sem carga.
3. Uma das vantagens da abordagem de sistemas é que, uma vez conhecidos os parâmetros de duas portas, o **efeito da mudança de carga** sobre o ganho total pode ser rapidamente determinado. Não é necessário analisar novamente todo o circuito.
4. Os elementos isolados por capacitores durante a análise cc **surgem na análise ca** devido ao equivalente de curto-circuito para os elementos capacitivos.
5. Quanto maior a resistência interna da fonte aplicada, **menor** o ganho geral do sistema.
6. O amplificador TBJ de base-comum e o amplificador JFET de porta-comum possuem formas de onda de saída **em fase** com o sinal aplicado.
7. Para todos os sistemas **emissor-comum** e **fonte-comum**, o sinal de saída no coletor e no dreno, respectivamente, estarão **180° fora de fase** em relação ao sinal aplicado.
8. Saídas obtidas a partir do emissor de um **amplificador TBJ emissor-comum** ou a partir da fonte de um **JFET de fonte-comum** estão **em fase** com o sinal aplicado.
9. O ganho total de um sistema em cascata é determinado pelo **produto dos ganhos de cada estágio**. O ganho de cada estágio, no entanto, deve ser determinado **sob condições de carga aplicada**.
10. Como o ganho total é o produto dos ganhos individuais de um sistema em cascata, o **elo mais fraco** pode ter o maior impacto sobre o ganho total.

Equações

Efeito da impedância de carga:

$$A_v = \frac{V_o}{V_i} = \frac{R_L}{R_L + R_o} A_{v_{NL}}$$

$$A_i = \frac{I_o}{I_i} = -A_v \frac{Z_i}{R_L}$$

Efeito da impedância de fonte:

$$V_i = \frac{R_i V_s}{R_i + R_s}$$

$$A_{v_s} = \frac{V_o}{V_s} = \frac{R_i}{R_i + R_s} A_{v_{NL}}$$

$$I_s = \frac{V_s}{R_s + R_i}$$

Efeito combinado das impedâncias de carga e fonte:

$$A_v = \frac{V_o}{V_i} = \frac{R_L}{R_L + R_o} A_{v_{NL}}$$

$$A_{v_s} = \frac{V_o}{V_s} = \frac{R_i}{R_i + R_s} \cdot \frac{R_L}{R_L + R_o} A_{v_{NL}}$$

$$A_i = \frac{I_o}{I_i} = -A_v \frac{R_i}{R_L}$$

$$A_{i_s} = \frac{I_o}{I_s} = -A_{v_s} \frac{R_s + R_i}{R_L}$$

Consulte a Tabela 10.1 para uma lista maior de equações.

10.13 ANÁLISE COMPUTACIONAL

PSpice para Windows

Configuração de Transistor TBJ usando divisor de Tensão com Carga

A análise por computador desta seção inclui uma avaliação PSpice para Windows da resposta de um TBJ com carga e um amplificador FET com uma resistência de fonte. O circuito TBJ da Figura 10.42 emprega a mesma configuração sem carga examinada na análise PSpice para Windows do Capítulo 8, em que o ganho sem carga era de 369 (Exemplo 8.2, $r_e = 18,44 \Omega$). No caso do transistor, todos os parâmetros listados em **Model Editor** foram removidos, com exceção de I_s e beta, ajustados para 2E-15A e 90, respectivamente. Assim, os resultados serão tão próximos quanto possível dos calculados à mão, sem chegar aos equivalentes de fonte controlada. Observe a posição da opção **VPRINT1** para indicar a queda de tensão na resistência de fonte e para perceber se há alguma queda no ganho através do capacitor. A opção **Do not auto-run Probe** foi escolhida e, em **Analysis Setup**, estabeleceu-se **AC Sweep** em uma frequência fixa de 10 kHz. Escolheu-se ainda **Display Results on Schematics** em **Analysis** e ativou-se **Voltage Display**.




Figura 10.42 Configuração de um transistor TBJ com divisor de tensão com carga.

Analysis resultou nos valores mostrados na Figura 10.42. Em especial, observe os valores zero volt à esquerda de C_1 e à direita de C_2 . Além disso, veja que V_{BE} é basicamente 0,7 V e os valores de cada terminal do transistor estão bastante próximos dos calculados no Exemplo 8.2 (utilizando o método aproximado). Uma revisão do arquivo de saída após **Analysis-Examine Output** resulta nas listagens da Figura 10.43. Os nós são definidos em **Schematics Netlist** e os **BJT MODEL PARAMETERS** revelam as escolhas feitas, embora as três últimas sejam valores-padrão. **SMALL-SIGNAL BIAS SOLUTION** confirma simplesmente os valores impressos no esquema, e **Operating Point Information** revela que beta (cc e ca) é 90, que V_{BE} é 0,7 V, que I_C é 1,32 mA e que I_B é 14,7 μ A (além de outros valores). **AC ANALYSIS** revela que a tensão no outro lado de R_{sig} é de cerca de 0,7 mV, resultando em uma queda de cerca de 0,3 mV (perda de 30% na tensão do sinal) do sinal aplicado em R_{sig} . Os dois valores restantes são os mesmos, revelando que o capacitor é realmente um curto-circuito real para ca. O ganho com carga da fonte para saída é 144,9. O ganho da base do transistor para saída é 144,9 mV/0,7 mV = 207. Ambos os valores são significativamente menores que o valor na ausência de carga, que é de 369. Se voltarmos ao circuito e mudarmos R_L para 10 M Ω , a tensão de saída subirá para 243,3 mV, resultando em um ganho de 243,3 mV/0,7 mV = 347,57, bem próximo do valor calculado à mão, de aproximadamente 369.

Apenas por curiosidade, calcule o ganho de tensão com carga e compare-o à solução PSpice, de 144,9.

$$r_e = 18,44 \, \Omega$$

$$\begin{aligned} e \quad Z_i &\cong R_1 \parallel R_2 \parallel \beta r_e \\ &= 56 \, \text{k}\Omega \parallel 8,2 \, \text{k}\Omega \parallel (90)(18,44 \, \Omega) \\ &\cong 1,35 \, \text{k}\Omega \end{aligned}$$

$$V_i = \frac{Z_i V_s}{Z_i + R_s} = \frac{(1,35 \, \text{k}\Omega) V_s}{1,35 \, \text{k}\Omega + 0,6 \, \text{k}\Omega} = 0,69 V_s$$

$$e \quad \frac{V_i}{V_s} = 0,69$$

$$\begin{aligned} A_v &= \frac{V_o}{V_i} = \frac{R_L A_{v_{NL}}}{R_L + R_o} = \frac{(10 \, \text{k}\Omega)(-350,4)}{10 \, \text{k}\Omega + 6,8 \, \text{k}\Omega} \\ &= -208,57 \end{aligned}$$

$$\begin{aligned} \text{com } A_{v_i} &= \frac{V_i}{V_s} \frac{V_o}{V_i} = (0,69)(-208,57) \\ &\cong -144 \end{aligned}$$

o que é bastante próximo da solução por computador.

```

**** CIRCUIT DESCRIPTION
*****
* Schematic Netlist *

V_Vs      #N_0001 0 AC 1mV
+SIG 0V 1mV 10kHz 0 0 0
R_sig     #N_0001 #N_0002 600

.PRINT AC
+ VM([#N_0002])
+ VP([#N_0002])
C_C1      #N_0002 #N_0003 10uF
V_VCC     #N_0004 0 22V
R_R1      #N_0004 #N_0003 56k
R_R2      #N_0003 0 8.2k
R_R3      #N_0004 #N_0005 6.8k
R_RE      #N_0005 0 1.5k
C_CE      #N_0005 0 20uF
R_RL      #N_0005 0 10k
C_C2      #N_0005 #N_0007 10uF

.PRINT AC
+ VM([#N_0005])
+ VP([#N_0005])

.PRINT AC
+ VM([#N_0007])
+ VP([#N_0007])
Q_Q1      #N_0005 #N_0003 #N_0006 Q2N2222-X

**** BJT MODEL PARAMETERS
*****

Q2N2222-X
NPN
IS 2.000000E-15
BF 90
NF 1
MR 1
NR 1

**** SMALL SIGNAL BIAS SOLUTION TEMPERATURE = 27.000 DEG C
*****

NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE NODE VOLTAGE
(#N_0001) 0.0000 (#N_0002) 0.0000
(#N_0003) 2.7051 (#N_0004) 22.0000
(#N_0005) 13.0280 (#N_0006) 2.0012
(#N_0007) 0.0000

VOLTAGE SOURCE CURRENTS
NAME CURRENT
V_Vs 0.000E+00
V_VCC -1.664E-03

TOTAL POWER DISSIPATION 3.56E-02 WATTS

**** OPERATING POINT INFORMATION TEMPERATURE = 27.000 DEG C
*****

**** BIPOLAR JUNCTION TRANSISTORS
*****

NAME Q_Q1
MODEL Q2N2222-X
IB 1.47E-05
IC 1.32E-03
VBE 7.04E-01
VBC -1.03E+01
VCE 1.10E+01
BETAD0 9.00E+01
GM 5.10E-02
RPI 1.76E+03
RX 0.00E+00
RO 1.00E+12
CBE 0.00E+00
CBC 0.00E+00
CJS 0.00E+00
BETAC 9.00E+01
CEN 0.00E+00
FT 8.12E+17

**** AC ANALYSIS TEMPERATURE = 27.000 DEG C
*****

FREQ VM(#N_0002) VP(#N_0002)
1.000E+04 7.025E-04 -5.801E-01

FREQ VM(#N_0005) VP(#N_0005)
1.000E+04 1.449E-01 -1.782E+02

FREQ VM(#N_0007) VP(#N_0007)
1.000E+04 1.449E-01 -1.782E+02

```

Figura 10.43 Arquivo de saída para o circuito da Figura 10.42.

Configuração de Transistor JFET Auto-Polarizado com Carga

O circuito da Figura 10.44 é uma versão com carga do circuito examinado no Capítulo 9, que resultou em um ganho sem carga de 13,3. Na caixa de diálogo **Model Editor**, **Beta** foi ajustado para $0,625 \text{ mA/V}^2$ e **Vto** = -4V . Os parâmetros restantes não foram incluídos, para permitir uma comparação com a solução do Capítulo 9 e devido ao fato de terem menos efeito sobre a resposta do que para um transistor TBJ.




Figura 10.44 Configuração de um transistor JFET autopolarizado com carga.

Observemos novamente a eficácia dos capacitores para bloquear as tensões cc. Além disso, pode-se perceber a pequena tensão na porta, indicando que a impedância de entrada do dispositivo não é realmente infinita (embora se trate de uma excelente suposição em termos práticos). A frequência foi novamente ajustada para 10 kHz e uma Analysis foi selecionada sem a opção **Probe**. A sequência **Analysis-Examine Output** resulta na listagem da Figura 10.45. **Schematics Netlist** oferece uma lista de nós, e **OPERATING POINT INFORMATION** revela que a corrente de dreno é 3,36 mA, que V_{GS} é $-1,71 \text{ V}$ e que g_m é $2,94 \text{ mS}$. **AC ANALYSIS** revela que há uma queda de tensão desprezível em cada capacitor nessa frequência e que é possível pressupor para eles uma equivalência de curto-circuito. A tensão de saída é $5,597 \text{ mV}$, resultando em um ganho com carga de $5,597$, comparado ao ganho sem carga de $13,3$. Observe que a queda em R_{sig} é desprezível devido à alta impedância de entrada do dispositivo.

Utilizando o valor de g_m calculado à mão, a equação do ganho de carga resulta em um ganho de $5,62$, como podemos ver a seguir, algo bastante próximo da solução calculada com o computador.

$$\begin{aligned} A_v &= -g_m(R_D \parallel R_L) \\ &= -(2,90 \text{ mS})(4,7 \text{ k}\Omega \parallel 3,3 \text{ k}\Omega) \\ &= -5,62 \end{aligned}$$

Os resultados obtidos anteriormente contribuem para a análise e para as equações apresentadas neste capítulo para um amplificador com carga.

```

**** CIRCUIT DESCRIPTION
*****
* Schematics Netlist *
V_Vs      #N_0001 0 AC 1mV
+SIG 0V 1mV 10kHz 0 0 0
R_Rsig    #N_0001 #N_0002 600
.PRINT    AC
+VN([#N_0002])
+VP([#N_0002])
C_C1      #N_0002 #N_0003 0.1uF
R_RG      #N_0003 0 10Meg
C_C2      #N_0004 #N_0005 10uF
.PRINT    AC
+VN([#N_0004])
+VP([#N_0004])
.PRINT    AC
+VN([#N_0005])
+VP([#N_0005])
V_VDD     #N_0007 0 30V
R_RD      #N_0007 #N_0004 4.7k
R_RE      #N_0006 0 510
C_CS      #N_0006 0 20uF
J_J1      #N_0004 #N_0003 #N_0006 J2N3819-X1
R_RL      #N_0005 0 3.3k

**** Junction FET MODEL PARAMETERS
*****
J2N3819-X1
NBJF
VTO      -4
BETA      625.000000E-06
LAMBDA    2.250000E-03
IS        33.570000E-15
ISR       322.400000E-15
ALPHA     311.700000E-06
VK        243.6
XD        1
RS        1
CGD       1.600000E-12
CDS       2.414000E-12
M         .3622
VTOTC     -2.500000E-03
BRTATC    .5
KF        9.882000E-18

**** SMALL SIGNAL BIAS SOLUTION          TEMPERATURE = 27.000 DEG C
*****
MODE  VOLTAGE  NODE  VOLTAGE  NODE  VOLTAGE  NODE  VOLTAGE
(#N_0001) 0.0000          (#N_0002) 0.0000
(#N_0003) 13.95E-06      (#N_0004) 14.2280
(#N_0005) 0.0000          (#N_0006) 1.7114
(#N_0007) 30.0000

VOLTAGE SOURCE CURRENTS
NAME      CURRENT
V_Vs      0.000E+00
V_VDD     -3.356E-03

TOTAL POWER DISSIPATION 1.01E-01 Watts

**** OPERATING POINT INFORMATION          TEMPERATURE = 27.000 DEG C
*****
**** JFETS
NAME      J_J1
MODEL     J2N3819-X1
ID        3.358E-03
VDS       -1.718E+00
VGS       1.258E+01
GM        2.94E-03
GDS       7.34E-06
CDS       1.68E-12
CGD       5.97E-13

**** AC ANALYSIS          TEMPERATURE = 27.000 DEG C
*****
FREQ      VN(#N_0002) VP(#N_0002)
1.000E+04  9.999E-04 -1.213E-02

FREQ      VN(#N_0004) VP(#N_0004)
1.000E+04  2.257E-06 -6.979E+01

FREQ      VN(#N_0005) VP(#N_0005)
1.000E+04  5.597E-02 -1.739E-02

```

Figura 10.45 Arquivo de saída para o circuito da Figura 10.44.

Electronics Workbench

Os resultados obtidos para o Exemplo 10.6 serão agora verificados utilizando-se o Electronics Workbench. Os elementos do circuito foram introduzidos, como mostra a Figura 10.46, utilizando-se os procedimentos apresentados nos capítulos anteriores. O valor de beta foi estabelecido na listagem-padrão para o transistor *npn*, e o valor de beta = 65 foi introduzido na figura utilizando-se a opção de texto.




Figura 10.46 Circuito do Exemplo 10.6 utilizando-se o EWB.

A operação cc foi verificada com a introdução de um medidor cc (dc) na extremidade do emissor. Lembremos que, para a resposta ca, o medidor cc responde com o valor eficaz do sinal ca. O resultado é 0,708 V na entrada para um sinal aplicado de 1 V de pico. A saída de 0,691 V resulta em um ganho de $691 \text{ mV}/708 \text{ mV} = 0,975$ comparado com 0,973 no Exemplo 10.6. O ganho de corrente é $-315 \mu\text{A}/9,727 \mu\text{A} = -32,38$ comparado com $-33,61$ do Exemplo 10.6.

PROBLEMAS

§ 10.3 Efeito da Impedância de Carga (R_L)

1. Para a configuração com polarização fixa da Figura 10.47:
 - (a) Determine $A_{v_{NL}}$, Z_i e Z_o .
 - (b) Esboce o modelo de duas portas da Figura 10.2 com os parâmetros determinados no item (a).
 - (c) Calcule o ganho A_v utilizando o modelo do item (b) e a Equação (10.3).
 - (d) Determine o ganho de corrente utilizando a Equação (10.6).
 - (e) Determine A_v , Z_i e Z_o utilizando o modelo r_e e compare com as soluções anteriores.
- *2. (a) Desenhe as linhas de carga cc e ca para o circuito da Figura 10.47 sobre a curva característica da Figura 10.48.
- (b) Determine o valor pico-a-pico de I_C e V_{CE} do gráfico se V_i tiver um valor de pico de 10 mV. Determine o ganho de tensão $A_v = V_o/V_i$ e compare com a solução obtida no Problema 1.




Figura 10.47 Problemas 1, 2 e 3.

3. (a) Determine o ganho de tensão A_v para o circuito da Figura 10.47 para $R_L = 4,7 \text{ k}\Omega$, $2,2 \text{ k}\Omega$ e $0,5 \text{ k}\Omega$. Qual o efeito da redução dos valores de R_L no ganho de tensão?
- (b) Como Z_i , Z_o e $A_{v_{NL}}$ serão modificados para valores decrescentes de R_L ?

§ 10.4 Efeito da Impedância da Fonte (R_S)

- *4. Para o circuito da Figura 10.49:
 - (a) Determine $A_{v_{NL}}$, Z_i e Z_o .
 - (b) Esboce o modelo de duas portas da Figura 10.2 com os parâmetros determinados no item (a).
 - (c) Determine A_v utilizando os resultados do item (b).
 - (d) Determine A_{v_s} .
 - (e) Determine A_{v_s} utilizando o modelo r_e e compare os resultados com aqueles obtidos no item (d).




Figura 10.48 Problemas 2 e 7.

- (f) Mude R_S para 1 k Ω e determine A_v . Como A_v se modifica com a variação do valor de R_S ?
- (g) Mude R_S para 1 k Ω e determine A_{v_s} . Como A_{v_s} se modifica com a variação do valor de R_S ?
- (h) Mude R_S para 1 k Ω e determine $A_{v_{NL}}$, Z_i e Z_o . Como eles se modificam com a variação do valor de R_S ?
- (g) Mude R_L para 5,6 k Ω e R_S para 0,5 k Ω e determine os novos valores de Z_i e Z_o . Como são afetados os parâmetros de impedância pelas variações nos níveis de R_L e R_S ?




Figura 10.49 Problema 4.

§ 10.5 Efeito Combinado de R_S e R_L

- *5. Para o circuito da Figura 10.50:
- Determine $A_{v_{NL}}$, Z_i e Z_o .
 - Esboce o modelo de duas portas da Figura 10.2 com os parâmetros determinados no item (a).
 - Determine A_v e A_{v_s} .
 - Calcule A_i .
 - Mude R_L para 5,6 k Ω e calcule A_{v_s} . Qual o comportamento do ganho de tensão quando o valor de R_L aumenta?
 - Mude R_S para 0,5 k Ω (com R_L em 2,7 k Ω) e comente o efeito de redução de R_S sobre A_{v_s} .




Figura 10.50 Problemas 5, 17 e 21.

§ 10.6 Circuito TBJ EC

- Para a configuração com divisor de tensão da Figura 10.51:
 - Determine $A_{v_{NL}}$, Z_i e Z_o .
 - Esboce o modelo de duas portas da Figura 10.2 com os parâmetros determinados no item (a).
 - Calcule o ganho A_v utilizando o modelo no item (b).
 - Determine o ganho de corrente A_i .
 - Determine A_v , Z_i e Z_o utilizando o modelo r_e e compare as soluções.
- Desenhe as linhas de carga cc e ca para o circuito da Figura 10.51 sobre a curva característica da Figura 10.48.
 - Determine o valor pico-a-pico de I_C e V_{CE} do gráfico se V_i tiver um valor de pico de 10 mV. Determine o ganho de tensão $A_v = V_o/V_i$ e compare com a solução obtida no Problema 6.




Figura 10.51 Problemas 6, 7 e 8.

8. (a) Determine o ganho de tensão A_v para o circuito da Figura 10.51 para $R_L = 4,7 k\Omega$, $2,2 k\Omega$ e $0,5 k\Omega$. Qual o comportamento do ganho de tensão quando o valor de R_L diminui?
- (b) Como Z_i , Z_o e $A_{v_{NL}}$ variam para valores decrescentes de R_L ?
9. Para o circuito com estabilização do emissor da Figura 10.52:
- (a) Determine $A_{v_{NL}}$, Z_i e Z_o .
- (b) Esboce o modelo de duas portas da Figura 10.2 com os valores determinados no item (a).
- (c) Determine A_v e A_{v_s} .
- (d) Mude R_S para $1 k\Omega$. Qual é o efeito sobre $A_{v_{NL}}$, Z_i e Z_o ?
- (e) Mude R_S para $1 k\Omega$ e determine A_v e A_{v_s} . Qual o efeito do aumento dos níveis de R_S sobre A_v e A_{v_s} ?




Figura 10.52 Problema 9.

§ 10.7 Circuitos TBJ Seguidor-de-Emissor

- *10. Para o circuito da Figura 10.53:
- (a) Determine $A_{v_{NL}}$, Z_i e Z_o .
- (b) Esboce o modelo de duas portas da Figura 10.2 com os valores determinados no item (a).
- (c) Determine A_v e A_{v_s} .
- (d) Mude R_S para $1 k\Omega$ e determine A_v e A_{v_s} . Qual o efeito do aumento de R_S sobre os ganhos de tensão?
- (e) Mude R_S para $1 k\Omega$ e determine $A_{v_{NL}}$, Z_i e Z_o . Qual o efeito do aumento de R_S sobre os ganhos de tensão?
- (f) Mude R_L para $5,6 k\Omega$ e determine A_v e A_{v_s} . Qual o efeito do aumento de R_L sobre os ganhos de tensão? Mantenha R_S em seu valor original de $0,6 k\Omega$.




Figura 10.53 Problemas 10 e 18.

§ 10.8 Circuitos TBJ BC

- *11. Para o circuito base-comum da Figura 10.54:
- (a) Determine $A_{v_{NL}}$, Z_i e Z_o .
- (b) Esboce o modelo de duas portas da Figura 10.2 com os valores determinados no item (a).
- (c) Determine A_v e A_{v_s} .
- (d) Determine A_v e A_{v_s} utilizando o modelo r_e e compare com os resultados do item (c).
- (e) Mude R_S para $0,5 k\Omega$ e R_L para $2,2 k\Omega$ e calcule A_v e A_{v_s} . Qual é o efeito da variação dos valores de R_S e R_L sobre os ganhos de tensão?
- (f) Determine Z_o se R_S mudou para $0,5 k\Omega$, mantidos todos os outros parâmetros que aparecem na Figura 10.54. Como Z_o é afetado pelas mudanças nos valores de R_S ?
- (g) Determine Z_i se R_L for reduzido para $2,2 k\Omega$. Qual é o efeito de variações nos valores de R_L sobre a impedância de entrada?




Figura 10.54 Problemas 11, 19 e 22.

§ 10.9 Circuitos FET

12. Para o circuito JFET autopolarizado da Figura 10.55:
- (a) Determine $A_{v_{NL}}$, Z_i e Z_o .
- (b) Esboce o modelo de duas portas da Figura 10.2 com os valores determinados no item (a).
- (c) Determine A_v e A_{v_s} .
- (d) Mude R_L para $6,8 k\Omega$ e R_{sig} para $1 k\Omega$ e calcule os novos valores de A_v e A_{v_s} . Como os ganhos de tensão são afetados pelas variações em R_{sig} e R_L ?
- (e) Para as mesmas mudanças do item (d), determine Z_i e Z_o . Qual foi o impacto em ambas as impedâncias?




Figura 10.55 Problemas 12 e 20.

13. Para o circuito seguidor de emissor da Figura 10.56:
- Determine A_{vNL} , Z_i e Z_o .
 - Esboce o modelo de duas portas da Figura 10.2 com os valores determinados no item (a).
 - Determine A_v e A_{v_s} .
 - Mude R_L para 4,7 kΩ e calcule A_v e A_{v_s} . Qual o efeito em ambos os ganhos de tensão para valores crescentes de R_L ?
 - Mude R_{sig} para 1 kΩ (com R_L em 2,2 kΩ) e calcule A_v e A_{v_s} . Qual o efeito em ambos os ganhos de tensão para valores crescentes de R_{sig} ?
 - Mude R_L para 4,7 kΩ e R_{sig} para 1 kΩ e calcule Z_i e Z_o . Qual o efeito sobre esses parâmetros?




Figura 10.56 Problema 13.

- *14. Para a configuração porta-comum da Figura 10.57:
- Determine A_{vNL} , Z_i e Z_o .
 - Esboce o modelo de duas portas da Figura 10.2 com os parâmetros determinados no item (a).
 - Determine A_v e A_{v_s} .
 - Mude R_L para 2,2 kΩ e calcule A_v e A_{v_s} . Qual o efeito sobre os ganhos de tensão decorrente da variação em R_L ?
 - Mude R_{sig} para 0,5 kΩ (com R_L em 4,7 kΩ) e calcule A_v e A_{v_s} . Qual o efeito sobre os ganhos de tensão decorrente da variação em R_{sig} ?
 - Mude R_L para 2,2 kΩ e R_{sig} para 0,5 kΩ e calcule Z_i e Z_o . Qual o efeito sobre esses parâmetros?




Figura 10.57 Problema 14.

§ 10.11 Sistemas em Cascata

- *15. Para o sistema em cascata da Figura 10.58 com dois estágios idênticos, determine:
- O ganho de tensão com carga de cada estágio.
 - O ganho total do sistema, A_v e A_{v_s} .
 - O ganho de corrente com carga de cada estágio.
 - O ganho de corrente total do sistema.
 - Como Z_i é afetado pelo segundo estágio e por R_L .
 - Como Z_o é afetado pelo primeiro estágio e por R_s .
 - A relação de fase entre V_o e V_i .
- *16. Para o sistema em cascata da Figura 10.59, determine:
- O ganho de tensão com carga de cada estágio.
 - O ganho total do sistema, A_v e A_{v_s} .
 - O ganho de corrente com carga de cada estágio.
 - O ganho de corrente total do sistema.
 - Como Z_i é afetado pelo segundo estágio e por R_L .
 - Como Z_o é afetado pelo primeiro estágio e por R_s .
 - A relação de fase entre V_o e V_i .




Figura 10.58 Problema 15.




Figura 10.59 Problema 16.

§ 10.13 Análise Computacional

17. Utilizando o PSpice para Windows, determine o valor de V_o para $V_s = 1$ mV no circuito da Figura 10.50. Para os elementos capacitivos, admita uma frequência de 1 kHz.
18. Repita o Problema 17 para o circuito da Figura 10.53 e compare os resultados com os do Problema 10.
19. Repita o Problema 17 para o circuito da Figura 10.54 e compare os resultados com os do Problema 11.
20. Repita o Problema 17 para o circuito da Figura 10.55 e compare os resultados com os do Problema 12.
21. Repita o Problema 17 utilizando o Electronics Workbench.
22. Repita o Problema 19 utilizando o Electronics Workbench.

CAPÍTULO

Resposta em Frequência do TBJ e JFET

11

11.1 INTRODUÇÃO

A análise até agora se limitou a uma frequência específica. Para o amplificador, usou-se uma frequência que em geral permitiu ignorar os efeitos dos elementos capacitivos, limitando a análise somente aos elementos resistivos e fontes independentes e controladas. Verificaremos agora os efeitos da frequência no circuito introduzidos pelos capacitores maiores nas baixas frequências e pelos elementos capacitivos menores de dispositivos ativos nas altas frequências. Como a análise abrange uma ampla faixa de frequência, será definida a escala logarítmica que será utilizada ao longo da análise. Além disso, como a indústria normalmente utiliza uma escala em decibéis nos seus gráficos de frequência, o conceito de decibel será apresentado com certa profundidade. As semelhanças entre as análises da resposta em frequência do TBJ e do FET permitem abordá-las em um mesmo capítulo.

11.2 LOGARITMOS

Nesta área não há alternativa senão conhecer bem a função logarítmica. O gráfico de uma variável em uma faixa ampla, a comparação de valores com números de grande magnitude, a identificação de valores especialmente importantes no projeto, a revisão do circuito e os procedimentos de análise são todas facilitadas pelo uso da função logarítmica.

Para a primeira etapa da explicação do conceito de relação entre as variáveis de uma função logarítmica, considere as seguintes equações matemáticas:

$$a = b^x, \quad x = \log_b a \quad (11.1)$$

As variáveis a , b e x são as mesmas em cada equação. Se a é determinado tomando-se a base b e elevando-a à potência x , o mesmo x é obtido se o log de a for calculado para a base b . Por exemplo, se $b = 10$ e $x = 2$:

$$a = b^x = (10)^2 = 100$$

mas $x = \log_b a = \log_{10} 100 = 2$

Em outras palavras, se você tivesse que calcular a potência de um número que resulta em determinado valor, como o mostrado a seguir:

$$10.000 = 10^x$$

o valor de x será determinado através da função logarítmica. Ou seja:

$$x = \log_{10} 10.000 = 4$$

Para a indústria eletroeletrônica e para a maioria dos trabalhos científicos, a base na equação logarítmica é limitada a dois valores somente: 10 e o número $e = 2,71828...$

Logaritmos de base 10 são chamados de *logaritmos comuns*, enquanto os de base e são denominados *logaritmos naturais*. Em resumo:

$$\text{Logaritmo comum: } x = \log_{10} a \quad (11.2)$$

$$\text{Logaritmo natural: } y = \log_e a \quad (11.3)$$

A relação entre os dois é:

$$\log_e a = 2,3 \log_{10} a \quad (11.4)$$

Nas calculadoras científicas atuais, o logaritmo comum normalmente é acionado pela tecla **log** e o logaritmo natural pela tecla **ln**.

EXEMPLO 11.1

Utilizando a calculadora, determine o logaritmo dos seguintes números na base indicada.

- (a) $\log_{10} 10^6$.
- (b) $\log_e e^3$.
- (c) $\log_{10} 10^{-2}$.
- (d) $\log_e e^{-1}$.

Solução

- (a) 6 (b) 3 (c) -2 (d) -1

Os resultados do Exemplo 11.1 revelam claramente que o logaritmo de um número elevado a uma potência é simplesmente a potência do número se o número for igual à base do logaritmo. No próximo exemplo, a base e a variável x não estão relacionadas por uma potência inteira da base.

EXEMPLO 11.2

Utilizando a calculadora, determine o logaritmo dos seguintes números.

- (a) $\log_{10} 64$.
(b) $\log_e 64$.
(c) $\log_{10} 1600$.
(d) $\log_{10} 8000$.

Solução

- (a) 1,806 (b) 4,159 (c) 3,204 (d) 3,903

Observe nos itens (a) e (b) do Exemplo 11.2 que os logaritmos $\log_{10} a$ e $\log_e a$ realmente se relacionam como mostrado na Equação (11.4). Além disso, veja que o logaritmo de um número não aumenta na mesma proporção que o número. Ou seja, 8.000 é 125 vezes maior do que 64, mas o logaritmo de 8.000 é apenas cerca de 2,16 vezes maior do que o valor do logaritmo de 64, o que revela uma relação não-linear. A Tabela 11.1 mostra como o logaritmo de um número aumenta à medida que varia seu expoente. Se o antilogaritmo de um número for desejado, as funções 10^x ou e^x da calculadora são empregadas.

Tabela 11.1

$\log_{10} 10^0$	= 0
$\log_{10} 10$	= 1
$\log_{10} 100$	= 2
$\log_{10} 1.000$	= 3
$\log_{10} 10.000$	= 4
$\log_{10} 100.000$	= 5
$\log_{10} 1.000.000$	= 6
$\log_{10} 10.000.000$	= 7
$\log_{10} 100.000.000$	= 8
e assim por diante	

EXEMPLO 11.3

Utilizando uma calculadora, determine o antilogaritmo das seguintes expressões

- (a) $1,6 = \log_{10} a$.
(b) $0,04 = \log_e a$.

Solução

- (a) $a = 10^{1,6}$

Teclas da calculadora: **1** **.** **6** **2nd F** **10^x**
 $e a = 39,81$

- (b) $a = e^{0,04}$

Teclas da calculadora: **0** **.** **0** **4** **2nd F** **e^x**
 $e a = 1,0408$

Como a análise restante deste capítulo emprega o logaritmo comum, vamos rever agora algumas propriedades dos logaritmos aplicadas a ele. Em geral, contudo, as mesmas relações são válidas para logaritmos em qualquer base.

$$\log_{10} 1 = 0 \quad (11.5)$$

Como revelado pela Tabela 11.1, já que $10^0 = 1$:

$$\log_{10} \frac{a}{b} = \log_{10} a - \log_{10} b \quad (11.6)$$

que para o caso especial de $a = 1$ se torna:

$$\log_{10} \frac{1}{b} = -\log_{10} b \quad (11.7)$$

revelando que, para todo b maior do que 1, o logaritmo de um número menor do que 1 é sempre negativo.

$$\log_{10} ab = \log_{10} a + \log_{10} b \quad (11.8)$$

Em cada caso, as equações que empregarem logaritmo natural terão o mesmo formato.

EXEMPLO 11.4

Utilizando uma calculadora, determine o logaritmo dos seguintes números:

- (a) $\log_{10} 0,5$.
(b) $\log_{10} \frac{4000}{250}$.
(c) $\log_{10} (0,6 \times 30)$.

Solução

- (a) -0,3
(b) $\log_{10} 4000 - \log_{10} 250 = 3,602 - 2,398 = 1,204$

$$\text{Verificando: } \log_{10} \frac{4000}{250} = \log_{10} 16 = 1,204$$

- (c) $\log_{10} 0,6 + \log_{10} 30 = -0,2218 + 1,477 = 1,255$

$$\text{Verificando: } \log_{10} (0,6 \times 30) = \log_{10} 18 = 1,255$$

O uso de escalas logarítmicas pode expandir significativamente a faixa de variação de uma variável específica em um gráfico. A maioria das folhas para gráfico




Figura 11.1 Folha de gráfico semilog.

disponíveis é do tipo semilog ou log-duplo (log-log). O termo *semi* (significando metade) indica que somente uma das duas escalas é log, e log-duplo indica que ambas o são. A Figura 11.1 mostra uma escala semilog. Observe que a escala vertical é linear, com divisões igualmente espaçadas. O intervalo entre as linhas da escala log é mostrado no mesmo gráfico.

O log de 2 na base 10 é aproximadamente 0,3. O intervalo de 1 ($\log_{10} 1 = 0$) para 2 é, portanto, 30% da extensão total. O log de 3 na base 10 é 0,4771, aproximadamente 48% da extensão (quase a metade da distância entre os pontos de potência de 10 na escala log). Como $\log_{10} 5 \approx 0,7$, marca-se o ponto correspondente no gráfico a 70% do intervalo total. Observe que o intervalo é o mesmo entre quaisquer dois números que diferem apenas pela potência de 10. Observe os valores numéricos resultantes e o espaçamento, pois normal-

mente os gráficos apresentam apenas as marcações indicadas na Figura 11.2 devido à falta de espaço. Veja que as barras maiores nessa figura estão associadas aos valores numéricos 0,3, 3 e 30; as barras de comprimento intermediário indicam os valores 0,5, 5 e 50 e as barras menores indicam 0,7, 7 e 70.

Não se esqueça de que o gráfico de uma função em uma escala log pode modificar o aspecto da forma de onda quando comparado ao gráfico em uma escala linear. Uma reta no gráfico de uma função linear pode se tornar uma curva em uma escala log, enquanto o gráfico de uma função não-linear em uma escala linear pode produzir uma linha reta numa escala log. O importante é interpretarmos os resultados extraídos considerando o espaçamento das figuras 11.1 e 11.2. Isso ocorrerá com alguns dos gráficos log-log apresentados posteriormente no livro.




Figura 11.2 Identificação da posição das marcas em uma escala log.

11.3 DECIBÉIS

O conceito de *decibel* (dB) e os cálculos associados serão cada vez mais importantes nas seções restantes deste capítulo. O termo *decibel* está ligado ao fato de que potência e níveis de áudio são relacionados em base logarítmica. Ou seja, um aumento no valor da potência, digamos, de 4 W para 16 W não resulta em um aumento no nível de áudio por um fator de $16/4 = 4$. O aumento será por um fator de 2, obtido da potência de 4: $(4)^2 = 16$. Para uma variação de 4 W para 64 W, o nível de áudio triplicará, já que $(4)^3 = 64$. Em forma logarítmica, a relação pode ser escrita como $\log_4 64 = 3$.

O termo *bel* origina-se do sobrenome de Alexander Graham Bell. Para a padronização, o *bel* (B) foi definido pela seguinte equação, que relaciona os valores de potência P_1 e P_2 :

$$G = \log_{10} \frac{P_2}{P_1} \quad \text{bel} \quad (11.9)$$

Verificou-se, entretanto, que bel era uma unidade de medida grande demais para propósitos práticos. Por isso, foi definido o decibel (dB), de modo que 10 decibéis = 1 bel. Portanto:

$$G_{\text{dB}} = 10 \log_{10} \frac{P_2}{P_1} \quad \text{dB} \quad (11.10)$$

As especificações de equipamentos eletrônicos de comunicações (amplificadores, microfones etc.) são normalmente dadas em decibéis. A Equação (11.10) indica claramente, entretanto, que a unidade decibel é uma medida da diferença em amplitude entre *dois* valores de potência. Para uma potência de saída especificada (P_2) deve haver um valor de potência de referência (P_1). O valor de referência normalmente aceito é 1 mW, embora ocasionalmente se utilize o padrão mais antigo de 6 mW. A resistência associada com o nível de potência 1 mW é 600 Ω , que é o valor da impedância característica das linhas de transmissão de áudio. Quando o valor 1 mW é empregado como valor de referência, o símbolo de decibel é geralmente dBm. Na forma de equação:

$$G_{\text{dBm}} = 10 \log_{10} \frac{P_2}{1 \text{ mW}} \bigg|_{600 \Omega} \quad \text{dBm} \quad (11.11)$$

Há uma segunda equação para decibéis muito utilizada que pode ser mais bem descrita pelo sistema da Figura 11.3. Para V_i igual a um valor V_1 , $P_1 = V_1^2/R_i$, onde R_i é a resistência de entrada do sistema da Figura 11.3. Se V_i aumentar para V_2 , então $P_2 = V_2^2/R_i$. Se na Equação (11.10) substituirmos P_1 e P_2 para determinar a diferença resultante em decibéis entre os valores de potência:

$$G_{\text{dB}} = 10 \log_{10} \frac{P_2}{P_1} = 10 \log_{10} \frac{V_2^2/R_i}{V_1^2/R_i} = 10 \log_{10} \left(\frac{V_2}{V_1} \right)^2$$

e

$$G_{\text{dB}} = 20 \log_{10} \frac{V_2}{V_1} \quad \text{dB} \quad (11.12)$$




Figura 11.3 Configuração empregada na discussão da Equação (11.12).

O efeito de impedâncias diferentes ($R_1 \neq R_2$) costuma ser ignorado, e a Equação (11.12) é aplicada apenas para estabelecer uma base de comparação entre os valores — tensão ou corrente. Para essas situações, o ganho em decibel deve ser denominado *ganho de tensão ou corrente em decibéis*, para diferenciá-lo do decibel empregado para valores de potência.

Uma das vantagens de usar uma relação logarítmica é a maneira como ela pode ser aplicada em estágios em cascata. Por exemplo, o ganho de tensão total de um sistema em cascata é dado por:

$$|A_{v_r}| = |A_{v_1}| |A_{v_2}| |A_{v_3}| \cdots |A_{v_r}| \quad (11.13)$$

Aplicando a relação logarítmica apropriada obtemos:

$$G_v = 20 \log_{10} |A_{v_r}| = 20 \log_{10} |A_{v_1}| + 20 \log_{10} |A_{v_2}| + 20 \log_{10} |A_{v_3}| + \cdots + 20 \log_{10} |A_{v_r}| \quad (\text{dB}) \quad (11.14)$$

Isso significa que o ganho em decibel de um sistema em cascata é simplesmente a soma dos ganhos em dB de cada estágio, ou seja:

$$G_{\text{dB}_r} = G_{\text{dB}_1} + G_{\text{dB}_2} + G_{\text{dB}_3} + \cdots + G_{\text{dB}_r} \quad \text{dB} \quad (11.15)$$

Com o intuito de obter uma associação entre valores em dB e ganhos de tensão, desenvolveu-se a Tabela 11.2. Observe antes de tudo que um ganho de 2 é equivalente a +6 dB e que uma atenuação de 2 (ganho de 1/2) corresponde a -6 dB.

Tabela 11.2

Ganho de tensão, V_o/V_i	Valor em dB
0,5	-6
0,707	-3
1	0
2	6
10	20
40	32
100	40
1.000	60
10.000	80
etc.	

Uma variação em V_o/V_i de 1 para 10, 10 para 100 ou 100 para 1.000 é equivalente sempre a um aumento de 20 dB. Quando $V_o = V_i$, $V_o/V_i = 1$ o valor em dB é 0. Para um ganho altíssimo de 1000, o valor em dB é 60. Para um ganho muito mais elevado, 10.000, o valor em dB é 80, que corresponde a um aumento de apenas 20 dB — um resultado da relação logarítmica. A Tabela 11.2 mostra claramente que ganhos de tensão maiores do que 50 dB podem ser considerados bastante elevados.

EXEMPLO 11.5

Encontre o valor do ganho que corresponde a um ganho em dB de 100.

Solução

Da Equação (11.10):

$$G_{dB} = 10 \log_{10} \frac{P_2}{P_1} = 100 \text{ dB} \rightarrow \log_{10} \frac{P_2}{P_1} = 10$$

de maneira que

$$\frac{P_2}{P_1} = 10^{10} = 10.000.000.000$$

Esse exemplo mostra a faixa de valores em dB que encontramos em dispositivos reais. Certamente, um cálculo em decibel que resulte próximo de 100 deve ser questionado de imediato.

EXEMPLO 11.6

A potência de entrada de um dispositivo é de 10.000 W, para uma tensão de 1.000 V. A potência de saída é de 500 W e a impedância de saída é de 20 Ω .

- Determine o ganho de potência em decibéis.
- Determine o ganho de tensão em decibéis.
- Explique por que os itens (a) e (b) estão ou não de acordo.

Solução

(a)

$$G_{dB} = 10 \log_{10} \frac{P_o}{P_i} = 10 \log_{10} \frac{500 \text{ W}}{10 \text{ kW}} = 10 \log_{10} \frac{1}{20} = -10 \log_{10} 20 \\ = -10(1,301) = -13,01 \text{ dB}$$

(b)

$$G_v = 20 \log_{10} \frac{V_o}{V_i} = 20 \log_{10} \frac{\sqrt{PR}}{1000} = 20 \log_{10} \frac{\sqrt{(500 \text{ W})(20 \Omega)}}{1000 \text{ V}} \\ = 20 \log_{10} \frac{100}{1000} = 20 \log_{10} \frac{1}{10} = -20 \log_{10} 10 = -20 \text{ dB}$$

(c)

$$R_i = \frac{V_i^2}{P_i} = \frac{(1 \text{ kV})^2}{10 \text{ kW}} = \frac{10^6}{10^4} = 100 \Omega \neq R_o = 20 \Omega$$

EXEMPLO 11.7

Um amplificador com 40 W de saída é conectado a um alto-falante de 10 Ω .

- Calcule a potência de entrada quando o ganho de potência é de 25 dB.
- Calcule a tensão de entrada quando o ganho de tensão do amplificador é de 40 dB.

Solução

(a) Equação (11.10):

$$25 = 10 \log_{10} \frac{40 \text{ W}}{P_i} \Rightarrow P_i = \frac{40 \text{ W}}{\text{antilog}(2,5)} = \frac{40 \text{ W}}{3,16 \times 10^2} \\ = \frac{40 \text{ W}}{316} \approx 126,5 \text{ mW}$$

$$(b) G_v = 20 \log_{10} \frac{V_o}{V_i} \Rightarrow 40 = 20 \log_{10} \frac{V_o}{V_i}$$

$$\frac{V_o}{V_i} = \text{antilog } 2 = 100$$

$$V_o = \sqrt{PR} = \sqrt{(40 \text{ W})(10 \Omega)} = 20 \text{ V}$$

$$V_i = \frac{V_o}{100} = \frac{20 \text{ V}}{100} = 0,2 \text{ V} = 200 \text{ mV}$$

Mathcad

Há diversas maneiras de se obter o logaritmo de um número ou de uma expressão utilizando-se o Mathcad. A mais direta é simplesmente digitar $\log(\quad)$, inserir a quantidade desejada entre os parênteses e selecionar o sinal de igualdade. O resultado surgirá imediatamente.

Outro método é utilizar a sequência **View-Toolbars-Calculator**, e o **Calculator**, com todas as suas opções, aparecerá na tela. Selecionar **log** resultará em $\log(\quad)$, que requer a digitação da quantidade entre os parênteses.

Pode-se também utilizar a sequência **Insert-Function**, que resultará em uma caixa de diálogo **Insert-Function**, na qual se pode escolher **Log e Exponential** em **Funcion Category** e **Log** em **Funcion Name**.

Para o Exemplo 11.6, o item (a) surgirá como mostra a Figura 11.4. No exemplo 11.7 é necessário o antilogaritmo no item (b). Tenha em mente que, se $x = \log_a b$, então $a = b^x$ basta simplesmente inserir $b = 10$ e $x = 2$ na equação $a = 10^2 = 100$, como mostra a Figura 11.4. Para você obter a potência de um número utilizando o Mathcad, basta utilizar as teclas **Shift + ^** e inserir a potência seguida do sinal de igualdade.

$$10 \cdot \log \left(\frac{500}{1 \cdot 10^4} \right) = -13.01$$

$$10^2 = 100$$

Figura 11.4 Exemplo 11.6, item (a), utilizando o Mathcad.

11.4 CONSIDERAÇÕES GERAIS SOBRE FREQUÊNCIA

A frequência do sinal aplicado pode ter um efeito pronunciado na resposta de um circuito simples ou multi-estágio. A análise realizada até então se baseou no espectro de frequências médias. Em baixas frequências não se pode mais substituir os capacitores de acoplamento e de desvio por curtos-circuitos, pois, nessa faixa de frequência, suas reatâncias não são mais desprezíveis. Em altas frequências, os parâmetros dependentes da frequência dos circuitos equivalentes para pequenos sinais e as capacitâncias parasitas do circuito limitarão a resposta do sistema. O aumento do número de estágios em um sistema em cascata limitará também tanto a resposta em alta frequência como a resposta para baixas frequências.

As curvas de ganho de um amplificador com acoplamento RC, direto e por transformador, são mostradas na Figura 11.5. Observe que a escala horizontal é uma escala logarítmica, permitindo a representação das regiões de baixas, altas e médias frequências foram definidas. Além disso, os motivos principais da redução do ganho nas altas e baixas frequências foram indicados dentro de parênteses. Para o amplificador com acoplamento RC, a queda nas baixas frequências é devida ao aumento na reatância de C_C , C_S ou C_E e, nas altas frequências, a queda é resultado da capacitância parasita de alguns elementos e do ganho

dependente da frequência dos dispositivos ativos. Para você compreender a queda no ganho em sistemas com acoplamento por transformador, é necessário compreender tanto a 'operação de transformação' quanto o circuito equivalente do transformador. Digamos, no momento, que é devido ao 'curto' (através dos terminais de entrada do transformador) da reatância indutiva em baixas frequências, ($X_L = 2\pi fL$). O ganho deve, obviamente, ser zero em $f = 0$, já que nesse ponto não há um fluxo variável através do núcleo para induzir uma tensão no secundário do transformador. Como indicado na Figura 11.5, a resposta em alta frequência é controlada principalmente pela capacitância entre as espiras dos enrolamentos primário e secundário. Para o amplificador com acoplamento direto, não há capacitores de acoplamento ou de desvio que proporcionem uma queda no ganho em baixas frequências. Como indica a figura, trata-se de uma resposta plana até a frequência de corte superior, que é determinada pelas capacitâncias parasitas do circuito, ou pela dependência do ganho com a frequência dos dispositivos ativos.

Para cada sistema da Figura 11.5, há uma faixa de frequências na qual o valor do ganho é igual ou próximo ao valor nas frequências médias. Para estabelecer os limites de frequência em que temos um alto ganho relativo, $0,707A_{méd}$ é o ganho escolhido para especificar a frequência de corte. As frequências correspondentes f_1 e f_2 são normalmente chamadas de frequências de *canto*, *corte*, *banda*, *quebra*, ou *meia potência*. O fator 0,707 foi esco-




Figura 11.5 Ganho versus frequência para (a) amplificadores com acoplamento RC; (b) amplificadores com acoplamento a transformador; (c) amplificadores com acoplamento direto.

lhido porque, nesse nível, a potência de saída é metade do valor na banda média, isso é, nas médias frequências:

$$P_{out} = \frac{|V_o|^2}{R_o} = \frac{|A_{v_{med}} V_i|^2}{R_o}$$

e nas frequências de meia potência:

$$P_{out} = \frac{|0,707 A_{v_{med}} V_i|^2}{R_o} = 0,5 \frac{|A_{v_{med}} V_i|^2}{R_o}$$

e $P_{out} = 0,5 P_{out}$ (11.16)

A largura de banda (ou banda passante) de cada sistema é determinada por f_1 e f_2 , ou seja:

largura de banda (BW) = $f_2 - f_1$ (11.17)

Para aplicações em sistemas de comunicações (áudio e vídeo), um gráfico em decibel do ganho de tensão *versus* frequência é mais adequado do que aquele que aparece na Figura 11.5. Antes de se obter o gráfico logarítmico, entretanto, a curva geralmente é normalizada, como mostrado na Figura 11.6. Nessa figura, o ganho em cada frequência é dividido pelo valor do ganho no meio da faixa. Obviamente, o valor normalizado no meio da faixa é 1, como indicado. Nas frequências de meia potência, o valor resultante é $0,707 = 1/\sqrt{2}$. O gráfico em decibel agora pode ser obtido aplicando-se a Equação (11.12) da seguinte maneira:

$$\left. \frac{A_v}{A_{v_{med}}} \right|_{dB} = 20 \log_{10} \frac{A_v}{A_{v_{med}}} \quad (11.18)$$

Para as frequências no meio da faixa, $20 \log_{10} 1 = 0$ e, para as frequências de corte, $20 \log_{10} 1/\sqrt{2} = -3$ dB. Esses valores estão indicados no gráfico da Figura 11.7. Quanto menor a razão, mais negativo é o valor em dB.

Em grande parte da análise a seguir, o gráfico em decibel só será empregado para as regiões de baixas e altas frequências. Por isso, não se esqueça da Figura 11.7, a qual permite uma visualização da resposta completa do sistema.

Devemos nos lembrar de que a maioria dos amplificadores introduz um desvio de fase de 180° entre os sinais de entrada e de saída. Na verdade, isso só é válido para as frequências no meio da faixa. Em baixas frequências, o desvio de fase é de tal maneira que V_o está atrasada em relação a V_i por um ângulo elevado. Em altas frequências, o desvio de fase é menor do que 180° . A Figura 11.8 mostra uma curva de fase para um amplificador com acoplamento RC.

11.5 ANÁLISE PARA BAIXAS FREQUÊNCIAS — DIAGRAMA DE BODE

Para o amplificador TBJ ou FET de único estágio, nas baixas frequências, a frequência de corte é determinada




Figura 11.6 Gráfico do ganho normalizado *versus* frequência.




Figura 11.7 Gráfico em decibéis para o ganho *versus* frequência da Figura 11.6.




Figura 11.8 Curva de fase para um amplificador com acoplamento RC.

pela combinação R - C pelos capacitores C_C , e pela rede C_E e C_S que determina os parâmetros resistivos. Na verdade, pode ser estabelecido para cada elemento capacitivo um circuito R - C semelhante ao da Figura 11.9 e pode ser determinada a frequência na qual a tensão cai a 0,707 do seu valor máximo. Uma vez determinadas as frequências de corte para cada capacitor, a frequência de corte inferior do sistema pode ser determinada.




Figura 11.9 Combinação R - C que definirá a frequência de corte inferior.

Nossa análise, portanto, começará com a combinação R - C em série da Figura 11.9 e com o desenvolvimento de um método que resulte no traçado da curva de resposta de frequência com um mínimo de tempo e esforço. Em frequências muito altas:

$$X_C = \frac{1}{2\pi fC} \cong 0 \Omega$$

e o capacitor pode ser substituído pelo curto-circuito equivalente, como mostrado na Figura 11.10. O resultado é que $V_o \cong V_i$ para altas frequências. Em $f = 0$ Hz:

$$X_C = \frac{1}{2\pi fC} = \frac{1}{2\pi(0)C} = \infty \Omega$$

e a aproximação de circuito aberto pode ser aplicada, como mostra a Figura 11.11, com o resultado $V_o = 0$ V.




Figura 11.10 Circuito R - C da Figura 11.9 em frequências muito altas.




Figura 11.11 Circuito R - C da Figura 11.9 em $f = 0$ Hz.

Entre os dois extremos, a razão $A_v = V_o/V_i$ variará da forma mostrada na Figura 11.12. À medida que a frequência aumenta, a reatância capacitiva diminui, e maior é a porção da tensão de entrada que surge nos terminais de saída.

As tensões de saída e entrada são relacionadas pela regra do divisor de tensão:

$$V_o = \frac{RV_i}{R + X_C}$$




Figura 11.12 Resposta em baixas frequências do circuito R - C da Figura 11.9.

com a amplitude de V_o determinada por:

$$V_o = \frac{RV_i}{\sqrt{R^2 + X_C^2}}$$

Para o caso especial onde $X_C = R$:

$$V_o = \frac{RV_i}{\sqrt{R^2 + X_C^2}} = \frac{RV_i}{\sqrt{R^2 + R^2}} = \frac{RV_i}{\sqrt{2R^2}} = \frac{RV_i}{\sqrt{2}R} = \frac{1}{\sqrt{2}}V_i$$

$$e \quad |A_v| = \frac{V_o}{V_i} = \frac{1}{\sqrt{2}} = 0,707|_{X_C=R} \quad (11.19)$$

que é o valor indicado na Figura 11.12. Em outras palavras, na frequência em que $X_C = R$, a saída será 70,7% da entrada para o circuito da Figura 11.9.

A frequência em que isso ocorre é determinada a partir de:

$$X_C = \frac{1}{2\pi f_1 C} = R$$

$$e \quad f_1 = \frac{1}{2\pi RC} \quad (11.20)$$

Em logaritmo:

$$G_v = 20 \log_{10} A_v = 20 \log_{10} \frac{1}{\sqrt{2}} = -3 \text{ dB}$$

Enquanto em $A_v = V_o/V_i = 1$ ou $V_o = V_i$ (o valor máximo):

$$G_v = 20 \log_{10} 1 = 20(0) = 0 \text{ dB}$$

Na Figura 11.7 percebemos que há uma queda de 3 dB no ganho em relação ao valor no meio da faixa, quando $f = f_1$. Posteriormente constataremos que um circuito RC determinará a frequência de corte inferior para um TBJ, e f_1 será especificada pela Equação (11.20).

Se a equação do ganho for descrita como:

$$A_v = \frac{V_o}{V_i} = \frac{R}{R - jX_C} = \frac{1}{1 - j(X_C/R)} = \frac{1}{1 - j(1/\omega CR)} = \frac{1}{1 - j(1/2\pi fCR)}$$

e utilizando a frequência definida há pouco:

$$A_v = \frac{1}{1 - j(f_1/f)} \quad (11.21)$$

Na forma de amplitude e fase:

$$A_v = \frac{V_o}{V_i} = \frac{1}{\sqrt{1 + (f_1/f)^2}} \angle \underbrace{-\tan^{-1}(f_1/f)}_{\substack{\text{de fase pelo qual } V_o \\ \text{está adiantada em} \\ \text{relação a } V_i}} \quad (11.22)$$

Para a amplitude quando $f = f_1$:

$$|A_v| = \frac{1}{\sqrt{1 + (1)^2}} = \frac{1}{\sqrt{2}} = 0,707 \rightarrow -3 \text{ dB}$$

Na forma de logaritmo, o ganho em dB é:

$$A_{v(\text{dB})} = 20 \log_{10} \frac{1}{\sqrt{1 + (f_1/f)^2}} \quad (11.23)$$

$$\begin{aligned} A_{v(\text{dB})} &= -20 \log_{10} \left[1 + \left(\frac{f_1}{f} \right)^2 \right]^{1/2} \\ &= -\left(\frac{1}{2}\right)(20) \log_{10} \left[1 + \left(\frac{f_1}{f} \right)^2 \right] \\ &= -10 \log_{10} \left[1 + \left(\frac{f_1}{f} \right)^2 \right] \end{aligned}$$

Para frequências onde $f \ll f_1$ ou $(f_1/f)^2 \gg 1$, a equação anterior pode ser aproximada por

$$A_{v(\text{dB})} = -10 \log_{10} \left(\frac{f_1}{f} \right)^2$$

e finalmente:

$$A_{v(\text{dB})} = -20 \log_{10} \frac{f_1}{f} \quad f \ll f_1 \quad (11.24)$$

Ignorando a condição $f \ll f_1$ temporariamente, o gráfico da Equação (11.24) em uma escala log de frequência produzirá resultados muito utilizados em futuros gráficos em decibel.

$$\text{Em } f = f_1: \frac{f_1}{f} = 1 \text{ e } -20 \log_{10} 1 = 0 \text{ dB}$$

$$\text{Em } f = \frac{1}{2} f_1: \frac{f_1}{f} = 2 \text{ e } -20 \log_{10} 2 \approx -6 \text{ dB}$$

$$\text{Em } f = \frac{1}{4} f_1: \frac{f_1}{f} = 4 \text{ e } -20 \log_{10} 4 \approx -12 \text{ dB}$$

$$\text{Em } f = \frac{1}{10} f_1: \frac{f_1}{f} = 10 \text{ e } -20 \log_{10} 10 = -20 \text{ dB}$$

A representação desses pontos está indicada na Figura 11.13 de $0,1f_1$ até f_1 . Observe que esses resultados fornecem uma reta quando colocados em uma escala log. Na mesma figura é desenhada outra reta para a condição de 0 dB, onde $f \gg f_1$. Conforme já mencionado, os segmentos de reta (assíntotas) são precisos para 0 dB quando $f \gg f_1$, para a reta horizontal, e quando $f_1 \gg f$, para a reta inclinada. Sabemos, no entanto, que quando $f = f_1$, há uma queda de 3 dB no ganho em relação ao valor no meio da faixa. Utilizando essa informação associada ao traçado dos segmentos de reta, podemos montar um gráfico razoavelmente exato da resposta em frequência, como indicado na mesma figura. O gráfico de assíntotas com pontos de quebra associados é chamado de *diagrama de Bode* da amplitude *versus* frequência.

Os cálculos anteriores e a própria curva mostram claramente que:

Multiplicando-se a frequência por 2, equivalente a 1 oitava, obtém-se uma alteração de 6 dB no ganho, como pode ser observado pelo aumento de ganho de $f_1/2$ para f_1 .

Como podemos observar pelo aumento no ganho de $f_1/2$ para f_1 :

Para uma variação de 10:1 na frequência, equivalente a uma década, há uma variação de 20 dB no ganho, como pode ser notado de $f_1/10$ para f_1 .




Figura 11.13 Diagrama de Bode para a região de baixas frequências.

A partir de agora, podemos obter facilmente um gráfico em decibel para uma função com o formato da Equação (11.24). Primeiro determine f_1 do circuito e depois esboce duas assíntotas — uma ao longo da reta de 0 dB e a outra passando por f_1 , com uma inclinação de 6 dB / oitava ou 20 dB / década. Finalmente, encontre o ponto de 3 dB em f_1 e esboce a curva.

EXEMPLO 11.8

Para o circuito da Figura 11.14:

- Determine a frequência de corte.
- Esboce as assíntotas e localize o ponto de -3 dB.
- Esboce a curva de resposta em frequência.




Figura 11.14 Problema 11.8.

Solução

$$(a) f_1 = \frac{1}{2\pi RC} = \frac{1}{(6,28)(5 \times 10^3 \Omega)(0,1 \times 10^{-6} \text{ F})} \approx 318,5 \text{ Hz}$$

(b) e (c) Veja a Figura 11.15.




Figura 11.15 Resposta em frequência para o circuito R-C da Figura 11.14.

Mathcad

O Mathcad será agora utilizado para a obtenção do gráfico do ganho em dB para o Exemplo 11.8 utilizando a Equação (11.23) sem a utilização dos métodos introduzidos no desenvolvimento da Equação (11.24). Em outras palavras, a resposta obtida será um gráfico de ponto a ponto da equação de ganho.

O primeiro passo é estabelecer a extensão da variável horizontal, frequência (f). Isso pode ser feito digitando-se f e em seguida **Shift**: para obter os sinais de dois-pontos e de igualdade mostrados na Figura 11.16. A seguir, tentando obter algo semelhante à curva da Figura 11.15, escolhemos uma frequência inicial de 10 Hz, como também indica a Figura 11.16. Definimos, então, uma faixa, selecionando a tecla de ponto-e-vírgula para a obtenção de dois pontos sequenciais logo após o número 10. Finalmente, o limite máximo de 10 kHz foi selecionado com 1 seguido de um * para multiplicação e 10 para a quarta potência através da tecla ^ e o número 4. A faixa da variável f foi então definida para a equação a seguir.

Utilizando a letra maiúscula **A** para representar amplificação (ganho), a variável em função da qual o ganho será determinado **deve** ser definida por (f). Esquecer de inseri-lo resulta em uma resposta sem sentido. A equação deve ser então inserida, prestando-se atenção especial à localização dos **placeholders** (pequenos retângulos escuros), que podem ser movidos utilizando-se as teclas **direcionais** ($\leftarrow \rightarrow$). Além disso, pode-se retroceder em uma equação com a tecla **backspace**; mas, à medida que você retrocede, os valores à esquerda do componente vertical do **placeholder** são pedidos — o que não ocorre quando se utiliza a tecla de direcionamento. A **barra de espaço** permite também que se retroceda na equação.

Criemos agora o gráfico. Posicione primeiramente a pequena cruz na área em que se deseja gerar o gráfico. Digite **A(f)** e selecione **Insert-Graph-X-Y Plot** ou **View-Toolbars-Graph** para obter **Graph palette**, onde é possível escolher **X-Y Plot Shift+2**. O resultado é uma moldura para o gráfico com alguns quadrados sólidos em vários pontos. Digite **A(f)** no quadrado preto sólido no meio da linha vertical e **f** no quadrado preto sólido no centro da linha horizontal para definir as variáveis a serem plotadas em cada eixo. Clique então em qualquer ponto da tela fora da área definida e o gráfico surgirá com uma escala escolhida pelo Mathcad.

Para modificar o eixo horizontal para uma escala log, clique em qualquer ponto do gráfico para criar uma moldura retangular ao redor do gráfico. Utilize, então, a sequência **Format-Graph-X-Y Plot** para obter a caixa de diálogo **Setting Default Formats for X-Y Plots**. Escolha **X-Y Axes** e, a seguir, **X-Axes-Log Scale** para estabelecer a escala log e **Grid Lines** para mostrá-la claramente. Clicando em **OK** surge o gráfico da Figura 11.16.

Observe que os resultados do Exemplo 11.8 são verificados pela intersecção do valor -3 -dB e $f = f_1 = 318,5$ Hz. Além disso, observe que o valor -20 -dB corresponde a $f = f_1/10 = 31,85$ Hz na Figura 11.15. Os resultados certamente verificam a metodologia aplicada para se obter uma resposta rápida com um mínimo de dificuldade matemática.




Figura 11.16 Gráfico do ganho em dB para o Exemplo 11.8 usando o Mathcad.

O ganho em qualquer frequência pode ser determinado a partir do gráfico de frequência da seguinte maneira:

$$A_{v(dB)} = 20 \log_{10} \frac{V_o}{V_i}$$

mas
$$\frac{A_{v(dB)}}{20} = \log_{10} \frac{V_o}{V_i}$$

e
$$A_v = \frac{V_o}{V_i} = 10^{A_{v(dB)}/20} \quad (11.25)$$

Por exemplo, se: $A_{v(dB)} = -3$ dB:

$$A_v = \frac{V_o}{V_i} = 10^{(-3/20)} = 10^{(-0,15)} \approx 0,707$$

como esperado.

A quantidade $10^{-0,15}$ é determinada utilizando-se a função 10^x encontrada na maioria das calculadoras científicas.

A partir da Figura 11.15: $A_{v(dB)} \approx -1$ dB para $f = 2f_1 = 637$ Hz. O ganho nesse ponto é:

$$A_v = \frac{V_o}{V_i} = 10^{A_{v(dB)}/20} = 10^{(-1/20)} = 10^{(-0,05)} = 0,891$$

e
$$V_o = 0,891 V_i$$

ou V_o é 89,1% de V_i para $f = 637$ Hz.

O ângulo de fase de θ é determinado a partir de

$$\theta = \tan^{-1} \frac{f_1}{f} \quad (11.26)$$

a Equação (11.22).

Para frequências $f \ll f_1$:

$$\theta = \tan^{-1} \frac{f_1}{f} \rightarrow 90^\circ$$

Por exemplo, se $f_1 = 100f$:

$$\theta = \tan^{-1} \frac{f_1}{f} = \tan^{-1}(100) = 89,4^\circ$$

Para $f = f_1$:

$$\theta = \tan^{-1} \frac{f_1}{f} = \tan^{-1} 1 = 45^\circ$$

Para $f \gg f_1$:

$$\theta = \tan^{-1} \frac{f_1}{f} \rightarrow 0^\circ$$

Por exemplo, se $f = 100f_1$:

$$\theta = \tan^{-1} \frac{f_1}{f} = \tan^{-1} 0,01 = 0,573^\circ$$

Um gráfico de $\theta = \tan^{-1}(f_1/f)$ é mostrado na Figura 11.17. Se adicionarmos a fase de 180° introduzida por um amplificador, o gráfico de fase da Figura 11.8 será obtido.

A resposta de amplitude e de fase para uma combinação R-C foi estabelecida. Na Seção 11.6, cada capacitor importante na região de baixa frequência é redesenhado no formato R-C, e a frequência de corte para cada uma é determinada para estabelecer a resposta de baixa frequência para o amplificador TBJ.




Figura 11.17 Resposta de fase para o circuito R-C da Figura 11.9.

11.6 RESPOSTA EM BAIXAS FREQUÊNCIAS — AMPLIFICADOR TBJ

A análise desta seção empregará a configuração de polarização por divisor de tensão com carga, mas os resultados obtidos poderão ser aplicados a qualquer configuração do TBJ. Será necessário apenas encontrar a resistência equivalente apropriada para a combinação R-C. Para o circuito da Figura 11.18, os capacitores C_s , C_C e C_E determinarão a resposta em baixas frequências. Examinaremos agora o efeito de cada um na ordem listada.




Figura 11.18 Amplificador TBJ com carga, com capacitores que afetam a resposta em baixas frequências.

C_S

Como C_S está normalmente conectado entre a fonte aplicada e o dispositivo ativo, a forma geral da configuração R - C é estabelecida pelo circuito da Figura 11.19. A resistência total agora é $R_S + R_i$ e a frequência de corte determinada utilizando o procedimento descrito na Seção 11.5 é

$$f_{L_S} = \frac{1}{2\pi(R_S + R_i)C_S} \quad (11.27)$$




Figura 11.19 Determinação do efeito de C_S na resposta em baixas frequências.

Nas frequências médias e altas, a reatância do capacitor será pequena o suficiente para considerarmos o elemento um curto-circuito. A relação entre V_i será relacionada a V_s por

$$V_i|_{\text{med}} = \frac{R_i V_s}{R_i + R_S} \quad (11.28)$$

Em f_{L_S} a tensão será 70,7% do valor determinado pela Equação (11.28), supondo-se que C_S seja o único elemento capacitivo controlando a resposta em baixas frequências.

No circuito da Figura 11.18, quando analisarmos os efeitos de C_S , deveremos considerar que C_E e C_C estão operando da forma esperada, pois, do contrário, a análise se tornaria impraticável. Ou seja, consideramos que os valores das reatâncias de C_E e C_C permitem o emprego de um curto-circuito equivalente, quando comparadas às outras impedâncias em série. Utilizando essa hipótese, o circuito equivalente ca para a entrada do circuito da Figura 11.18 é como mostrado na Figura 11.20.




Figura 11.20 Equivalente ca localizado para C_S .

O valor de R_i para a Equação (11.27) é determinado por:

$$R_i = R_1 \parallel R_2 \parallel \beta r_e \quad (11.29)$$

A tensão V_i aplicada na entrada do dispositivo ativo pode ser calculada utilizando a regra do divisor de tensão:

$$V_i = \frac{R_i V_s}{R_S + R_i - jX_{C_S}} \quad (11.30)$$

C_C

Como o capacitor de acoplamento está normalmente conectado entre a saída do dispositivo ativo e a carga aplicada, a configuração R - C que determina a frequência de corte inferior devido a C_C aparece na Figura 11.21. Da Figura 11.21, a resistência total em série agora é $R_o + R_L$ e a frequência de corte devido a C_C pode ser determinada por:

$$f_{L_C} = \frac{1}{2\pi(R_o + R_L)C_C} \quad (11.31)$$




Figura 11.21 Determinação do efeito de C_C na resposta em baixas frequências.

Ignorando-se os efeitos de C_C e C_E , a tensão de saída V_o em f_{L_C} será 70,7% do seu valor no meio da faixa. Para o circuito da Figura 11.18, o circuito equivalente ca para a saída, com $V_i = 0$ V, aparece na Figura 11.22. Portanto, o valor resultante para r_o na Equação (11.31) é simplesmente:

$$R_o = R_C \parallel r_o \quad (11.32)$$




Figura 11.22 Equivalente ca localizado para C_C com $V_i = 0$ V.

C_E

Para que seja determinado f_{L_E} , o circuito 'visto' por C_E deve ser determinado como mostra a Figura 11.23. Uma vez estabelecido o valor de R_e , a frequência de corte devido a C_E pode ser determinada utilizando-se a seguinte equação:

$$f_{L_E} = \frac{1}{2\pi R_e C_E} \quad (11.33)$$




Figura 11.23 Determinação do efeito de C_E na resposta em baixas frequências.

Para o circuito da Figura 11.18, o equivalente ca 'visto' por C_E aparece na Figura 11.24. Portanto, o valor de R_e é determinado por:

$$R_e = R_E \parallel \left(\frac{R'_s}{\beta} + r_e \right) \quad (11.34)$$




Figura 11.24 Equivalente ca localizado para C_E .

onde $R'_s = R_s \parallel R_1 \parallel R_2$.

O efeito de C_E no ganho é mais bem descrito de maneira quantitativa, lembrando-se que o ganho para a configuração da Figura 11.25 é dado por:

$$A_v = \frac{-R_C}{r_e + R_E}$$




Figura 11.25 Circuito empregado para descrever o efeito de C_E sobre o ganho do amplificador.

O ganho máximo ocorre, obviamente, quando R_E é zero ohm. Em baixas frequências, com o capacitor de desvio C_E em seu estado equivalente de 'circuito aberto',

todo o valor de R_e aparece na equação anterior, resultando no ganho mínimo. À medida que aumenta a frequência, a reatância do capacitor C_E diminui, reduzindo a impedância do paralelo entre R_E e C_E até que o resistor R_E seja realmente 'cortado' por C_E . O resultado é um ganho máximo no meio da faixa determinado por $A_v = -R_C/r_e$. Em f_{L_E} , o ganho será 3 dB abaixo do valor no meio da faixa determinado com R_E 'em curto'.

Antes de prosseguir, lembramos que C_S , C_C e C_E afetarão a resposta apenas em baixas frequências. Para as frequências no meio da faixa, os equivalentes de curto-circuito dos capacitores podem ser inseridos. Embora cada um afete o ganho $A_v = V_o/V_i$ em faixas de frequências semelhantes, a frequência de corte inferior mais alta determinada por C_S , C_C ou C_E terá o maior impacto sobre a resposta, pois é a última frequência de corte antes do meio da faixa. Se as frequências estão relativamente distantes entre si, a frequência de corte mais alta determinará a frequência de corte inferior do sistema. Se houver duas ou mais frequências de corte 'altas', o resultado será o aumento da frequência de corte inferior e a redução da banda passante resultante do sistema. Em outras palavras, há uma interação entre elementos capacitivos que pode afetar a frequência de corte inferior do sistema. No entanto, se as frequências de corte estabelecidas por cada capacitor diferirem suficientemente entre si, o efeito de uma sobre a outra poderá ser desprezado — fato demonstrado no exemplo a seguir.

EXEMPLO 11.9

- (a) Determine a frequência de corte inferior para o circuito da Figura 11.18, utilizando os seguintes parâmetros:

$$C_S = 10 \mu\text{F}, \quad C_E = 20 \mu\text{F}, \quad C_C = 1 \mu\text{F}$$

$$R_s = 1 \text{ k}\Omega, R_1 = 40 \text{ k}\Omega, R_2 = 10 \text{ k}\Omega, R_E = 2 \text{ k}\Omega, R_C = 4 \text{ k}\Omega,$$

$$R_L = 2,2 \text{ k}\Omega$$

$$\beta = 100, \quad r_o = \infty \Omega, \quad V_{CC} = 20 \text{ V}$$

- (b) Esboce a resposta em frequência utilizando um diagrama de Bode.

Solução

- (a) Determinação de r_e para as condições cc:

$$\beta R_E = (100)(2 \text{ k}\Omega) = 200 \text{ k}\Omega \gg 10R_2 = 100 \text{ k}\Omega$$

O resultado é:

$$V_B \cong \frac{R_2 V_{CC}}{R_2 + R_1} = \frac{10 \text{ k}\Omega(20 \text{ V})}{10 \text{ k}\Omega + 40 \text{ k}\Omega} = \frac{200 \text{ V}}{50} = 4 \text{ V}$$

$$\text{com } I_E = \frac{V_B - 0,7 \text{ V}}{R_E} = \frac{4 \text{ V} - 0,7 \text{ V}}{2 \text{ k}\Omega} = \frac{3,3 \text{ V}}{2 \text{ k}\Omega} = 1,65 \text{ mA}$$

de maneira que: $r_e = \frac{26 \text{ mV}}{1,65 \text{ mA}} \cong 15,76 \Omega$

e $\beta r_e = 100(15,76 \Omega) = 1576 \Omega = 1,576 \text{ k}\Omega$

Ganho na banda passante:

$$A_v = \frac{V_o}{V_i} = \frac{-R_C \parallel R_L}{r_e} = -\frac{(4 \text{ k}\Omega) \parallel (2,2 \text{ k}\Omega)}{15,76 \Omega} \cong -90$$

A impedância de entrada:

$$\begin{aligned} Z_i = R_i &= R_1 \parallel R_2 \parallel \beta r_e \\ &= 40 \text{ k}\Omega \parallel 10 \text{ k}\Omega \parallel 1,576 \text{ k}\Omega \\ &\cong 1,32 \text{ k}\Omega \end{aligned}$$

e da Figura 11.26:

$$V_i = \frac{R_i V_s}{R_i + R_s}$$

ou $\frac{V_i}{V_s} = \frac{R_i}{R_i + R_s} = \frac{1,32 \text{ k}\Omega}{1,32 \text{ k}\Omega + 1 \text{ k}\Omega} = 0,569$

de maneira que $A_v = \frac{V_o}{V_s} = \frac{V_o}{V_i} \frac{V_i}{V_s} = (-90)(0,569) = -51,21$




Figura 11.26 Determinação do efeito de R_s no ganho A_{v_s} .

C_s

$$\begin{aligned} R_i &= R_1 \parallel R_2 \parallel \beta r_e = 40 \text{ k}\Omega \parallel 10 \text{ k}\Omega \parallel 1,576 \text{ k}\Omega \cong 1,32 \text{ k}\Omega \\ f_{L_s} &= \frac{1}{2\pi(R_s + R_i)C_s} = \frac{1}{(6,28)(1 \text{ k}\Omega + 1,32 \text{ k}\Omega)(10 \mu\text{F})} \\ f_{L_s} &\cong 6,86 \text{ Hz} \end{aligned}$$

Os resultados obtidos serão verificados utilizando-se o PSpice para Windows. A análise do circuito com seus vários capacitores é mostrada na Figura 11.27. O **Model Editor** foi utilizado para ajustar I_s para 2E-15A e beta para 100. Os parâmetros restantes foram removidos da lista para idealizar a resposta ao grau possível. Em **Analysis Setup-AC Sweep**, a frequência foi ajustada para 10 kHz para estabelecer uma frequência na região do meio da faixa. Uma simulação do circuito resultou nos valores cc da Figura 11.27. Observe que V_B é 3,9 V *versus* o valor calculado de 4 V, e que V_E é 3,2 V *versus* o valor calculado de 3,3 V. É bem próximo quando se considera que o modelo aproximado foi utilizado. V_{BE} é bastante próximo dos 0,7 V em 0,71 V. O arquivo de saída revela que a tensão ca na carga em uma frequência de 10 kHz é de 49,67 mV, resultando em um ganho de 49,76, bem próximo do valor calculado de 51,21.

Um gráfico do ganho *versus* frequência será agora obtido com C_s como fator determinante. Os outros capacitores C_C e C_E serão agora ajustados para valores altos, de forma que sejam basicamente curtos-circuitos em qualquer das frequências de interesse. Ajustar C_C e C_E para 1F remove qualquer efeito que tenham sobre a resposta na região de baixa frequência. Tenha cuidado, no entanto, pois o programa não reconhece 1F como um Farad. É preciso inseri-lo como 1E6uF. Como o padrão desejado é ganho *versus* frequência, utilize a sequência **Analysis-Setup-Analysis Setup-Enable AC Sweep** para obter a caixa de diálogo **AC Sweep and Noise Analysis**. Como nosso interesse está na faixa de baixa frequência, escolheremos uma faixa de 1 Hz (0 Hz não é uma entrada válida) para 100 Hz. Caso queira uma faixa de frequência de início de 0 Hz, escolha uma frequência de 0,001 Hz ou algo pequeno o bastante para não ser percebido pelo gráfico. O **Total Pts.:** será ajustado para 1.000 para um bom gráfico contínuo, **Start Freq.:** para 1 Hz e **End Freq.:** para 100 Hz. **AC Sweep Type** será mantido em **Linear**. Uma simulação seguida por **Trace-Add-V (RL:1)** resultará no gráfico desejado. No entanto, o computador selecionou uma escala log para o eixo horizontal que se




Figura 11.27 Circuito da Figura 11.18 com valores indicados.




Figura 11.28 Resposta de baixa frequência devido a C_S .

estende de 1 Hz para 1 kHz, apesar de ter sido solicitada em escala linear. Se escolhermos **Plot-X-Axis Settings-Linear-OK**, obteremos um gráfico linear de 120 Hz, mas a curva de interesse estará na parte inferior; o eixo log ofereceu obviamente um gráfico melhor para nossa região de interesse. Retornando a **Plot-X-Axis Settings** e escolhendo **Log**, retornamos ao gráfico original. Nosso interesse concentra-se na região de 1 para 100 Hz, portanto as frequências restantes para 1 kHz devem ser removidas com **Plot-X-Axis Settings-User Defined-1Hz to 100Hz-OK**. O eixo vertical também vai a 60 mV e desejamos um limite de 50 mV para essa faixa de frequência. Isso é obtido com **Plot-Y-Axis Settings-User Defined-0V to 50mV-OK**, após o que o padrão da Figura 11.28 será obtido.

Observe quanto a curva se aproxima de 50 mV nessa faixa. O valor de corte é determinado por $0,707 (49,67 \text{ mV}) = 35,12 \text{ mV}$, que se pode encontrar dando um clique no ícone **Toggle cursor** e movendo a interseção para cima no gráfico até que o valor 35,177-mV seja atingido para **A1**. Nesse ponto, a frequência do eixo horizontal pode ser lida como 6,74Hz, aproximando-se bastante do valor previsto de 6,86 Hz. Observe que **A2** mantém-se no valor mais baixo do gráfico, em 1 Hz.

C_C

$$f_{L_C} = \frac{1}{2\pi(R_C + R_L)C_C} = \frac{1}{(6,28)(4 \text{ k}\Omega + 2,2 \text{ k}\Omega)(1 \mu\text{F})} \approx 25,68 \text{ Hz}$$

Para investigar os efeitos de C_C na frequência mais baixa de corte, C_S e C_E devem ser ajustados para 1 Farad, conforme descrito. O procedimento resulta no gráfico da Figura 11.29, com uma frequência de corte de 25,58 Hz, o que se aproxima do valor calculado de 25,68 Hz.

C_E

$$R'_s = R_s \parallel R_1 \parallel R_2 = 1 \text{ k}\Omega \parallel 40 \text{ k}\Omega \parallel 10 \text{ k}\Omega \approx 0,889 \text{ k}\Omega$$

$$R_e = R_E \parallel \left(\frac{R'_s}{\beta} + r_e \right) = 2 \text{ k}\Omega \parallel \left(\frac{0,889 \text{ k}\Omega}{100} + 15,76 \Omega \right)$$

$$= 2 \text{ k}\Omega \parallel (8,89 \Omega + 15,76 \Omega) = 2 \text{ k}\Omega \parallel 24,65 \Omega \approx 24,35 \Omega$$

$$f_{L_E} = \frac{1}{2\pi R_e C_E} = \frac{1}{(6,28)(24,35 \Omega)(20 \mu\text{F})} = \frac{10^6}{3058,36} \approx 327 \text{ Hz}$$

O efeito de C_E pode ser examinado com o PSpice para Windows ajustando-se C_S e C_C para 1 Farad. Além disso, como a faixa de frequência é maior, a frequência de início tem que ser modificada para 10 Hz, e a frequência final, para 1 kHz. O resultado é o gráfico da Figura 11.30, com uma frequência de corte de 321,17 Hz, que é um valor próximo dos 327 Hz calculados.

O fato de f_{L_E} ser significativamente maior que f_{L_S} ou f_{L_C} sugere que esse será o fator predominante na determinação da resposta de baixa frequência para o sistema completo. Para testar a veracidade da hipótese, o circuito é simulado com todos os valores iniciais do nível de capacitância, para os resultados da Figura 11.31 serem obtidos. Observe a grande semelhança em relação à forma de onda da Figura 11.30, sendo o ganho maior em baixas frequências a única diferença visível. O gráfico confirma, sem dúvida, o fato de que a mais alta das frequências de corte inferior tem o maior impacto sobre a frequência de corte inferior para o sistema.

(b) Já mencionamos que os gráficos em dB são comumente normalizados dividindo-se o ganho de tensão A_v pela magnitude do ganho no meio da faixa. Para a Figura 11.18, a magnitude do ganho no meio da faixa é 51,21 e, naturalmente, a taxa $|A_v / A_{v_{\text{méd}}}|$ estará na região do meio da faixa. O resultado é uma assíntota 0 dB na região do meio da faixa na Figura 11.32. Definindo-se f_{L_E} como nossa frequência de corte mais baixa, f_i , uma assíntota em -6 dB/oitava pode ser desenhada como

mostra a Figura 11.32 para formar o gráfico de Bode e nosso envelope para resposta real. Em f_1 a curva real é -3 dB abaixo do valor no meio da faixa, conforme definido pelo valor $0,707 A_{v_{mid}}$, permitindo um traçado da curva de resposta de frequência real, como mostra a Figura 11.32. Uma assíntota -6 dB/oitava foi desenhada em cada frequência definida na análise anterior para demonstrar claramente que é f_{L_E} para esse circuito que determinará o ponto -3 dB. A forma do envelope começa a ser afetada por f_{L_E} somente após -24 dB. O gráfico de magnitude mostra que a inclinação da assíntota resultante é a soma das assíntotas que possuem inclinação na mesma direção para o mesmo intervalo de frequência. Observe na Figura 11.32 que a curva caiu para -12 dB/oitava para frequências menores que f_{L_C} e poderia cair para -18 dB/oitava se as três frequências de corte definidas dessa figura estivessem próximas.

Utilizando **PROBE** pode-se obter um gráfico de $20 \log_{10} |A_v/A_{v_{mid}}| = A_v/A_{v_{mid}} \text{ dB}$ lembrando que, se $V_S = 1 \text{ mV}$, a magnitude de $|A_v/A_{v_{mid}}|$ é a mesma de $|V_o/A_{v_{mid}}|$, já que V_o terá o mesmo valor numérico de A_v . A **Trace**

Expression, exigida, que é inserida na parte inferior da caixa de diálogo **Add Traces**, surge no eixo horizontal da Figura 11.33. O gráfico revela claramente a mudança na curva assíntota em f_{L_C} e como a curva real segue o envelope criado pelo gráfico de Bode. Além disso, observe a queda de 3 dB em f_1 .

Não esqueça que a análise realizada nesta seção não se limita ao circuito da Figura 11.18. Para qualquer configuração de transistor, simplesmente isole cada combinação R - C formada por um elemento capacitivo e determine as frequências de corte. As frequências resultantes determinarão, então, se há uma forte interação entre os elementos capacitivos na determinação da resposta completa e qual elemento é o maior responsável pela frequência de corte mais baixa do circuito. A análise realizada na próxima seção fará um paralelo com a desenvolvida anteriormente na determinação das frequências de corte inferiores do amplificador FET.




Figura 11.29 Resposta de baixa frequência devido a C_C .




Figura 11.30 Resposta de baixa frequência devido a C_E .




Figura 11.31 Resposta de baixa frequência devido a C_S , C_E e C_C .




Figura 11.32 Gráfico de baixa frequência para o circuito do Exemplo 11.9.




Figura 11.33 Gráfico em dB da resposta de baixa frequência do amplificador TBJ da Figura 11.27.




Figura 11.34 Elementos capacitivos que afetam a resposta em baixas frequências de um amplificador JFET.

11.7 RESPOSTA EM BAIXAS FREQUÊNCIAS — AMPLIFICADOR FET

A análise para o amplificador FET na região de baixas frequências será muito semelhante à empregada para o amplificador TBJ na Seção 11.6. Há novamente três capacitores no circuito mostrados no gráfico da Figura 11.34: C_G , C_C e C_S . Embora utilizemos a Figura 11.34 para determinar as equações fundamentais, o procedimento e as conclusões podem ser aplicados à maioria das configurações FET.

C_G

Para o capacitor de acoplamento entre a fonte e o dispositivo ativo, o equivalente ca do circuito aparecerá como mostrado na Figura 11.35. A frequência de corte determinada por C_G será, portanto:

$$f_{L_G} = \frac{1}{2\pi(R_{sig} + R_i)C_G} \quad (11.35)$$

que corresponde exatamente à Equação (11.27). Para o circuito da Figura 11.34:

$$R_i = R_G \quad (11.36)$$

Normalmente $R_G \gg R_{sig}$, e a frequência de corte inferior será determinada principalmente por R_G e C_G . Como R_G é muito grande, C_G pode ter um valor relativamente baixo e, ainda assim, o valor da frequência de corte f_{L_G} será reduzido.




Figura 11.35 Determinação do efeito de C_G na resposta em baixas frequências.

C_C

Para o capacitor de acoplamento entre o dispositivo ativo e a carga, consideramos o esquema da Figura 11.36, que corresponde exatamente à Figura 11.21. A frequência de corte resultante é:

$$f_{L_C} = \frac{1}{2\pi(R_o + R_L)C_C} \quad (11.37)$$

Para o circuito da Figura 11.34:

$$R_o = R_D || r_d \quad (11.38)$$




Figura 11.36 Determinação do efeito de C_C na resposta em baixas frequências.

C_S

Para o capacitor de fonte C_S , a resistência a ser considerada é definida na Figura 11.37. A frequência de corte será definida por:

$$f_{L_S} = \frac{1}{2\pi R_{eq}C_S} \quad (11.39)$$




Figura 11.37 Determinação do efeito de C_S na resposta em baixas frequências.

Para a Figura 11.34, o valor resultante de R_{eq} é:

$$R_{eq} = \frac{R_S}{1 + R_S(1 + g_m r_d)/(r_d + R_D \parallel R_L)} \quad (11.40)$$

que para $r_d \cong \infty \Omega$ se torna:

$$R_{eq} = R_S \parallel \frac{1}{g_m} \quad (11.41)$$

EXEMPLO 11.10

(a) Determine a frequência de corte inferior para o circuito da Figura 11.34, utilizando os seguintes parâmetros:

$$C_G = 0,01 \mu F, C_C = 0,5 \mu F, C_S = 2 \mu F$$

$$R_{sig} = 10 \text{ k}\Omega, R_G = 1 \text{ M}\Omega, R_D = 4,7 \text{ k}\Omega, R_S = 1 \text{ k}\Omega, R_L = 2,2 \text{ k}\Omega$$

$$I_{DSS} = 8 \text{ mA}, V_P = -4 \text{ V}, r_d = \infty \Omega, V_{DD} = 20 \text{ V}$$

(b) Esboce a resposta em frequência, utilizando um diagrama de Bode.

Solução

(a) Análise cc: Traçando a curva de transferência $I_D = I_{DSS}(1 - V_{GS}/V_P)^2$ e sobrepondo a curva definida por $V_{GS} = -I_D R_S$, obtém-se uma interseção em $V_{GSQ} = -2 \text{ V}$ e $I_{DQ} = 2 \text{ mA}$. Além disso,

$$g_{m0} = \frac{2I_{DSS}}{|V_P|} = \frac{2(8 \text{ mA})}{4 \text{ V}} = 4 \text{ mS}$$

$$g_m = g_{m0} \left(1 - \frac{V_{GSQ}}{V_P}\right) = 4 \text{ mS} \left(1 - \frac{-2 \text{ V}}{-4 \text{ V}}\right) = 2 \text{ mS}$$

C_G Equação (11.35):

$$f_{L_G} = \frac{1}{2\pi(10 \text{ k}\Omega + 1 \text{ M}\Omega)(0,01 \mu F)} \cong 15,8 \text{ Hz}$$

C_C Equação (11.37):

$$f_{L_C} = \frac{1}{2\pi(4,7 \text{ k}\Omega + 2,2 \text{ k}\Omega)(0,5 \mu F)} \cong 46,13 \text{ Hz}$$

C_S

$$R_{eq} = R_S \parallel \frac{1}{g_m} = 1 \text{ k}\Omega \parallel \frac{1}{2 \text{ mS}} = 1 \text{ k}\Omega \parallel 0,5 \text{ k}\Omega = 333,33 \Omega$$

Equação (11.39):

$$f_{L_S} = \frac{1}{2\pi(333,33 \Omega)(2 \mu F)} = 238,73 \text{ Hz}$$

Como f_{L_S} é a maior dentre as três frequências de corte, ela define a frequência de corte para o circuito da Figura 11.34.

b) O ganho do sistema na banda de passagem é determinado por:

$$\begin{aligned} A_{v_{mid}} &= \frac{V_o}{V_i} = -g_m(R_D \parallel R_L) = -(2 \text{ mS})(4,7 \text{ k}\Omega \parallel 2,2 \text{ k}\Omega) \\ &= -(2 \text{ mS})(1,499 \text{ k}\Omega) \\ &\cong -3 \end{aligned}$$

Utilizar o ganho na banda de passagem para normalizar a resposta do circuito da Figura 11.34 resulta no diagrama da Figura 11.38.

Utilizando-se o PSpice para Windows, o circuito surge como mostra a Figura 11.39, com os parâmetros JFET Beta ajustados em $0,5 \text{ mA/V}^2$ e V_{to} em -4 V (todos os outros ajustados para zero) e a frequência de interesse em um valor na banda de passagem de 10 kHz . Os valores resultantes cc confirmam que V_{GS} é -2 V e estabelecem V_D em $10,60 \text{ V}$, que deve estar no meio da região linear ativa, já que $V_{GS} = \frac{1}{2}V_D$ e $V_{DS} = \frac{1}{2}V_{DD}$. Os valores 0 V revelam claramente que os capacitores isolaram o transistor para a polarização cc. A resposta ca resulta em um valor ca de $2,993 \text{ mV}$ na carga de um ganho de $2,993$, o que é basicamente igual ao ganho calculado de 3 .

Retomando a Analysis e escolhendo Automaticaly run Probe after simulation seguido de Setup-AC




Figura 11.38 Resposta para as baixas frequências da configuração JFET do Exemplo 11.10.




Figura 11.39 Circuito esquematizado para o Exemplo 11.10.

Sweep-Decade-Pts/Decade = 1000, Start Freq.: 10 Hz e End Freq.: 10 kHz, Simulation-Trace-Add-Trace Expression: DB (V (RL:1)/2.993mV)-OK é estabelecido, o que resulta no traçado da Figura 11.40, com uma frequência de corte inferior de 227,5 Hz, primariamente determinado pela capacitância fonte.

O Electronics Workbench também pode oferecer um gráfico de frequência do ganho e resposta de fase de um circuito TBJ ou JFET construindo primeiramente o circuito ou abrindo o arquivo armazenado. Como o circuito da Figura 11.39 é o mesmo analisado utilizando-se o EWB no Capítulo 9 (Figura 9.64), será mostrado como na Figura 11.41 com seus valores no dreno e nos terminais fonte. A seguir, a sequência **Simulate-Analyses-AC Analysis** é aplicada para você obter a caixa de diálogo **AC Analysis**. Em **Frequency Parameters**, **Start Frequency** é ajustado para 10Hz e **Stop frequency** para 10kHz, para se igualar ao gráfico da Figura 11.40. Então **Sweep type** é deixado como seleção-padrão de **decade** e **Number of points** por década é também em 100. Finalmente a escala vertical será ajustada no modo linear, pois terá a magni-

tude da tensão de saída *versus* frequência em vez de o ganho dB, conforme o gráfico da Figura 11.40.

Então **Output variables** é selecionado na caixa de diálogo e o nó 24 é selecionado em **Variables in circuit** como **Plot during simulation**. Como resultado, surgirá na coluna **Selected variables for analysis**. Isso conclui as escolhas a serem feitas, como resumido em **Summary**. A única coisa que resta a fazer é selecionar **Simulate** na parte inferior da caixa de diálogo, resultando no gráfico da Figura 11.42. Inicialmente, o gráfico parece não ter uma estrutura de grades para definir os valores em cada frequência. Isso pode ser corrigido pela sequência **View>Show/Hide Grid**, como mostra a Figura 11.42. Lembre-se sempre de que a seta vermelha na coluna define o gráfico sendo revisado. Para adicionar a grade ao gráfico de fase, simplesmente clique em qualquer ponto do gráfico a seguir e a seta vermelha irá para o gráfico selecionado. Segue-se então a mesma sequência mencionada para estabelecer a estrutura das grades. Quando você desejar que o gráfico preencha toda a tela, selecione a opção tela cheia no canto superior direito de **Analysis Graphs**.




Figura 11.40 Resposta em dB para a região de baixa frequência no circuito do Exemplo 11.10.

Finalmente, os cursores podem ser adicionados para definir o valor da função traçada em qualquer frequência. Selecione **View>Show/Hide Cursors**, e os cursores surgirão no gráfico selecionado (que é o gráfico de magnitude da Figura 11.42). Clique então no cursor 1, e a caixa de diálogo **AC Analysis** na tela revelará o valor da tensão e da frequência. Clicando no cursor 1 e movendo-o para a direita, é possível tentar encontrar um valor x_1 de 227,5 que combine com o ponto -3 dB da Figura 11.40. O mais próximo que se pode chegar do número escolhido é 229,08 Hz, como mostra a Figura 11.42, mas é bas-

tante próximo. Nessa frequência, a tensão de saída (y_1) é 2,13 V, o que é bem próximo do valor de 0,707 do ganho de 2,93 (na verdade, 2,07 V) obtido no Capítulo 9. O cursor 2 foi movido para um valor x_2 de 10 kHz para se obter uma tensão de 2,97 V, o que novamente é bastante próximo do ganho máximo de 2,93 no Capítulo 9. Antes de sairmos da Figura 11.42, observe que, quanto mais alta a frequência, mais próxima a troca de fase de 180° , à medida que os capacitores relativamente grandes e de baixa frequência perdem seu efeito.




Figura 11.41 Circuito da Figura 9.64 (Exemplo 11.10) utilizando o EWB.




Figura 11.42 Gráficos do EWB para o Exemplo 11.10.

11.8 EFEITO DA CAPACITÂNCIA MILLER

Na região de altas frequências, os elementos capacitivos relevantes são as capacitâncias intereletrodos (entre terminais), capacitâncias internas ao dispositivo ativo e a capacitância da fiação do circuito. Os grandes capacitores do circuito, que controlam a resposta em baixas frequências, são substituídos pelos seus curtos-circuitos equivalentes devido ao valor reduzido de reatância que apresentam para essa faixa de frequência.

Para amplificadores *inversores* (deslocamento de fase de 180° entre a entrada e a saída, resultando em um valor negativo para A_v), as capacitâncias de entrada e de saída são incrementadas por um nível de capacitância sensível à capacitância intereletrodos entre os terminais de entrada e saída do dispositivo e ao ganho do amplificador. Na Figura 11.43, essa capacitância de 'realimentação' é definida por C_f .




Figura 11.43 Circuito empregado na dedução de uma equação para a capacitância Miller de entrada.

Aplicar a lei de Kirchhoff para correntes resulta em:

$$I_i = I_1 + I_2$$

Utilizar a lei de Ohm resulta em:

$$I_i = \frac{V_i}{Z_i}, \quad I_1 = \frac{V_i}{R_i}$$

$$e \quad I_2 = \frac{V_i - V_o}{X_{C_f}} = \frac{V_i - A_v V_i}{X_{C_f}} = \frac{(1 - A_v)V_i}{X_{C_f}}$$

Substituindo, obtemos:

$$\frac{V_i}{Z_i} = \frac{V_i}{R_i} + \frac{(1 - A_v)V_i}{X_{C_f}}$$

$$e \quad \frac{1}{Z_i} = \frac{1}{R_i} + \frac{1}{X_{C_f}(1 - A_v)}$$

$$\text{mas} \quad \frac{X_{C_f}}{1 - A_v} = \frac{1}{\omega(1 - A_v)C_f} = X_{C_M}$$

e

$$\frac{1}{Z_i} = \frac{1}{R_i} + \frac{1}{X_{C_M}}$$

estabelecendo o circuito equivalente da Figura 11.44. O resultado é uma impedância de entrada equivalente para o amplificador da Figura 11.43, que inclui o mesmo R_i mencionado nos capítulos anteriores, além de um capacitor de realimentação incrementado pelo ganho do amplificador. Qualquer capacitância intereletrodos nos terminais de entrada do amplificador será adicionada em paralelo aos elementos da Figura 11.44.




Figura 11.44 Demonstração do efeito da capacitância Miller.

Em geral, portanto, o efeito da capacitância Miller de entrada é definido por:

$$C_{M_i} = (1 - A_v)C_f \quad (11.42)$$

Isso nos mostra que:

Para qualquer amplificador inversor, a capacitância de entrada será incrementada pelo efeito da capacitância Miller, que é sensível ao ganho do amplificador e à capacitância intereletrodos (parasita) entre os terminais de entrada e saída do dispositivo ativo.

O dilema de uma relação como a Equação (11.42) é que em altas frequências o ganho A_v será função do valor de C_{M_i} . No entanto, como o ganho máximo é o valor obtido na banda de passagem, o valor mais alto de C_{M_i} será para essa faixa de frequências — que é, portanto a situação de pior caso. Por isso, na Equação (11.42), normalmente se emprega para A_v o valor na banda de passagem.

A razão pela qual o amplificador deve ser do tipo inversor fica evidente ao examinarmos a Equação (11.42). Um valor positivo para A_v resultaria em uma capacitância negativa (para $A_v > 1$).

O efeito Miller aumenta ainda o valor da capacitância de saída, que também deve ser considerada quando a frequência de corte superior é determinada. Na Figura 11.45, os parâmetros importantes na determinação do efeito de Miller na saída são mostrados. Aplicar a lei de Kirchhoff para correntes resulta em:

$$I_o = I_1 + I_2$$

$$\text{com} \quad I_1 = \frac{V_o}{R_o} \quad e \quad I_2 = \frac{V_o - V_i}{X_{C_f}}$$

A resistência R_o é normalmente grande o suficiente para permitir ignorar o primeiro termo da equação comparado ao segundo, admitindo-se que:

$$I_o \cong \frac{V_o - V_i}{X_{C_f}}$$

Substituir $V_i = V_o/A_v$ de $A_v = V_o/V_i$ resulta em:

$$I_o = \frac{V_o - V_o/A_v}{X_{C_f}} = \frac{V_o(1 - 1/A_v)}{X_{C_f}}$$

e
$$\frac{I_o}{V_o} = \frac{1 - 1/A_v}{X_{C_f}}$$

ou
$$\frac{V_o}{I_o} = \frac{X_{C_f}}{1 - 1/A_v} = \frac{1}{\omega C_f(1 - 1/A_v)} = \frac{1}{\omega C_{M_s}}$$

resultando na seguinte equação para a capacitância Miller de saída:

$$C_{M_s} = \left(1 - \frac{1}{A_v}\right) C_f \quad (11.43)$$

Para a situação usual onde $A_v \gg 1$, a Equação (11.43) reduz-se a:

$$C_{M_s} \cong C_f \quad |A_v| \gg 1 \quad (11.44)$$

Exemplos da utilização da Equação (11.43) aparecerão nas próximas duas seções, quando investigaremos a resposta em altas frequências de um amplificador TBJ e FET.




Figura 11.45 Circuito empregado na dedução de uma equação para capacitância Miller de saída.

11.9 RESPOSTA EM ALTAS FREQUÊNCIAS — AMPLIFICADOR TBJ

Nas altíssimas frequências, há dois fatores que definem o ponto de -3 dB: a capacitância do circuito (parasita e introduzida) e a dependência de h_{fe} (β) em função da frequência.

Parâmetros do Circuito

Na região de altas frequências, o circuito RC considerado possui a configuração mostrada na Figura 11.46. Quando a frequência aumenta, a reatância X_C diminui em magnitude, resultando em um efeito de curto na saída e uma conseqüente diminuição no ganho. A dedução que

fornece a frequência de corte para essa configuração R_C segue as mesmas idéias desenvolvidas para a região de baixas frequências. A diferença mais significativa está na forma geral de A_v , que aparece a seguir:

$$A_v = \frac{1}{1 + j(f/f_2)} \quad (11.45)$$

que resulta em um gráfico de amplitude tal como o mostrado na Figura 11.47, que cai a uma taxa de 6 dB/oitava com a frequência. Observe que f_2 está no denominador da razão entre as frequências, ao contrário do que ocorria para f_1 na Equação (11.21).




Figura 11.46 Combinação R-C que definirá a frequência de corte superior.




Figura 11.47 Gráfico assintótico definido pela Equação (11.45).

Na Figura 11.48, as várias capacitâncias parasitas (C_{bc} , C_{bc} , C_{ce}) do transistor foram incluídas junto com as capacitâncias da fiação (C_{w_i} , C_{w_o}) introduzidas durante a montagem. O modelo equivalente para altas frequências do circuito da Figura 11.48 aparece na Figura 11.49.




Figura 11.48 Circuito da Figura 11.18 com os capacitores que influenciam na resposta em alta frequência.




Figura 11.49 Modelo ca equivalente para altas frequências do circuito da Figura 11.48.

Observe a ausência dos capacitores C_S , C_C e C_E , que são considerados curtos-circuitos nessa faixa de frequências. A capacitância C_i inclui a capacitância de ligação na entrada C_{W_i} , a capacitância de transição C_{be} e a capacitância Miller C_{M_i} . A capacitância C_o inclui a capacitância da ligação na saída C_{W_o} , a capacitância parasita C_{ce} e a capacitância Miller na saída C_{M_o} . Em geral, a capacitância C_{be} é a maior das capacitâncias parasitas, sendo C_{ce} a menor. Na verdade, a maioria das folhas de especificações só fornece os valores de C_{be} e C_{bc} , não incluindo C_{ce} , a menos que o valor dessa última afete a resposta de determinado tipo de transistor em uma área de aplicação específica.

Determinar o circuito equivalente de Thévenin para os circuitos de entrada e saída da Figura 11.49 resulta nas configurações da Figura 11.50. Para o circuito de entrada, a frequência de -3 dB é definida por:

$$f_H = \frac{1}{2\pi R_{Th} C_i} \quad (11.46)$$

com

$$R_{Th} = R_s \parallel R_1 \parallel R_2 \parallel R_i \quad (11.47)$$

e

$$C_i = C_{W_i} + C_{be} + C_{M_i} = C_{W_i} + C_{be} + (1 - A_v)C_{bc} \quad (11.48)$$




Figura 11.50 Circuitos de Thévenin para as malhas de entrada e saída do circuito da Figura 11.49.

Em frequências muito altas, o efeito de C_i é reduzir a impedância total da combinação em paralelo de R_1 , R_2 , R_i e C_i na Figura 11.49. O resultado é um valor reduzido de tensão através de C_i e uma redução em I_b , provocando uma redução do ganho para o sistema.

Para o circuito de saída:

$$f_H = \frac{1}{2\pi R_{Th} C_o} \quad (11.49)$$

com

$$R_{Th} = R_C \parallel R_L \parallel r_o \quad (11.50)$$

e

$$C_o = C_{W_o} + C_{ce} + C_{M_o} \quad (11.51)$$

Em frequências muito altas, a reatância capacitiva de C_o diminui e conseqüentemente reduz a impedância dos ramos de saída em paralelo da Figura 11.49. O resultado é que V_o diminui à medida que X_C se torna menor. As frequências f_H e f_{H_c} definirão, cada uma delas, uma assíntota de -6 dB/oitava, tal como a demonstrada na Figura 11.47. Se os capacitores parasitas fossem os únicos elementos a determinar a frequência de corte superior, a menor frequência seria o fator determinante. Entretanto, a redução de h_{fe} (ou β) com a frequência também deve ser considerada para determinar se a frequência de corte é menor do que f_H ou do que f_{H_c} .

Variação de h_{fe} (ou β)

A variação de h_{fe} (ou β) com a frequência se baseia, com um bom grau de precisão, na seguinte relação:

$$h_{fe} = \frac{h_{fe_{mid}}}{1 + j(f/f_\beta)} \quad (11.52)$$

O uso de h_{fe} no lugar de β neste livro se deve principalmente ao fato de os fabricantes normalmente empregarem os parâmetros híbridos em suas folhas de especificações.

A única quantidade indefinida, f_β , é determinada por um conjunto de parâmetros em um modelo híbrido π ou de *Giacoleto*, freqüentemente aplicado quando se deseja representar o transistor na região de altas frequências. Isso é mostrado na Figura 11.51. Os diferentes parâmetros pedem uma explicação. A resistência r_{bb} inclui o contato da base, o material da base e a resistência distribuída da base. O primeiro é devido à conexão à base. O segundo considera a resistência entre o terminal externo e a região ativa do transistor, enquanto o último é a resistência propriamente dita dentro da região ativa da base. As resistências $r_{b'e}$, r_{ce} e $r_{b'c}$ são aquelas entre os terminais indicados quando o dispositivo está na região ativa. O mesmo vale para as capacitâncias $C_{b'e}$ e $C_{b'c}$, embora a primeira seja uma capacitância de transição na linha, enquanto a última é uma capacitância de difusão. Uma explicação mais detalhada da dependência com a frequência de cada parâmetro pode ser encontrada em vários outros textos disponíveis.




Figura 11.51 Circuito equivalente ca do transistor para pequenos sinais em alta frequência de Giacoletto (ou π híbrido).

Em termos desses parâmetros:

$$f_{\beta} \text{ (às vezes aparecendo como } f_{h_{fe}}) = \frac{g_{m'}}{2\pi(C_{be} + C_{bc})} \quad (11.53)$$

ou, uma vez que o parâmetro híbrido h_{fe} está relacionado a $g_{m'}$ através de $g_{m'} = h_{fe} g_{m'}$,

$$f_{\beta} = \frac{1}{h_{fe} 2\pi(C_{be} + C_{bc})} \quad (11.54)$$

Prosseguindo:

$$g_{m'} = h_{fe} g_{m'} = h_{fe} \frac{1}{r_{be}} \equiv \frac{h_{fe}}{r_{be}} = \frac{\beta_{med}}{\beta_{med} r_{be}} = \frac{1}{r_e}$$

e utilizando as aproximações:

$$C_{be} \approx C_{bc} \quad \text{e} \quad C_{bc} \approx C_{bc}$$

obtemos outra forma de escrever a Equação (11.52):

$$f_{\beta} \approx \frac{1}{2\pi\beta_{med} r_e (C_{be} + C_{bc})} \quad (11.55)$$

A Equação (11.55) revela que, como r_e é função do projeto do circuito:

f_{β} é função das condições de polarização.

O formato da Equação (11.52) é exatamente igual ao da Equação (11.45), se não considerarmos o fator h_{fe} , revelando que h_{fe} reduz-se com uma inclinação de 6 dB/oitava a partir do seu valor no meio da faixa, como mostra a Figura 11.52. A mesma figura apresenta um gráfico de h_{fb} (ou α) versus frequência. Observe que h_{fb} não varia muito para a faixa de frequências escolhida, revelando que a resposta da configuração base-comum nas altas frequências é melhor do que a da configuração emissor-comum. Lembremos também a ausência do efeito da capacitância Miller para essa configuração, devido à sua característica não-inversora. Exatamente por isso, os parâmetros de alta frequência da configuração base-comum, em vez dos parâmetros do emissor-comum, são aqueles normalmente especificados para um transistor — em especial os projetados para operarem especificamente nas regiões de alta frequência.

A equação a seguir permite a determinação direta de f_{β} , se f_{α} e α forem especificados.




Figura 11.52 h_{fe} e h_{fb} versus frequência na região de altas frequências.

$$f_{\beta} = f_{\alpha}(1 - \alpha) \quad (11.56)$$

Uma quantidade chamada *produto ganho-largura de banda* é definida para o transistor pela condição:

$$\left| \frac{h_{fe_{mid}}}{1 + j(f/f_{\beta})} \right| = 1$$

de modo que

$$|h_{fe}|_{dB} = 20 \log_{10} \left| \frac{h_{fe_{mid}}}{1 + j(f/f_{\beta})} \right| = 20 \log_{10} 1 = 0 \text{ dB}$$

A frequência na qual $|h_{fe}|_{dB} = 0 \text{ dB}$ está claramente indicada por f_T na Figura 11.52. A magnitude de h_{fe} no ponto definido pela condição ($f_T \gg f_{\beta}$) é dada por:

$$\frac{h_{fe_{mid}}}{\sqrt{1 + (f_T/f_{\beta})^2}} \cong \frac{h_{fe_{mid}}}{f_T/f_{\beta}} = 1$$

de modo que $f_T \cong \overbrace{h_{fe_{mid}} \cdot f_{\beta}}^{(\text{BW})} \quad (\text{produto ganho-largura de banda}) \quad (11.57)$

ou $f_T \cong \beta_{med} f_{\beta} \quad (11.58)$

com $f_{\beta} = \frac{f_T}{\beta_{med}} \quad (11.59)$

Substituir f_{β} na Equação (11.55) pelo resultado da Equação (11.57) resulta em:

$$f_T \cong \beta_{med} \frac{1}{2\pi\beta_{med}r_e(C_{be} + C_{bc})}$$

e $f_T \cong \frac{1}{2\pi r_e(C_{be} + C_{bc})} \quad (11.60)$

EXEMPLO 11.11

Para o circuito da Figura 11.48 com os mesmos parâmetros do Exemplo 11.9, ou seja:

$$R_s = 1 \text{ k}\Omega, R_1 = 40 \text{ k}\Omega, R_2 = 10 \text{ k}\Omega, R_E = 2 \text{ k}\Omega,$$

$$R_C = 4 \text{ k}\Omega, R_L = 2,2 \text{ k}\Omega$$

$$C_s = 10 \mu\text{F}, C_C = 1 \mu\text{F}, C_E = 20 \mu\text{F}$$

$$\beta = 100, r_o = \infty \Omega, V_{CC} = 20 \text{ V}$$

com a inclusão de:

$$C_{be} = 36 \text{ pF}, C_{bc} = 4 \text{ pF}, C_{ce} = 1 \text{ pF}, C_{W_i} = 6 \text{ pF}, C_{W_o} = 8 \text{ pF}$$

(a) Determine f_{H_i} e f_{H_o} .

(b) Encontre f_{β} e f_T .

(c) Esboce a resposta de frequência para as regiões de baixas e altas frequências, utilizando os resultados do Exemplo 11.9 e os dos itens (a) e (b).

(d) Obtenha uma resposta **PROBE** para todo o espectro de frequências e compare com os resultados do item (c).

Solução

(a) Do Exemplo 11.9:

$$R_i = 1,32 \text{ k}\Omega, A_{v_{mid}}(\text{amplificador}) = -90$$

e $R_{Th} = R_s \| R_1 \| R_2 \| R_i = 1 \text{ k}\Omega \| 40 \text{ k}\Omega \| 10 \text{ k}\Omega \| 1,32 \text{ k}\Omega$
 $\cong 0,531 \text{ k}\Omega$

com $C_i = C_{W_i} + C_{be} + (1 - A_v)C_{bc}$

$$= 6 \text{ pF} + 36 \text{ pF} + [1 - (-90)]4 \text{ pF}$$

$$= 406 \text{ pF}$$

$$f_{H_i} = \frac{1}{2\pi R_{Th} C_i} = \frac{1}{2\pi(0,531 \text{ k}\Omega)(406 \text{ pF})}$$

$$= 738,24 \text{ kHz}$$

$$R_{Th_o} = R_C \| R_L = 4 \text{ k}\Omega \| 2,2 \text{ k}\Omega = 1,419 \text{ k}\Omega$$

$$C_o = C_{W_o} + C_{ce} + C_{M_o} = 8 \text{ pF} + 1 \text{ pF} + \left(1 - \frac{1}{-90}\right)4 \text{ pF}$$

$$= 13,04 \text{ pF}$$

$$f_{H_o} = \frac{1}{2\pi R_{Th_o} C_o} = \frac{1}{2\pi(1,419 \text{ k}\Omega)(13,04 \text{ pF})}$$

$$= 8,6 \text{ MHz}$$

(b) Aplicar a Equação (11.55) resulta em:

$$f_{\beta} = \frac{1}{2\pi\beta_{med}r_e(C_{be} + C_{bc})}$$

$$= \frac{1}{2\pi(100)(15,76 \Omega)(36 \text{ pF} + 4 \text{ pF})}$$

$$= \frac{1}{2\pi(100)(15,76 \Omega)(40 \text{ pF})}$$

$$= 2,52 \text{ MHz}$$

$$f_T = \beta_{med} f_{\beta} = (100)(2,52 \text{ MHz})$$

$$= 252 \text{ MHz}$$

(c) Veja a Figura 11.53. Tanto f_{β} quanto f_{H_o} reduzirão a frequência de corte superior abaixo do valor determinado por f_{H_i} . f_{β} está mais próximo de f_{H_i} e portanto produzirá um maior efeito sobre a frequência de corte. De qualquer modo, a banda passante será menor do que a definida apenas por f_{H_i} . Na verdade, para os parâmetros desse circuito, a frequência de corte superior estará relativamente próxima a 600 kHz.

Em geral, portanto, a menor das frequências superiores de corte define a máxima banda passante possível para um sistema.

(d) Para se obter uma análise PSpice da faixa completa de frequência, as capacitâncias parasitas devem ser adicionadas ao circuito, como mostra a Figura 11.54.

Uma **Analysis** resulta no gráfico da Figura 11.55 utilizando-se o **Trace Expression** mostrado na parte inferior do gráfico. A escala vertical foi alterada de -60 a 0 dB para -30 a 0 dB, para destacar a área de interesse

utilizando-se **Y-Axis Settings**. A baixa frequência de corte de 324 Hz é determinada basicamente por f_{L_c} , e a alta frequência de corte é de cerca de 667 kHz. Apesar de

f_{H_c} ser mais alta que f_{H_s} , terá impacto sobre a alta frequência de corte. No geral, no entanto, a análise PSpice é uma forma eficaz de verificação do método manual.




Figura 11.53 Resposta em frequência completa para o circuito da Figura 11.48.




Figura 11.54 Circuito da Figura 11.27 com as capacitâncias parasitas posicionadas.




Figura 11.55 Resposta em frequência completa para o circuito da Figura 11.54.

11.10 RESPOSTA EM ALTAS FREQUÊNCIAS — AMPLIFICADOR FET

A análise da resposta em altas frequências de um amplificador FET será desenvolvida de maneira muito semelhante à realizada para o amplificador TBJ. Como mostrado na Figura 11.56, há capacitâncias intereletrodos e de fiação que determinarão as características do amplificador em altas frequências. Os capacitores C_{gs} e C_{gd} variam, geralmente, de 1 pF até 10 pF, enquanto a capacitância C_{ds} é normalmente um pouco menor, variando de 0,1 pF até 1 pF.

Como o circuito da Figura 11.56 é um amplificador inversor, a capacitância do efeito Miller aparece no circuito equivalente ca para altas frequências da Figura 11.57. Em altas frequências, C_i vai se comportar como um curto-circuito e V_{gs} terá seu valor reduzido, diminuindo o ganho total. Em frequências onde C_o se aproxima de seu curto-circuito equivalente, a amplitude da tensão de saída V_o será reduzida.

As frequências de corte definidas pelos circuitos de entrada e de saída podem ser obtidas determinando-se, primeiro, os circuitos equivalentes de Thévenin para

cada seção, como mostra a Figura 11.58. Para o circuito de entrada:

$$f_{H_i} = \frac{1}{2\pi R_{Th_i} C_i} \quad (11.61)$$

e

$$R_{Th_i} = R_{sig} \parallel R_G \quad (11.62)$$

com

$$C_i = C_{w_i} + C_{gs} + C_M \quad (11.63)$$

e

$$C_M = (1 - A_v) C_{gd} \quad (11.64)$$

e para o circuito de saída:

$$f_{H_o} = \frac{1}{2\pi R_{Th_o} C_o} \quad (11.65)$$

com

$$R_{Th_o} = R_D \parallel R_L \parallel r_d \quad (11.66)$$

e

$$C_o = C_{w_o} + C_{ds} + C_M \quad (11.67)$$

e

$$C_M = \left(1 - \frac{1}{A_v}\right) C_{gd} \quad (11.68)$$




Figura 11.56 Elementos capacitivos que afetam a resposta em altas frequências de um amplificador JFET.




Figura 11.57 Circuito equivalente ca da Figura 11.56 para altas frequências.




Figura 11.58 Circuitos equivalentes de Thévenin para (a) circuito de entrada e (b) circuito de saída.

EXEMPLO 11.12

(a) Determine as frequências de corte superiores para o circuito da Figura 11.56, utilizando os mesmos parâmetros do Exemplo 11.10:

$$C_G = 0,01 \mu\text{F}, \quad C_C = 0,5 \mu\text{F}, \quad C_S = 2 \mu\text{F}$$

$$R_{\text{sig}} = 10 \text{ k}\Omega, R_G = 1 \text{ M}\Omega, R_D = 4,7 \text{ k}\Omega, R_S = 1 \text{ k}\Omega, R_L = 2,2 \text{ k}\Omega$$

$$I_{\text{DSS}} = 8 \text{ mA}, V_P = -4 \text{ V}, r_d = \infty \Omega, V_{\text{DD}} = 20 \text{ V}$$

com a inclusão de:

$$C_{\text{gd}} = 2 \text{ pF}, C_{\text{gs}} = 4 \text{ pF}, C_{\text{ds}} = 0,5 \text{ pF}, C_{\text{Wi}} = 5 \text{ pF}, C_{\text{Wo}} = 6 \text{ pF}$$

(b) Reveja a resposta no **PROBE** para toda a faixa de frequência e observe se está de acordo com as conclusões do Exemplo 11.10 e com os cálculos anteriores.

Solução

$$(a) R_{\text{Th}} = R_{\text{sig}} \parallel R_G = 10 \text{ k}\Omega \parallel 1 \text{ M}\Omega = 9,9 \text{ k}\Omega$$

Do Exemplo 11.10, $A_v = -3$.

$$\begin{aligned} C_i &= C_{\text{Wi}} + C_{\text{gs}} + (1 - A_v)C_{\text{gd}} \\ &= 5 \text{ pF} + 4 \text{ pF} + (1 + 3)2 \text{ pF} \\ &= 9 \text{ pF} + 8 \text{ pF} \\ &= 17 \text{ pF} \end{aligned}$$

$$\begin{aligned} f_{H_1} &= \frac{1}{2\pi R_{\text{Th}} C_i} \\ &= \frac{1}{2\pi (9,9 \text{ k}\Omega)(17 \text{ pF})} = 945,67 \text{ kHz} \end{aligned}$$

$$\begin{aligned} R_{\text{Th}} &= R_D \parallel R_L \\ &= 4,7 \text{ k}\Omega \parallel 2,2 \text{ k}\Omega \\ &\approx 1,5 \text{ k}\Omega \end{aligned}$$

$$C_o = C_{\text{Wo}} + C_{\text{ds}} + C_{\text{Mc}} = 6 \text{ pF} + 0,5 \text{ pF} + \left(1 - \frac{1}{-3}\right)2 \text{ pF} = 9,17 \text{ pF}$$

$$f_{H_2} = \frac{1}{2\pi (1,5 \text{ k}\Omega)(9,17 \text{ pF})} = 11,57 \text{ MHz}$$

Os resultados anteriores indicam que a capacitância de entrada, com a capacitância do efeito Miller, determina a frequência de corte superior. Isso ocorre devido ao valor pequeno de C_{ds} e aos valores de resistência encontrados no circuito de saída.

(b) Utilizando-se o PSpice para Windows, o esquema do circuito surgirá como mostra a Figura 11.59.

Em Analysis, AC Sweep é ajustado para **Decade**, com **Pts/Decade** em 1000, **Start Freq.:** em 10 Hz e **End Freq.:** em 10 MHz. Na caixa de diálogo **Add Traces**, **Trace Expression** é inserida como **DB (V(RL:1)/2.993mV)** e o gráfico da Figura 11.60 é obtido. Consideremos, por um minuto, quanto tempo é necessário para obter um gráfico como o da Figura 11.60 sem métodos




Figura 11.59 Circuito da Figura 11.56 com valores atribuídos.




Figura 11.60 Resposta em frequência para o circuito do Exemplo 11.12.

computacionais para um circuito tão complicado quanto o da Figura 11.59. Frequentemente nos esquecemos de quanto os sistemas de computadores ajudam a evitar uma série de cálculos longos e trabalhosos.

Usando o cursor, é possível descobrir que as frequências de corte inferior e superior são 225 Hz e 921 kHz, respectivamente, algo semelhante aos valores calculados.

A análise desenvolvida nas últimas seções limitou-se a apenas duas configurações; entretanto, a explicação do procedimento geral para a determinação das frequências de corte deve servir de base para a análise de qualquer outra configuração de transistor. Lembre-se de que a capacitância Miller surge apenas para amplificadores inversores e que f_{α} é significativamente maior do que f_{β} para a configuração base-comum. Há uma grande quantidade de publicações que abordam a análise de amplificadores de único estágio e que vão além do que foi tratado neste capítulo. Entretanto, o conteúdo deste capítulo deve servir como boa base para as futuras análises dos efeitos da frequência em circuitos.

11.11 EFEITOS DA FREQUÊNCIA EM CIRCUITOS MULTIESTÁGIOS

Para um segundo estágio transistorizado, conectado diretamente à saída do primeiro estágio, a resposta em frequência completa do circuito sofrerá uma significativa alteração. Na região de altas frequências, a capacitância de saída C_o deve agora incluir a capacitância da fiação (C_{W1}), a capacitância parasita (C_{be}) e a capacitância Miller (C_{Mj}) do estágio seguinte. Além disso, haverá valores de frequência de corte inferiores devido ao segundo estágio, que reduzirão o ganho do sistema nessa região. Para o sistema com multiestágios, a frequência de corte

superior será determinada principalmente pelo estágio com a menor frequência de corte. O estágio com a maior frequência de corte inferior é o maior responsável pela frequência de corte inferior do sistema. Portanto, um estágio mal projetado pode, obviamente, comprometer um bom projeto de um sistema em cascata.

O efeito de se incrementar o número de estágios idênticos pode ser claramente demonstrado, considerando-se as situações indicadas na Figura 11.61. Em cada estágio, as frequências de corte inferiores e superiores são idênticas. Para um único estágio, as frequências de corte são f_1 e f_2 , como indicado. Para dois estágios idênticos em cascata, nas regiões de altas e baixas frequências, a redução na resposta passa para -12 dB/oitava ou -40 dB/década. Em f_1 e f_2 , portanto, a queda agora é de -6 dB, em vez de -3 dB. O ponto de -3 dB deslocou-se para f'_1 e f'_2 , como indicado, com a conseqüente queda na banda passante. O resultado para A será um coeficiente angular de -18 dB/oitava ou -60 dB/década para um sistema com três estágios idênticos com uma inclinação da banda passante (f''_1 e f''_2).

Considerando estágios idênticos, pode ser determinada uma equação para a frequência de corte como função do número de estágios (n). Para as baixas frequências:

$$A_{v_{\text{baixa}}(\text{total})} = A_{v_{\text{baixa}}} A_{v_{\text{baixa}}} A_{v_{\text{baixa}}} \cdots A_{v_{\text{baixa}}}$$

mas como os estágios são idênticos, $A_{v_{\text{baixa}}} = A_{v_{\text{baixa}}} = \text{etc.}$ é:

$$A_{v_{\text{baixa}}(\text{total})} = (A_{v_{\text{baixa}}})^n$$

$$\text{ou} \quad \frac{A_{v_{\text{baixa}}(\text{total})}}{A_{v_{\text{total}}}} = \left(\frac{A_{v_{\text{baixa}}}}{A_{v_{\text{total}}}} \right)^n = \frac{1}{(1 - jf_1/f)^n}$$

Igualar esse resultado a $1/\sqrt{2}$ (nível de -3 dB) resulta em:

$$\frac{1}{\sqrt{1 + (f_1/f)^2}} = \frac{1}{\sqrt{2}}$$




Figura 11.61 Frequências de corte e banda passante para circuitos com mais de um estágio.

$$\text{ou } \left\{ \left[1 + \left(\frac{f_1}{f'_1} \right)^2 \right]^{1/2} \right\}^n = \left\{ \left[1 + \left(\frac{f_1}{f'_1} \right)^2 \right] \right\}^{n/2} = (2)^{1/2}$$

$$\text{de maneira que } \left[1 + \left(\frac{f_1}{f'_1} \right)^2 \right]^n = 2$$

$$\text{e } 1 + \left(\frac{f_1}{f'_1} \right)^2 = 2^{1/n}$$

$$\text{com o resultado: } f'_1 = \frac{f_1}{\sqrt{2^{1/n} - 1}} \quad (11.69)$$

De maneira semelhante, pode ser mostrado que para a região de altas freqüências:

$$f'_2 = (\sqrt{2^{1/n} - 1}) f_2 \quad (11.70)$$

Observe a presença do mesmo fator $\sqrt{2^{1/n} - 1}$ em cada equação. A lista a seguir relaciona esse fator a vários valores de n .

n	$\sqrt{2^{1/n} - 1}$
2	0,64
3	0,51
4	0,43
5	0,39

Para $n = 2$, considere a freqüência de corte superior $f'_2 = 0,64 f_2$ ou 64% do valor encontrado para um único estágio, enquanto $f'_1 = (1/0,64) f_1 = 1,56 f_1$. Para $n = 3$, $f'_2 = 0,51 f_2$ aproximadamente metade do valor de um único estágio com $f'_1 = (1/0,51) f_1 = 1,96 f_1$ ou aproximadamente o *dobro* do valor encontrado para um único estágio.

Para o amplificador a transistor com acoplamento RC, se $f_2 = f_\beta$, ou se elas estiverem próximas o suficiente para ambas afetarem a freqüência superior de 3 dB, o número de estágios deve ser multiplicado por 2 quando da determinação de f'_2 , devido ao número elevado de fatores $1/(1 + jf/f_x)$.

Se o ganho na banda de passagem consegue permanecer fixo independentemente do número de estágios, a redução na largura de banda nem sempre está associada com o aumento no número de estágios. Por exemplo, se um amplificador de um estágio só produz um ganho de 100, com uma largura de banda de 10.000 Hz, o produto ganho-largura de banda resultante é $10^2 \times 10^4 = 10^6$. Para um sistema com dois estágios, o mesmo ganho pode ser obtido se cada estágio apresentar um ganho igual a 10 (uma vez que $10 \times 10 = 100$). A largura de banda de cada estágio seria aumentada por um fator de 10 a 100.000, já que a especificação para o ganho é menor e o produto ganho-largura de banda é fixo e igual a 10^6 . Obviamente, o projeto deve permitir um aumento da largura de banda e estabelecer um valor de ganho menor.

11.12 TESTE DA ONDA QUADRADA

Uma idéia da resposta em freqüência de um amplificador pode ser obtida experimentalmente, aplicando-se um sinal de onda quadrada ao amplificador e observando-se a forma de onda na saída. A forma do sinal de saída revelará se as freqüências altas e baixas estão sendo amplificadas apropriadamente. O emprego do teste da onda quadrada consome um tempo significativamente menor do que aplicar uma série de sinais senoidais de diferentes freqüências e amplitudes para verificar a resposta de um amplificador.

A razão para a escolha do sinal de onda quadrada para o teste pode ser mais bem entendida examinando-se a expansão em séries de Fourier do sinal que é formado por componentes senoidais de diferentes amplitudes e freqüências. A soma dos termos da série produz a forma de onda original. Ou seja, apesar de o sinal não ser senoidal, ele pode ser reproduzido por uma série de termos senoidais de diferentes freqüências e amplitudes.

A expansão em série de Fourier para a onda quadrada da Figura 11.62 é:

$$v = \frac{4}{\pi} V_m \left(\sin 2\pi f_s t + \frac{1}{3} \sin 2\pi (3f_s) t + \frac{1}{5} \sin 2\pi (5f_s) t + \frac{1}{7} \sin 2\pi (7f_s) t + \frac{1}{9} \sin 2\pi (9f_s) t + \dots + \frac{1}{n} \sin 2\pi (nf_s) t \right) \quad (11.71)$$




Figura 11.62 Onda quadrada.

O primeiro termo da série é chamado de termo *fundamental* e, nesse caso, possui a mesma freqüência, f_s , da onda quadrada. O próximo termo tem uma freqüência três vezes maior do que o fundamental e é denominado de *terceiro harmônico*. Sua amplitude é um terço da amplitude do termo fundamental. As freqüências dos termos seguintes são múltiplas ímpares da fundamental e a amplitude diminui a cada harmônico. A Figura 11.63 mostra como a soma de termos de uma série de Fourier pode produzir uma forma de onda não-senoidal. A geração da onda quadrada da Figura 11.62 exigiria um número infinito de termos. Entretanto, a soma do termo fundamental com o terceiro harmônico apenas resulta em uma forma de onda, mostrada na Figura 11.63a, que já começa a ter o aspecto




Figura 11.63 Harmônicos presentes em uma onda quadrada.

de uma onda quadrada. Incluindo o quinto e o sétimo harmônicos na Figura 11.63b, obtemos uma forma de onda mais próxima da mostrada na Figura 11.62.

Os harmônicos mais importantes na formação da função de onda quadrada são aqueles compreendidos até o nono termo, inclusive, uma vez que o nono harmônico tem uma amplitude maior do que 10% da amplitude do termo fundamental [$1/9(100\%) = 11,1\%$]. É, portanto, razoável assumir que, se a aplicação de uma onda quadrada, com determinada frequência, resulta em uma onda quadrada limpa na saída, então o amplificador não distorce a frequência aplicada até o seu nono harmônico. Por exemplo, se um amplificador de áudio com uma banda passante de 20 kHz (a faixa de áudio vai de 20 Hz

até 20 kHz) deve ser testado, a frequência do sinal a ser aplicado deve ser de, no mínimo, $20 \text{ kHz}/9 = 2,22 \text{ kHz}$.

Se a resposta de um amplificador a uma onda quadrada é uma réplica sem distorção da entrada, a resposta em frequência (ou BW) do amplificador é obviamente suficiente para a frequência aplicada. Se a resposta apresentar a forma mostrada na Figura 11.64a e b, isso indica que as baixas frequências não estão sendo amplificadas adequadamente, e a frequência de corte inferior deve ser investigada. Se a forma de onda tem o aspecto da Figura 11.64c, os componentes de alta frequência do sinal não estão recebendo amplificação suficiente, e a frequência de corte superior (ou BW) deve ser revista.




Figura 11.64 (a) Resposta inadequada para baixas frequências; (b) resposta muito inadequada para baixas frequências; (c) resposta inadequada para altas frequências; (d) resposta muito inadequada para altas frequências.

A frequência de corte superior (ou BW) pode ser determinada, na prática, a partir da forma de onda na saída, medindo-se o tempo de subida definido entre 10% e 90% do valor de pico, como mostra a Figura 11.65. Substituindo na equação seguinte, obtém-se a frequência de corte superior e, uma vez que $BW = f_{H_i} - f_{L_c} \cong f_{H_i}$, temos também uma indicação da BW do amplificador.

$$BW \cong f_{H_i} = \frac{0,35}{t_r} \quad (11.72)$$

A frequência de corte inferior pode ser determinada da resposta na saída, bastando para isso medir cuidadosamente a inclinação indicada na Figura 11.65 e substituir em uma das seguintes equações:

$$\% \text{ inclinação} = P\% = \frac{V - V'}{V} \times 100\% \quad (11.73)$$

$$\text{Inclinação} = P = \frac{V - V'}{V} \quad (\text{forma decimal}) \quad (11.74)$$

A frequência de corte inferior é então determinada a partir de:

$$f_{L_c} = \frac{P}{\pi} f_s \quad (11.75)$$




Figura 11.65 Definição do tempo de subida e da flecha da resposta para uma onda quadrada.

EXEMPLO 11.13

A aplicação de uma onda quadrada de 1 mV, 5 kHz em um amplificador produz a forma de onda na saída da Figura 11.66.

- Escreva a expansão em série de Fourier para a onda quadrada até o nono harmônico.
- Determine a largura de banda do amplificador.
- Calcule a frequência de corte inferior.

Solução

$$(a) v_i = \frac{4 \text{ mV}}{\pi} \left(\sin 2\pi (5 \times 10^3)t + \frac{1}{3} \sin 2\pi (15 \times 10^3)t + \frac{1}{5} \sin 2\pi (25 \times 10^3)t + \frac{1}{7} \sin 2\pi (35 \times 10^3)t + \frac{1}{9} \sin 2\pi (45 \times 10^3)t \right)$$

$$(b) t_r = 18 \mu\text{s} - 2 \mu\text{s} = 16 \mu\text{s}$$

$$BW = \frac{0,35}{t_r} = \frac{0,35}{16 \mu\text{s}} = 21,875 \text{ Hz} \cong 4,4 f_s$$

$$(c) P = \frac{V - V'}{V} = \frac{50 \text{ mV} - 40 \text{ mV}}{50 \text{ mV}} = 0,2$$

$$f_{L_c} = \frac{P}{\pi} f_s = \left(\frac{0,2}{\pi} \right) (5 \text{ kHz}) = 318,31 \text{ Hz}$$




Figura 11.66 Exemplo 11.13.

11.13 RESUMO

Conclusões e Conceitos Importantes

- O logaritmo de um número fornece o **expoente pelo qual a base deve ser elevada para obter o mesmo número**. Se a base é 10, é chamada de logaritmo comum; se é $e = 2.71828...$, é chamada logaritmo natural.
- Como a taxa de decibéis de qualquer equipamento é uma **comparação entre valores**, um valor de referência deve ser escolhido para cada área de aplicação. Para sistemas de áudio, o valor de referência normalmente aceito é **1 mW**. Quando utilizamos os valores de tensão para determinar o ganho em dB entre dois pontos, qualquer diferença no valor de resistência é geralmente ignorada.
- O ganho dB de sistemas em cascata é simplesmente a **soma** dos ganhos dB de cada estágio.
- Os elementos capacitivos de um circuito determinam a **largura de banda** de um sistema. Os elementos capacitivos de **maior dimensão** do projeto básico determinam a frequência de corte baixa, enquanto os capacitores parasitas **menores** determinam as frequências de corte **altas**.

5. As frequências em que o ganho cai para 70,7% do valor na banda de passagem são chamadas de **corte, canto, banda, quebra** ou **meia-potência**.
6. Quanto **mais estreita** a banda, **menor** a faixa de frequências que permitem uma transferência de potência para a carga — que é pelo menos 50% do valor na banda de passagem.
7. Uma mudança de frequência por um fator de 2, equivalente a **1 oitava**, resulta em uma **mudança de ganho de 6 dB**. Para uma mudança de frequência de 10:1, equivalente a **1 década**, há uma **mudança de 20 dB no ganho**.
8. Para qualquer amplificador inversor, a capacitância de entrada é ampliada por um **efeito Miller** determinado pelo ganho do amplificador e da capacitância **intereletrodo** (parasita) entre os terminais de entrada e de saída do dispositivo ativo.
9. Uma **queda de 3 dB em beta (hfe)** ocorre em uma frequência definida por f_β que é sensível às condições de operação cc do transistor. A variação em beta pode definir a frequência de corte superior do projeto.
10. As **frequências altas e baixas de corte** de um amplificador podem ser determinadas pela resposta do sistema a uma entrada de onda quadrada. A aparência geral revela imediatamente se a resposta de baixa ou de alta frequência do sistema é demasiado limitada à frequência aplicada, enquanto um exame mais detalhado da resposta revela a largura de banda real do amplificador.

Equações

Logaritmos:

$$\begin{aligned}
 a &= b^x, & x &= \log_b a \\
 \log_{10} \frac{a}{b} &= \log_{10} a - \log_{10} b \\
 \log_{10} ab &= \log_{10} a + \log_{10} b \\
 G_{dB} &= 10 \log_{10} \frac{P_2}{P_1} = 20 \log_{10} \frac{V_2}{V_1} \\
 G_{dB_T} &= G_{dB_1} + G_{dB_2} + G_{dB_3} + \dots + G_{dB_n}
 \end{aligned}$$

Resposta de baixa frequência:

$$\begin{aligned}
 A_v &= \frac{1}{1 - j(f_1/f)} \\
 f_1 &= \frac{1}{2\pi RC}
 \end{aligned}$$

Resposta de baixa frequência TBJ:

$$\begin{aligned}
 f_{L_1} &= \frac{1}{2\pi(R_s + R_i)C_s} \\
 R_i &= R_1 \| R_2 \| \beta r_e \\
 f_{L_c} &= \frac{1}{2\pi(R_o + R_L)C_C}
 \end{aligned}$$

$$\begin{aligned}
 R_o &= R_C \| r_o \\
 f_{L_2} &= \frac{1}{2\pi R_e C_E} \\
 R_e &= R_E \| \left(\frac{R'_e}{\beta} + r_e \right) \\
 R'_s &= R_s \| R_1 \| R_2
 \end{aligned}$$

Resposta de baixa frequência FET:

$$\begin{aligned}
 f_{L_1} &= \frac{1}{2\pi(R_{sig} + R_i)C_G} \\
 R_i &= R_G \\
 f_{L_c} &= \frac{1}{2\pi(R_o + R_L)C_C} \\
 R_o &= R_D \| r_d \\
 f_{L_2} &= \frac{1}{2\pi R_{eq} C_S} \\
 R_{eq} &= \frac{R_s}{1 + R_s(1 + g_m r_d)/(r_d + R_D \| R_L)} \cong R_s \left. \frac{1}{g_m} \right|_{r_d = \infty, \Omega}
 \end{aligned}$$

Capacitância de efeito Miller:

$$\begin{aligned}
 C_{M_i} &= (1 - A_v)C_f \\
 C_{M_o} &= \left(1 - \frac{1}{A_v} \right) C_f
 \end{aligned}$$

Resposta de alta frequência TBJ:

$$\begin{aligned}
 A_v &= \frac{1}{1 + j(f/f_2)} \\
 f_{H_1} &= \frac{1}{2\pi R_{Th} C_i} \\
 R_{Th} &= R_s \| R_1 \| R_2 \| R_i \\
 C_i &= C_{w_i} + C_{be} + C_{M_i} \\
 f_{H_c} &= \frac{1}{2\pi R_{Th} C_o} \\
 R_{Th_o} &= R_C \| R_L \| r_o \\
 C_o &= C_{w_o} + C_{ce} + C_{M_o} \\
 h_{fe} &= \frac{h_{fe_{mid}}}{1 + j(f/f_\beta)} \\
 f_\beta &\cong \frac{1}{2\pi \beta_{mid} r_e (C_{be} + C_{bc})} \\
 f_T &\cong h_{fe_{mid}} f_\beta
 \end{aligned}$$

Resposta de alta frequência FET:

$$\begin{aligned}
 f_{H_1} &= \frac{1}{2\pi R_{Th} C_i} \\
 R_{Th} &= R_{sig} \| R_G \\
 C_i &= C_{w_i} + C_{gs} + C_{M_i} \\
 C_{M_i} &= (1 - A_v)C_{gd}
 \end{aligned}$$

$$f_{H_c} = \frac{1}{2\pi R_{Th} C_o}$$

$$R_{Th} = R_D \| R_L \| r_d$$

$$C_o = C_{W_c} + C_{ds} + C_{M_c}$$

$$C_{M_c} = \left(1 - \frac{1}{A_v}\right) C_{gd}$$

Efeitos multistágios:

$$f'_1 = \frac{f_1}{\sqrt{2^{1/n} - 1}}$$

$$f'_2 = (\sqrt{2^{1/n} - 1}) f_2$$

Teste de onda quadrada:

$$BW \cong f_{H_c} = \frac{0,35}{t_r}$$

$$f_{L_c} = \frac{P}{\pi} f_s$$

$$P = \frac{V - V'}{V}$$

11.14 ANÁLISE COMPUTACIONAL

A análise computacional deste capítulo foi integrada ao mesmo para enfatizar e realizar uma clara demonstração da capacidade do pacote de software PSpice. A resposta em frequência completa de um sistema multistágio ou de estágio único pode ser determinada em um período de tempo relativamente curto para verificar os cálculos teóricos ou oferecer uma indicação imediata das frequências de corte superiores e inferiores do sistema. Os exercícios neste capítulo oferecerão uma oportunidade para se aplicar o pacote de software PSpice em uma variedade de circuitos.

PROBLEMAS

§ 11.2 Logaritmos

- Determine o logaritmo comum dos seguintes números: 10^3 , 50 e 0,707.
 - Determine o logaritmo natural dos números do item (a).
 - Compare as soluções dos itens (a) e (b).
- Determine o logaritmo comum do número $2,2 \times 10^3$.
 - Determine o logaritmo natural do número do item (a) usando a Equação (11.4).
 - Determine o logaritmo natural do item (a) utilizando o logaritmo natural e compare com o resultado obtido no item (b).
- Determine:
 - $20 \log_{10} \frac{40}{8}$ utilizando a Equação (11.6) e compare com $20 \log_{10} 5$.
 - $10 \log_{10} \frac{1}{20}$ utilizando a Equação (11.7) e compare com $10 \log_{10} 0,05$.

(c) $\log_{10}(40)(0,125)$ utilizando a Equação (11.8) e compare com $\log_{10} 5$.

- Calcule o ganho de potência em decibéis para cada um dos seguintes casos.
 - $P_o = 100 \text{ W}$, $P_i = 5 \text{ W}$.
 - $P_o = 100 \text{ mW}$, $P_i = 5 \text{ mW}$.
 - $P_o = 100 \text{ mW}$, $P_i = 20 \mu\text{W}$.
- Determine G_{dBm} para um valor de 25 W de potência de saída.
- Duas medidas de tensão efetuadas através da mesma resistência produziram $V_1 = 25 \text{ V}$ e $V_2 = 100 \text{ V}$. Calcule o ganho de potência em decibéis da segunda leitura sobre a primeira.
- Foram medidas as tensões de entrada e saída, $V_i = 10 \text{ mV}$ e $V_o = 25 \text{ V}$. Qual é o ganho de tensão em decibéis?
- O ganho total de um sistema com três estágios é 120 dB. Determine o ganho em decibéis de cada estágio, se o segundo estágio proporciona o dobro de ganho do primeiro e o ganho do terceiro é 2,7 vezes maior do que o do primeiro.
 - Determine o ganho de tensão de cada estágio.
- Se a potência ca de um sinal aplicado a um sistema é $5 \mu\text{W}$, em 100 mV, e a potência de saída é 48 W, determine:
 - O ganho de potência em decibéis.
 - O ganho de tensão em decibéis para uma impedância de saída de 40 k Ω .
 - A impedância de entrada.
 - A tensão de saída.

§ 11.4 Considerações Gerais sobre Frequência

- Dada a curva da Figura 11.67, esboce:
 - O ganho normalizado.
 - O ganho normalizado em dB, e determine a largura de banda e as frequências de corte.

§ 11.5 Análise para Baixas Frequências — Diagrama de Bode

- Para o circuito da Figura 11.68:
 - Determine a expressão matemática para o valor da razão V_o/V_i .
 - Utilizando os resultados do item (a), determine V_o/V_i em 100 Hz, 1 kHz, 2 kHz, 5 kHz, 10 kHz e trace a curva resultante para a faixa de frequência de 100 Hz até 10 kHz. Use uma escala log.
 - Determine a frequência de corte.
 - Esboce as assíntotas e localize o ponto de -3 dB .
 - Esboce a resposta em frequência para V_o/V_i e compare com os resultados do item (b).
- Para o circuito da Figura 11.68:
 - Determine a expressão matemática para o ângulo existente entre V_o/V_i .
 - Determine o ângulo de fase em $f = 100 \text{ Hz}$, 1 kHz, 2 kHz, 5 kHz, 10 kHz e trace a curva resultante para a faixa de frequência de 100 Hz até 10 kHz.
 - Determine a frequência de corte.
 - Esboce a resposta em frequência de θ para o mesmo espectro de frequências do item (b) e compare os resultados.




Figura 11.67 Problema 10.




Figura 11.68 Problemas 11, 12 e 32.

13. (a) Que frequência é uma oitava acima de 5 kHz?
- (b) Que frequência é uma década abaixo de 10 kHz?
- (c) Que frequência é duas oitavas abaixo de 20 kHz?
- (d) Que frequência é duas décadas acima de 1 kHz?

§ 11.6 Resposta em Baixas Frequências — Amplificador TBJ

14. Repita a análise do Exemplo 11.9 com $r_o = 40 \text{ k}\Omega$. Qual é o efeito sobre $A_{v_{\text{méd}}}$, f_{L_s} , f_{L_c} , f_{L_E} e a frequência de corte resultante?
15. Para o circuito da Figura 11.69:
 - (a) Determine r_e .
 - (b) Encontre $A_{v_{\text{méd}}} = V_o/V_i$.
 - (c) Calcule Z_i .
 - (d) Encontre $A_{v_{\text{méd}}} = V_o/V_s$.
 - (e) Determine f_{L_s} , f_{L_c} e f_{L_E} .
 - (f) Determine a frequência de corte inferior.
 - (g) Esboce as assíntotas do diagrama de Bode definidas pelas frequências de corte do item (e).
 - (h) Esboce a resposta em baixas frequências do amplificador aproveitando os resultados do item (f).




Figura 11.69 Problemas 15, 22 e 33.

- * 16. Repita o Problema 15 para o circuito com emissor estabilizado da Figura 11.70.




Figura 11.70 Problemas 16 e 23.

- * 17. Repita o Problema 15 para o circuito seguidor de emissor da Figura 11.71.




Figura 11.71 Problemas 17 e 24.

- * 18. Repita o problema 15 para a configuração base-comum da Figura 11.72. Lembre-se de que a configuração base-comum é um circuito não-inversor quando se considera o efeito Miller.




Figura 11.72 Problemas 18, 25 e 34.

§ 11.7 Resposta em Baixas Frequências — Amplificador FET

19. Para o circuito da Figura 11.73:

- Determine V_{GSQ} e I_{DQ} .
- Encontre g_{mo} e g_m .
- Calcule o ganho na banda de passagem ($A_v = V_o/V_i$).
- Determine Z_i .
- Calcule $A_{v_s} = V_o/V_s$.
- Determine f_{L_G} , f_{L_c} e f_{L_s} .
- Determine a frequência de corte inferior.
- Esboce as assíntotas do diagrama de Bode definido pelo item (f).
- Esboce a resposta de baixas frequências para o amplificador utilizando os resultados do item (f).




Figura 11.73 Problemas 19, 20, 26 e 35.

- * 20. Repita a análise do Problema 19 com $r_d = 100$ kΩ. Isso produz alguma alteração nos resultados? Caso afirmativo, em quais parâmetros?
- * 21. Repita a análise do Problema 19 para o circuito da Figura 11.74. Que efeito teve a configuração com divisor de tensão sobre a impedância de entrada e ganho A_v comparado com os resultados encontrados para o arranjo de polarização da Figura 11.73?




Figura 11.74 Problemas 21 e 27.

§ 11.9 Resposta em Altas Frequências — Amplificador TBJ

22. Para o circuito da Figura 11.69:

- Determine f_{H_i} e f_{H_o} .

- Assumindo que $C_{b'e} = C_{be}$ e $C_{b'c} = C_{bc}$, encontre f_{β} e f_T .
- Utilizando o diagrama de Bode, esboce a resposta em frequência para a região de altas frequências e determine a frequência de corte.

- * 23. Repita a análise realizada no Problema 22 para o circuito da Figura 11.70.
- * 24. Repita a análise realizada no Problema 22 para o circuito da Figura 11.71.
- * 25. Repita a análise realizada no Problema 22 para o circuito da Figura 11.72.

§ 11.10 Resposta em Altas Frequências — Amplificador FET

26. Para o circuito da Figura 11.73:

- Determine g_{mo} e g_m .
- Encontre A_v e A_{v_s} para a faixa central do espectro.
- Determine f_{H_i} e f_{H_o} .
- Esboce a resposta de frequência para a região de altas frequências, utilizando o diagrama de Bode, e determine a frequência de corte.

- * 27. Repita a análise do Problema 26 para o circuito da Figura 11.74.

§ 11.11 Efeitos da Frequência em Circuitos Multistágios

- Calcule o ganho de tensão total de um amplificador com quatro estágios idênticos, cada um com um ganho de 20 dB.
- Calcule a frequência de 3 dB de um amplificador com quatro estágios, sabendo-se que, para cada estágio, $f_2 = 2.5$ MHz.
- Um amplificador com quatro estágios possui um estágio com uma frequência de 3 dB inferior de $f_1 = 40$ Hz. Qual é o valor de f_1 para o amplificador completo?

§ 11.12 Teste da Onda Quadrada

- A aplicação de uma onda quadrada de 10 mV, 100 kHz, a um amplificador, produziu na saída a forma de onda mostrada na Figura 11.75.
 - Escreva a série de Fourier para a onda quadrada até o nono harmônico.
 - Determine a banda passante do amplificador com a precisão disponível na Figura 11.75.
 - Calcule a frequência de corte inferior.




Figura 11.75 Problema 31.

§ 11.14 Análise Computacional

32. Utilizando o PSpice para Windows, determine a resposta em frequência de V_o/V_i para o filtro passa-alta da Figura 11.68.
33. Utilizando o PSpice para Windows, determine a resposta em frequência de V_o/V_i para o amplificador TBJ da Figura 11.69.
34. Repita o Problema 33 para o circuito da Figura 11.72 utilizando o Electronics Workbench.
35. Repita o Problema 33 para a configuração JFET da Figura 11.73 utilizando o Electronics Workbench.

* Os asteriscos indicam os problemas mais difíceis.

CAPÍTULO

Configurações Compostas 12

12.1 INTRODUÇÃO

Neste capítulo, apresentamos várias conexões de circuitos que, embora não sejam configurações emissor-comum, coletor-comum ou base-comum padrão, ainda são bastante importantes, sendo amplamente utilizadas em circuitos discretos ou em circuitos integrados. A conexão em cascata é composta de estágios em série, enquanto a conexão cascode coloca um transistor em cima do outro. Ambas as formas de conexão são encontradas em circuitos práticos. A conexão Darlington e a conexão par realimentado trazem múltiplos transistores conectados para operar como se fossem um único transistor, para melhorar seu desempenho, normalmente com um ganho de corrente muito maior.

A conexão CMOS, usando transistores MOSFET de intensificação do tipo p e do tipo n em um circuito operando com potência muito baixa, é apresentada neste capítulo. Grande parte da tecnologia mais recente em circuitos digitais utiliza circuitos CMOS, seja para permitir sua portabilidade com uma potência de bateria muito baixa, seja para permitir uma densidade de integração muito alta em circuitos integrados, com a menor dissipação de potência possível no pequeno espaço ocupado pelo chip do CI.

Tanto os circuitos discretos quanto os integrados utilizam a conexão fonte de corrente. A conexão espelho de corrente fornece corrente constante para vários outros circuitos e é especialmente importante em circuitos integrados lineares.

O amplificador diferencial é a parte básica dos circuitos amplificadores operacionais (que serão detalhados no Capítulo 13). A conexão básica de um circuito diferencial e sua operação são apresentadas neste capítulo. Embora apareça no final do capítulo, é a conexão de circuito mais importante. Um circuito bipolar-JFET utilizado em CIs é a conexão BiFET, enquanto a conexão bipolar-MOSFET é chamada conexão BiMOS. Essas duas configurações são utilizadas em circuitos lineares integrados.

12.2 CONEXÃO EM CASCATA

Uma conexão popular de estágios amplificadores é a conexão em cascata. Basicamente, a conexão em cascata é uma conexão em série em que a saída de um estágio é o sinal de entrada do estágio seguinte. A Figura 12.1 mostra uma conexão em cascata de dois estágios amplificadores FET. Essa conexão oferece uma multiplicação do ganho de cada estágio, levando a um ganho global maior.




Figura 12.1 Amplificador FET em cascata.



O ganho global do amplificador em cascata é o produto dos ganhos A_{v_1} e A_{v_2} dos estágios:

$$A_v = A_{v_1} A_{v_2} = (-g_{m_1} R_{D_1})(-g_{m_2} R_{D_2}) \quad (12.1)$$

A impedância de entrada do amplificador em cascata é a do estágio 1:

$$Z_i = R_{G_1} \quad (12.2)$$

enquanto a impedância de saída é a do estágio 2:

$$Z_o = R_{D_2} \quad (12.3)$$

A principal função dos estágios em cascata é atingir um ganho global maior. Como a polarização cc e os cálculos ca para um amplificador em cascata seguem as equações deduzidas para os estágios individuais, um exemplo demonstrará os diferentes cálculos para se determinar a operação de polarização cc e ca.

EXEMPLO 12.1

Calcule a polarização cc, o ganho de tensão, a impedância de entrada, a impedância de saída e a tensão de saída resultante para o amplificador em cascata mostrado na Figura 12.2. Calcule a tensão na carga, se uma carga de 10 kΩ for conectada na saída.

Solução

Ambos os estágios amplificadores têm a mesma polarização cc. Utilizando as técnicas de polarização cc do Capítulo 6, obtemos:

$$V_{GS_Q} = -1,9 \text{ V}, \quad I_{D_Q} = 2,8 \text{ mA}$$

Ambos os transistores têm:

$$g_{m0} = \frac{2I_{DSS}}{|V_P|} = \frac{2(10 \text{ mA})}{|-4 \text{ V}|} = 5 \text{ mS}$$

e no ponto de polarização cc:

$$g_m = g_{m0} \left(1 - \frac{V_{GS_Q}}{V_P} \right) = (5 \text{ mS}) \left(1 - \frac{-1,9 \text{ V}}{-4 \text{ V}} \right) = 2,6 \text{ mS}$$

O ganho de tensão de cada estágio é então:

$$A_{v_1} = A_{v_2} = -g_m R_D = -(2,6 \text{ mS})(2,4 \text{ k}\Omega) = -6,2$$

O ganho de tensão do amplificador em cascata é então:

Equação (12.1):

$$A_v = A_{v_1} A_{v_2} = (-6,2)(-6,2) = 38,4$$

A tensão de saída é, então:

$$V_o = A_v V_i = (38,4)(10 \text{ mV}) = 384 \text{ mV}$$

A impedância de entrada do amplificador em cascata é:

$$Z_i = R_G = 3,3 \text{ M}\Omega$$

A impedância de saída do amplificador em cascata (considerando que $r_d = \infty$) é:

$$Z_o = R_D = 2,4 \text{ k}\Omega$$

A tensão de saída através da carga de 10 kΩ seria então:

$$V_L = \frac{R_L}{Z_o + R_L} V_o = \frac{10 \text{ k}\Omega}{2,4 \text{ k}\Omega + 10 \text{ k}\Omega} (384 \text{ mV}) = 310 \text{ mV}$$

Amplificador TBJ em Cascata

Um amplificador em cascata com acoplamento RC construído com TBJs é mostrado na Figura 12.3. Como antes, a vantagem dos estágios em cascata é o grande ganho global de tensão. A polarização cc é obtida utilizando os procedimentos do Capítulo 4. O ganho de tensão de cada estágio é:

$$A_v = \frac{-R_C \parallel R_L}{r_e} \quad (12.4)$$

A impedância de entrada do amplificador é a do estágio 1:

$$Z_i = R_1 \parallel R_2 \parallel \beta r_e \quad (12.5)$$

e a impedância de saída do amplificador é a do estágio 2:




Figura 12.2 Circuito amplificador em cascata para o Exemplo 12.1.




Figura 12.3 Amplificador TBJ em cascata (acoplamento RC).

$$Z_o = R_C \parallel r_o \quad (12.6)$$

O próximo exemplo demonstra a análise de um amplificador TBJ em cascata, mostrando o grande ganho de tensão obtido.

EXEMPLO 12.2

Calcule o ganho de tensão, a impedância de entrada e a impedância de saída para o amplificador TBJ em cascata da Figura 12.4. Calcule a tensão de saída resultante se uma carga de 10 kΩ for conectada à saída.

Solução

A análise de polarização cc resulta em:

$$V_B = 4,7 \text{ V}, \quad V_E = 4,0 \text{ V}, \quad V_C = 11 \text{ V}, \quad I_E = 4,0 \text{ mA}$$

No ponto de polarização:

$$r_e = \frac{26}{I_E} = \frac{26}{4,0} = 6,5 \Omega$$

O ganho de tensão do estágio 1 é então:

$$\begin{aligned} A_{v1} &= -\frac{R_C \parallel (R_1 \parallel R_2 \parallel \beta r_e)}{r_e} \\ &= -\frac{(2,2 \text{ k}\Omega) \parallel [15 \text{ k}\Omega \parallel 4,7 \text{ k}\Omega \parallel (200)(6,5 \Omega)]}{6,5 \Omega} \\ &= -\frac{665,2 \Omega}{6,5 \Omega} = -102,3 \end{aligned}$$

enquanto o ganho de tensão do estágio 2 é:

$$A_{v2} = -\frac{R_C}{r_e} = -\frac{2,2 \text{ k}\Omega}{6,5 \Omega} = -338,46$$

para um ganho de tensão global de:

$$A_v = A_{v1} A_{v2} = (-102,3)(-338,46) = 34,624$$

A tensão de saída, portanto, é:

$$V_o = A_v V_i = (34,624)(25 \mu\text{V}) = 0,866 \text{ V}$$

A impedância de entrada do amplificador é:

$$\begin{aligned} Z_i &= R_1 \parallel R_2 \parallel \beta r_e = 4,7 \text{ k}\Omega \parallel 15 \text{ k}\Omega \parallel (200)(6,5 \Omega) \\ &= 953,6 \Omega \end{aligned}$$




Figura 12.4 Amplificador TBJ com acoplamento RC para o Exemplo 12.2.




Figura 12.5 Amplificador JFET-TBJ em cascata do Exemplo 12.3.

enquanto a impedância de saída do amplificador é:

$$Z_o = R_C = 2,2 \text{ k}\Omega$$

Se uma carga de 10 kΩ for conectada à saída do amplificador, a tensão resultante na carga é:

$$V_L = \frac{R_L}{Z_o + R_L} V_o = \frac{10 \text{ k}\Omega}{2,2 \text{ k}\Omega + 10 \text{ k}\Omega} (0,866 \text{ V}) = 0,71 \text{ V}$$

Uma combinação de estágios FET e TBJ também pode ser usada para se obter alto ganho de tensão e alta impedância de entrada, como demonstrado no próximo exemplo.

EXEMPLO 12.3

Para o amplificador em cascata da Figura 12.5, utilize a polarização cc calculada nos exemplos 12.1 e 12.2 para calcular a impedância de entrada, a impedância de saída, o ganho de tensão e a tensão de saída resultante.

Solução

Como R_i (estágio 2) = 15 kΩ || 4,7 kΩ || 200(6,5 Ω) = 953,6 Ω, o ganho do estágio 1 (quando carregado pelo estágio 2) é:

$$\begin{aligned} A_{v_1} &= -g_m [R_D || R_i \text{ (estágio 2)}] \\ &= -2,6 \text{ mS} (2,4 \text{ k}\Omega || 953,6 \Omega) = -1,77 \end{aligned}$$

Do Exemplo 12.2, o ganho de tensão do estágio 2 é $A_{v_2} = -338,46$. O ganho de tensão global é, então:

$$A_v = A_{v_1} A_{v_2} = (-1,77)(-338,46) = 599,1$$

A tensão de saída, portanto, é:

$$V_o = A_v V_i = (599,1)(1 \text{ mV}) \approx 0,6 \text{ V}$$

A impedância de entrada do amplificador é aquela do estágio 1:

$$Z_i = 3,3 \text{ M}\Omega$$

enquanto a impedância de saída é aquela do estágio 2:

$$Z_o = R_D = 2,2 \text{ k}\Omega$$

12.3 CONEXÃO CASCODE

Uma conexão cascode tem um transistor sobre (em série com) o outro. A Figura 12.6 mostra uma configuração cascode com um estágio emissor-comum (EC) alimentando um estágio base-comum (BC). Esse arranjo é projetado para oferecer uma alta impedância de entrada com baixo ganho de tensão e para garantir que a capacitância Miller de entrada (veja o Capítulo 11) seja mínima, com o estágio BC proporcionando uma boa operação em alta frequência. Uma versão de utilização na prática de um amplificador cascode com TBJ é vista na Figura 12.7.




Figura 12.6 Configuração cascode.




Figura 12.7 Circuito cascode prático para o Exemplo 12.4.

EXEMPLO 12.4

Calcule o ganho de tensão para o amplificador cascode da Figura 12.7.

Solução

A análise da polarização cc utilizando os procedimentos do Capítulo 4 resulta em:

$$V_{B_1} = 4,9 \text{ V}, \quad V_{B_2} = 10,8 \text{ V}, \quad I_{C_1} \approx I_{C_2} = 3,8 \text{ mA}$$

A resistência dinâmica de cada transistor é então:

$$r_e = \frac{26}{I_E} = \frac{26}{3,8} = 6,8 \, \Omega$$

O ganho de tensão do estágio 1 (emissor-comum) é aproximadamente:

$$A_{v_1} = -\frac{R_C}{r_e} = -\frac{r_e}{r_e} = -1$$

O ganho de tensão do estágio 2 (base-comum) é:

$$A_{v_2} = \frac{R_C}{r_e} = \frac{1,8 \text{ k}\Omega}{6,8 \, \Omega} = 265$$

resultando no seguinte ganho global do amplificador cascode:

$$A_v = A_{v_1} A_{v_2} = (-1)(265) = -265$$

Como já esperado, o estágio EC com um ganho de -1 proporciona a impedância de entrada mais alta de um estágio EC (superior à do estágio BC). Com um ganho de tensão de apenas -1 , a capacitância Miller de entrada mantém-se muito pequena. Um alto ganho de tensão é então proporcionado pelo estágio BC, resultando em um grande ganho global ($A_v = -265$).

12.4 CONEXÃO DARLINGTON

Uma conexão muito conhecida de dois transistores bipolares de junção que opera como um transistor superbeta é a conexão Darlington, mostrada na Figura 12.8. A característica principal da conexão Darlington é os transistores atuarem como um só, com um ganho de corrente que é o produto dos ganhos de corrente dos transistores individuais. Se a conexão for feita usando dois transistores separados com ganhos de corrente β_1 e β_2 , a conexão Darlington fornecerá um ganho de corrente de:

$$\beta_D = \beta_1 \beta_2 \quad (12.7)$$

Se os dois transistores estiverem unidos de tal forma que $\beta_1 = \beta_2 = \beta$, a conexão Darlington fornece um ganho de corrente de:

$$\beta_D = \beta^2 \quad (12.8)$$

Uma conexão de transistor Darlington fornece um transistor com um ganho de corrente muito alto, em geral de alguns milhares.




Figura 12.8 Constituição de um transistor Darlington.

EXEMPLO 12.5

Qual o ganho de corrente fornecido por uma conexão Darlington de dois transistores idênticos, cada um com um ganho de corrente $\beta = 200$?

Solução

Equação (12.8):

$$\beta_D = \beta^2 = (200)^2 = 40.000$$

Transistor Darlington Encapsulado

Como a conexão Darlington é muito utilizada, é possível obter um encapsulamento que contenha dois TBJs internamente conectados como um transistor Darlington. A Figura 12.9 fornece algumas especificações de folhas de dados para um par Darlington típico. O ganho de corrente relacionado corresponde ao ganho global do transistor em conexão Darlington, e o dispositivo apresenta apenas três terminais externos (base, emissor e coletor). Considere a unidade como um único transistor Darlington com um ganho de corrente muito alto se comparado a outros transistores simples típicos.

Tipo 2N999
Transistor Darlington N-P-N de
silício encapsulado

Parâmetro	Condições de teste	Mín.	Máx.
V_{BE}	$I_C = 100 \text{ mA}$		1,8 V
$h_{FE} (\beta_D)$	$I_C = 10 \text{ mA}$ $I_C = 100 \text{ mA}$	4000 7000	70.000

Figura 12.9 Especificações de um transistor Darlington encapsulado (2N999).



Polarização CC de um Circuito Darlington

Um circuito Darlington básico é mostrado na Figura 12.10. Um transistor Darlington com ganho de corrente muito alto, β_D , é utilizado. A corrente de base pode ser calculada a partir de:

$$I_B = \frac{V_{CC} - V_{BE}}{R_B + \beta_D R_E} \quad (12.9)$$

Apesar de a equação anterior ser a mesma de um transistor regular, o valor de β_D é muito grande e o de V_{BE} é muito alto, como indicam os dados no quadro da Figura 12.9. A corrente do emissor é então:

$$I_E = (\beta_D + 1)I_B \approx \beta_D I_B \quad (12.10)$$

As tensões cc são:

$$V_E = I_E R_E \quad (12.11)$$

$$V_B = V_E + V_{BE} \quad (12.12)$$




Figura 12.10 Circuito de polarização de um Darlington básico.

EXEMPLO 12.6

Calcule as tensões e as correntes de polarização cc no circuito da Figura 12.11.




Figura 12.11 Circuito para o Exemplo 12.6.

Solução

A corrente de base é:

$$\text{Equação (12.9): } I_B = \frac{18 \text{ V} - 1.6 \text{ V}}{3.3 \text{ M}\Omega + 8000(390 \Omega)} \approx 2.56 \mu\text{A}$$

A corrente do emissor, portanto, é:

$$\text{Equação (12.10): } I_E \approx 8000(2.56 \mu\text{A}) = 20.48 \text{ mA} \approx I_C$$

A tensão cc do emissor é:

$$\text{Equação (12.11): } V_E = 20.48 \text{ mA}(390 \Omega) \approx 8 \text{ V}$$

e a tensão de base é:

$$\text{Equação (12.12): } V_B = 8 \text{ V} + 1.6 \text{ V} = 9.6 \text{ V}$$

A tensão de coletor é o valor da fonte de:

$$V_C = 18 \text{ V}$$

Circuito Equivalente CA

Um circuito Darlington seguidor-de-emissor é mostrado na Figura 12.12. O sinal ca de entrada é aplicado na base do transistor Darlington através do capacitor C_1 , com a saída ca, V_o , obtida do emissor através do capacitor C_2 . Um circuito ca equivalente é mostrado na Figura 12.13. O transistor Darlington é substituído por um circuito ca equivalente abrangendo uma resistência de entrada r_i e uma fonte de corrente na saída, $\beta_D I_b$.




Figura 12.12 Circuito Darlington seguidor-de-emissor.




Figura 12.13 Circuito equivalente ca de um Darlington seguidor-de-emissor.

Impedância de Entrada CA

A corrente de base ca através de r_i é:

$$I_b = \frac{V_i - V_o}{r_i} \quad (12.13)$$

Já que $V_o = (I_b + \beta_D I_b) R_E$ (12.14)

podemos utilizar a Equação (12.13) na Equação (12.14), para obtermos:

$$I_b r_i = V_i - V_o = V_i - I_b (1 + \beta_D) R_E$$

Resolvendo em relação a V_i :

$$V_i = I_b [r_i + (1 + \beta_D) R_E] \approx I_b (r_i + \beta_D R_E)$$

A impedância de entrada ca, para dentro da base do transistor, é então:

$$\frac{V_i}{I_b} = r_i + \beta_D R_E$$

e no sentido para dentro do circuito é:

$$Z_i = R_B \parallel (r_i + \beta_D R_E) \quad (12.15)$$

EXEMPLO 12.7

Calcule a impedância de entrada do circuito da Figura 12.12 se $r_i = 5 \text{ k}\Omega$.

Solução

Equação (12.15):

$$Z_i = 3,3 \text{ M}\Omega \parallel [5 \text{ k}\Omega + (8000)(390 \Omega)] = 1,6 \text{ M}\Omega$$

Ganho de Corrente CA

A corrente de saída ca através de R_E é (veja a Figura 12.13):

$$I_o = I_b + \beta_D I_b = (\beta_D + 1) I_b \approx \beta_D I_b$$

O ganho de corrente do transistor, portanto, é:

$$\frac{I_o}{I_b} = \beta_D$$

O ganho de corrente ca do circuito é:

$$A_i = \frac{I_o}{I_i} = \frac{I_o I_b}{I_b I_i}$$

Podemos utilizar a regra do divisor de corrente para expressar I_b / I_i :

$$I_b = \frac{R_B}{(r_i + \beta_D R_E) + R_B} I_i \approx \frac{R_B}{R_B + \beta_D R_E} I_i$$

tal que o ganho de corrente ca do circuito seja:

$$A_i = \beta_D \frac{R_B}{R_B + \beta_D R_E} = \frac{\beta_D R_B}{R_B + \beta_D R_E} \quad (12.16)$$

EXEMPLO 12.8

Calcule o ganho de corrente ca do circuito na Figura 12.12.

Solução

Equação (12.16):

$$A_i = \frac{\beta_D R_B}{R_B + \beta_D R_E} = \frac{(8000)(3,3 \text{ M}\Omega)}{3,3 \text{ M}\Omega + (8000)(390 \Omega)} = 4112$$

Impedância de Saída CA

A impedância de saída ca pode ser determinada pelo circuito ca mostrado na Figura 12.14a. A impedância de saída vista pela carga R_L é determinada aplicando-se uma tensão V_o e medindo-se a corrente I_o (com a entrada V_s fixada em zero). A Figura 12.14b mostra essa situação. Calculando I_o temos:

$$\begin{aligned} I_o &= \frac{V_o}{R_E} + \frac{V_o}{r_i} - \beta_D I_b = \frac{V_o}{R_E} + \frac{V_o}{r_i} - \beta_D \left(\frac{V_o}{r_i} \right) \\ &= \left(\frac{1}{R_E} + \frac{1}{r_i} + \frac{\beta_D}{r_i} \right) V_o \end{aligned}$$

Calculando Z_o temos:

$$\begin{aligned} Z_o &= \frac{V_o}{I_o} = \frac{1}{1/R_E + 1/r_i + \beta_D/r_i} \\ &= R_E \parallel r_i \parallel \frac{r_i}{\beta_D} \approx \frac{r_i}{\beta_D} \end{aligned} \quad (12.17)$$




Figura 12.14 Circuito ca equivalente para se determinar Z_o .

EXEMPLO 12.9

Calcule a impedância de saída do circuito da Figura 12.12.

Solução

Equação (12.17):

$$Z_o = 390 \Omega \parallel 5 \text{ k}\Omega \parallel \frac{5 \text{ k}\Omega}{8000} \approx \frac{5 \text{ k}\Omega}{8000} = 0,625 \Omega$$

Ganho de Tensão CA

O ganho de tensão ca para o circuito da Figura 12.12 pode ser determinado utilizando-se o circuito ca equivalente da Figura 12.15. Uma vez que:

$$V_o = (I_b + \beta_D I_b) R_E = I_b (R_E + \beta_D R_E)$$

e
$$V_i = I_b r_i + (I_b + \beta_D I_b) R_E$$

de onde obtemos:

$$V_i = I_b (r_i + R_E + \beta_D R_E)$$

de maneira que
$$V_o = \frac{V_i}{r_i + (R_E + \beta_D R_E)} (R_E + \beta_D R_E)$$

$$A_v = \frac{V_o}{V_i} = \frac{R_E + \beta_D R_E}{r_i + (R_E + \beta_D R_E)} \approx 1 \quad (12.18)$$




Figura 12.15 Circuito ca equivalente para se determinar A_v .

EXEMPLO 12.10

Calcule o ganho da tensão ca A_v para o circuito da Figura 12.12.

Solução

$$A_v = \frac{390 \Omega + (8000)(390 \Omega)}{5 \text{ k}\Omega + [390 \Omega + (8000)(390 \Omega)]} = 0,998$$

12.5 PAR REALIMENTADO

A conexão par realimentado (veja Figura 12.16) é um circuito com dois transistores que opera como o circuito Darlington. Observe que o par realimentado utiliza um transistor *pnp* acionando um transistor *nnp*, e os dois dispositivos atuam efetivamente como um transistor *pnp*. Assim como ocorre com a conexão Darlington, o par realimentado fornece um ganho de corrente muito alto (o

produto dos ganhos de corrente dos transistores). Uma aplicação comum (veja o Capítulo 15) utiliza uma conexão Darlington e um par realimentado para proporcionar operação complementar do transistor. A Figura 12.17 apresenta um par realimentado utilizado na prática. Algumas considerações sobre a polarização cc e a operação ca facilitam a compreensão do funcionamento dessa conexão.




Figura 12.16 Conexão par realimentado.




Figura 12.17 Operação de um par realimentado.

Polarização CC

Os cálculos de polarização cc a seguir utilizam simplificações para obtermos os resultados da maneira mais simples possível. Da malha base-emissor de Q_1 , obtemos:

$$V_{CC} - I_C R_C - V_{EB1} - I_{B1} R_B = 0$$

$$V_{CC} - \beta_1 \beta_2 I_{B1} R_C - V_{EB1} - I_{B1} R_B = 0$$

A corrente de base é então:

$$I_{B1} = \frac{V_{CC} - V_{EB1}}{R_B + \beta_1 \beta_2 R_C} \quad (12.19)$$

A corrente do coletor de Q_1 é:

$$I_{C1} = \beta_1 I_{B1} = I_{B2}$$

a qual é também a corrente de base de Q_2 . A corrente do coletor do transistor Q_2 é:

$$I_{C2} = \beta_2 I_{B2} \approx I_{E2}$$

de maneira que a corrente através de R_C é:

$$I_C = I_{E_1} + I_{C_2} \approx I_{C_1} + I_{C_2} \approx I_{C_2} \quad (12.20)$$

EXEMPLO 12.11

Calcule as correntes e tensões de polarização para o circuito da Figura 12.17 para que V_o seja metade da tensão da fonte de tensão ($I_C R_C = 9 \text{ V}$).

Solução

$$I_{B_1} = \frac{18 \text{ V} - 0,7 \text{ V}}{2 \text{ M}\Omega + (140)(180)(75 \Omega)} = \frac{17,3 \text{ V}}{3,89 \times 10^6} = 4,45 \mu\text{A}$$

A corrente de base de Q_2 é então:

$$I_{B_2} = I_{C_1} = \beta_1 I_{B_1} = 140(4,45 \mu\text{A}) = 0,623 \text{ mA}$$

resultando em uma corrente do coletor de Q_2 de:

$$I_{C_2} = \beta_2 I_{B_2} = 180(0,623 \text{ mA}) = 112,1 \text{ mA}$$

e, portanto, a corrente através de R_C é:

Equação (12.20):

$$I_C = I_{E_1} + I_{C_2} = 0,623 \text{ mA} + 112,1 \text{ mA} \approx I_{C_2} = 112,1 \text{ mA}$$

Assim, a tensão cc na saída é:

$$V_{o(cc)} = V_{CC} - I_C R_C = 18 \text{ V} - 112,1 \text{ mA}(75 \Omega) = 9,6 \text{ V}$$

$$\text{e } V_i(cc) = V_{o(cc)} - V_{BE} = 9,6 \text{ V} - 0,7 \text{ V} = 8,9 \text{ V}$$

Operação CA

O circuito equivalente ca da Figura 12.17 é mostrado na Figura 12.18. O circuito é desenhado primeiramente na Figura 12.18a para mostrar claramente cada transistor e o posicionamento do resistor da base e do coletor. O circuito equivalente ca é então redesenhado na Figura 12.18b para permitir a análise.

Impedância de Entrada CA, Z_i

A impedância de entrada ca vista na direção de dentro da base do transistor Q_1 é determinada (veja a Figura 12.18b) como se segue:

$$I_{b_1} = \frac{V_i - V_o}{r_{i_1}}$$

$$\text{onde } V_o = -I_C R_C \approx (-\beta_1 I_{b_1} + \beta_2 I_{b_2}) R_C \approx (\beta_2 I_{b_2}) R_C$$

$$\text{tal que } I_{b_1} r_{i_1} = V_i - V_o \approx V_i - \beta_2 I_{b_2} R_C$$

$$I_{b_1} r_{i_1} + \beta_2 (\beta_1 I_{b_1}) R_C = V_i \quad (\text{desde que } I_{b_2} = I_{C_1} = \beta_1 I_{b_1})$$

$$\frac{V_i}{I_{b_1}} = r_{i_1} + \beta_1 \beta_2 R_C$$

Incluindo-se a resistência de polarização da base:

$$Z_i \approx R_B \parallel (r_{i_1} + \beta_1 \beta_2 R_C) \quad (12.21)$$

Ganho de Corrente CA, A_i

O ganho de corrente ca pode ser determinado da seguinte maneira:

$$\begin{aligned} I_o &= \beta_2 I_{b_2} - \beta_1 I_{b_1} - I_{b_1} \\ &= \beta_2 (\beta_1 I_{b_1}) - (1 + \beta_1) I_{b_1} \approx \beta_1 \beta_2 I_{b_1} \end{aligned}$$

$$\frac{I_o}{I_{b_1}} = \beta_1 \beta_2$$

Incluindo R_B , o ganho de corrente é:

$$A_i = \frac{I_o}{I_i} = \frac{I_o}{I_{b_1}} \frac{I_{b_1}}{I_i} = \beta_1 \beta_2 \frac{R_B}{R_B + Z_i} \quad (12.22)$$

Impedância de Saída CA, Z_o

Z_o pode ser obtida aplicando-se uma tensão, V_o , com V_i fixado em 0. A análise resultante fornece:




Figura 12.18 Equivalente ca da Figura 12.17.



$$Z_o = \frac{V_o}{I_o} = R_C \parallel r_{i1} \parallel \frac{r_{i1}}{\beta_1 \beta_2} \approx \frac{r_{i1}}{\beta_1 \beta_2} \quad (12.23)$$

que resulta em uma baixa impedância de saída.

Ganho de tensão CA, A_v

A tensão de saída V_o é:

$$V_o = -I_C R_C \approx \beta_1 \beta_2 I_{b1} R_C$$

Como
$$I_{b1} = \frac{V_i - V_o}{r_{i1}}$$

$$V_o = V_i - I_{b1} r_{i1} = V_i - \frac{V_o}{\beta_1 \beta_2 R_C} r_{i1}$$

$$A_v = \frac{V_o}{V_i} = \frac{1}{1 + r_{i1}/(\beta_1 \beta_2 R_C)} = \frac{\beta_1 \beta_2 R_C}{\beta_1 \beta_2 R_C + r_{i1}} \quad (12.24)$$

EXEMPLO 12.12

Calcule os valores ca de Z_i , Z_o , A_i e A_v para o circuito da Figura 12.17. Considere que $r_{i1} = 3 \text{ k}\Omega$.

Solução

$$Z_i \approx R_B \parallel (r_{i1} + \beta_1 \beta_2 R_C) = 2 \text{ M}\Omega \parallel [3 \text{ k}\Omega + (140)(180)(75 \Omega)]$$

$$\approx 974 \text{ k}\Omega$$

$$A_i = \beta_1 \beta_2 \frac{R_B}{R_B + Z_i} = (140)(180) \left(\frac{2 \text{ M}\Omega}{2 \text{ M}\Omega + 974 \text{ k}\Omega} \right)$$

$$= 16,95 \times 10^3$$

$$Z_o \approx \frac{r_{i1}}{\beta_1 \beta_2} = \frac{3 \times 10^3}{(140)(180)} = 0,12 \Omega$$

$$e \quad A_v = \frac{\beta_1 \beta_2 R_C}{\beta_1 \beta_2 R_C + r_{i1}} = \frac{(140)(180)(75 \Omega)}{(140)(180)(75 \Omega) + 3000 \Omega}$$

$$= 0,9984 \approx 1$$

O Exemplo 12.12 mostra que a conexão por realimentado proporciona uma operação com ganho de tensão muito próximo de 1 (da mesma maneira que a Darlington seguidor-de-emissor), um ganho de corrente muito alto, uma impedância de saída muito baixa e uma alta impedância de entrada.

12.6 CIRCUITO CMOS

Um tipo de circuito bastante comum em eletrônica digital utiliza os transistores MOSFET de canal p e canal n (veja Figura 12.19). Esse MOSFET complementar ou circuito CMOS utiliza esses tipos de transistores opostos (ou complementares). A entrada, V_i , é aplicada a ambas

as portas com a saída tomada do dreno, que está conectado a ambos. Antes de seguir para a operação do circuito CMOS, vamos revisar a operação do transistor MOSFET de intensificação.




Figura 12.19 Circuito inversor CMOS.


Operação Ligado/Desligado do nMOS

A característica de dreno de um transistor MOSFET de canal n ou nMOS é mostrada na Figura 12.20a. Com 0 V aplicado entre a porta e a fonte, não há corrente de dreno. Não existe corrente resultante até que V_{GS} seja elevado além do nível de limiar do dispositivo, V_T . Com uma entrada de, digamos, +5 V, o dispositivo nMOS está completamente ligado com uma corrente I_D presente. Em resumo:

Uma entrada de 0 V deixa o nMOS desligado, enquanto uma entrada de +5 V liga o nMOS.

Operação Ligado/Desligado do pMOS

A curva característica do dreno para um transistor MOSFET canal p ou p-MOS é mostrada na Figura 12.20b. Quando 0 V é aplicado, o dispositivo está desligado (nenhuma corrente de dreno presente), enquanto, para uma entrada de -5 V (maior que a tensão de limiar), o dispositivo está ligado com corrente de dreno presente. Em resumo:



$V_{GS} = 0 \text{ V}$ deixa o pMOS desligado;
 $V_{GS} = -5 \text{ V}$ liga o pMOS.




Figura 12.20 Curva característica do MOSFET mostrando as condições ligado/desligado: (a) nMOS; (b) pMOS.

Operação do Circuito CMOS

Veja, em seguida, como o circuito CMOS real da Figura 12.21 opera com uma entrada de 0 V ou entrada de +5 V.




Figura 12.21 Operação do circuito CMOS: (a) saída +5 V; (b) saída 0 V.

Entrada 0 V

Quando 0 V é aplicado como entrada no circuito CMOS, surge uma tensão nas portas de 0 V em nMOS e pMOS. A Figura 12.21a mostra que:

Para nMOS (Q_1):

$$V_{GS} = V_i - 0 \text{ V} = 0 \text{ V} - 0 \text{ V} = 0 \text{ V}$$

Para pMOS (Q_2):

$$V_{GS} = V_i - (+5 \text{ V}) = 0 \text{ V} - 5 \text{ V} = -5 \text{ V}$$

Uma entrada de 0 V para um transistor nMOS Q_1 mantém o dispositivo desligado. A mesma entrada de 0 V, entretanto, resulta em uma tensão porta-fonte, de um transistor pMOS, de -5 V (porta em 0 V é 5 V menor que a fonte em +5 V), ligando esse dispositivo. A saída, V_o , é então +5 V.

Entrada +5 V

Quando $V_i = +5 \text{ V}$, essa tensão aparece em ambas as portas. A Figura 12.21b mostra que:

Para nMOS (Q_1):

$$V_{GS} = V_i - 0 \text{ V} = +5 \text{ V} - 0 \text{ V} = +5 \text{ V}$$

Para pMOS (Q_2):

$$V_{GS} = V_i - (+5 \text{ V}) = +5 \text{ V} - 5 \text{ V} = 0 \text{ V}$$

Essa entrada mantém o transistor Q_1 ligado e o transistor Q_2 desligado, com a saída próxima de 0 V no transistor em condução Q_2 . A conexão CMOS da Figura 12.19 opera como um inversor lógico, com V_o sendo o oposto de V_i , como mostra a Tabela 12.1.

Tabela 12.1 Operação do circuito CMOS

$V_i(V)$	Q_1	Q_2	$V_o(V)$
0	Desligado	Ligado	+5
+5	Ligado	Desligado	0

12.7 CIRCUITOS DE FONTES DE CORRENTE

O conceito de uma fonte de potência representa um início em nossas considerações de circuito de fonte de corrente. Uma fonte de tensão prática (veja a Figura 12.22a) é uma fonte de tensão em série com uma resistência. Uma fonte de tensão ideal tem $R = 0$, enquanto uma fonte real possui uma pequena resistência. Uma fonte de corrente real (veja a Figura 12.22b) é uma fonte de corrente em paralelo com uma resistência. Uma fonte de corrente ideal tem $R = \infty$, enquanto uma fonte de corrente real inclui uma resistência muito grande.

Uma fonte de corrente ideal fornece uma corrente constante, qualquer que seja a carga conectada a ela. Há diversas aplicações em eletrônica para um circuito que fornece uma corrente constante com uma impedância muito alta. Circuitos de corrente constante podem ser construídos utilizando-se dispositivos FET, dispositivos bipolares e uma combinação desses componentes. Há



circuitos utilizados em forma discreta e outros mais adequados para operação em circuitos integrados. Analisamos algumas formas de ambos os tipos nesta seção e na Seção 12.8.




Figura 12.22 Fontes de tensão e corrente.

Fonte de Corrente com JFET

Uma fonte de corrente simples com JFET é mostrada na Figura 12.23. Com V_{GS} fixado em 0 V, a corrente de dreno é fixada em:

$$I_D = I_{DSS} = 10 \text{ mA}$$

O dispositivo opera, portanto, como uma fonte de corrente de valor 10 mA. Enquanto o JFET real tem uma resistência de saída, a fonte de corrente ideal seria uma fonte de 10 mA, como mostrado na Figura 12.23.




Figura 12.23 Fonte de corrente constante com JFET.

EXEMPLO 12.13

Determine a corrente de carga I_D e a tensão de saída V_o para o circuito da Figura 12.24 para:

- (a) $R_D = 1,2 \text{ k}\Omega$.
- (b) $R_D = 3,3 \text{ k}\Omega$.




Figura 12.24 Fonte de corrente com JFET para o Exemplo 12.13.

Solução

Uma vez que $V_{GS} = 0 \text{ V}$, $I_D = I_{DSS} = 4 \text{ mA}$.

$$(a) V_o = V_{DD} - I_D R_D = 18 \text{ V} - (4 \text{ mA})(1,2 \text{ k}\Omega) = 13,2 \text{ V}$$

$$(b) V_o = V_{DD} - I_D R_D = 18 \text{ V} - (4 \text{ mA})(3,3 \text{ k}\Omega) = 4,8 \text{ V}$$

Observe que a tensão de saída varia com R_D , mas a corrente através de R_D permanece 4 mA, já que o JFET opera como uma fonte de corrente constante.

Fonte de Corrente Constante com Transistor Bipolar

Transistores bipolares podem ser conectados de várias maneiras em um circuito que atua como uma fonte de corrente constante. A Figura 12.25 mostra um circuito, utilizando alguns resistores e um transistor *nnp* operando como uma fonte de corrente constante. A corrente através de I_E pode ser determinada como a seguir. Admitindo que a impedância de entrada da base é muito maior que R_1 ou R_2 :

$$V_B = \frac{R_1}{R_1 + R_2} (-V_{EE})$$

e

$$V_E = V_B - 0,7 \text{ V}$$

com

$$I_E = \frac{V_E - (-V_{EE})}{R_E} \approx I_C \quad (12.25)$$

onde I_C é a corrente constante fornecida pelo circuito da Figura 12.25.




Figura 12.25 Fonte de corrente constante discreta.

EXEMPLO 12.14

Calcule a corrente constante I_C no circuito da Figura 12.26.

Solução

$$V_B = \frac{R_1}{R_1 + R_2} (-V_{EE}) = \frac{5,1 \text{ k}\Omega}{5,1 \text{ k}\Omega + 5,1 \text{ k}\Omega} (-20 \text{ V}) = -10 \text{ V}$$

$$V_E = V_B - 0,7 \text{ V} = -10 \text{ V} - 0,7 \text{ V} = -10,7 \text{ V}$$

$$I = I_E = \frac{V_E - (-V_{EE})}{R_E} = \frac{-10,7 \text{ V} - (-20 \text{ V})}{2 \text{ k}\Omega}$$

$$= \frac{9,3 \text{ V}}{2 \text{ k}\Omega} = 4,65 \text{ mA}$$




Figura 12.26 Fonte de corrente constante para o Exemplo 12.14.

Fonte de Corrente Constante com Transistor/Zener

Substituindo o resistor R_2 por um diodo Zener, como mostrado na Figura 12.27, obtemos uma fonte de corrente constante melhor que a da Figura 12.25. O diodo Zener resulta em uma corrente constante calculada utilizando a equação LKT (lei de Kirchhoff para tensões) base-emissor. O valor de I pode ser calculado utilizando-se:

$$I \approx I_E = \frac{V_Z - V_{BE}}{R_E} \quad (12.26)$$

Um ponto importante a se considerar é que a corrente constante depende da tensão do diodo Zener, a qual permanece razoavelmente constante, e do resistor de emissor R_E . A fonte de tensão V_{EE} não tem efeito sobre o valor de I .




Figura 12.27 Circuito de corrente constante utilizando o diodo Zener.

EXEMPLO 12.15

Calcule a corrente constante I no circuito da Figura 12.28.




Figura 12.28 Circuito de corrente constante para o Exemplo 12.15.

Solução

Equação (12.26):

$$I = \frac{V_Z - V_{BE}}{R_E} = \frac{6,2 \text{ V} - 0,7 \text{ V}}{1,8 \text{ k}\Omega} = 3,06 \text{ mA} \approx 3 \text{ mA}$$

12.8 CIRCUITOS ESPELHOS DE CORRENTE

Um circuito espelho de corrente (veja a Figura 12.29) fornece uma corrente constante e é utilizado principalmente em circuitos integrados. A corrente constante é obtida através de uma corrente de saída que é o reflexo ou o espelho de uma corrente desenvolvida sobre um lado do circuito. O circuito é particularmente apropriado na fabricação de CIs, pois requer que os transistores utilizados tenham quedas de tensão base-emissor idênticas e valores de beta também idênticos. Resultados melhores podem ser obtidos quando os transistores são formados ao mesmo tempo na fabricação do CI. Na Figura 12.29, a corrente I_X , estabelecida pelo transistor Q_1 e pelo resistor R_X , é refletida na corrente I através do transistor Q_2 .




Figura 12.29 Circuito espelho de corrente.



As correntes I_X e I podem ser obtidas utilizando-se as correntes de circuito listadas na Figura 12.30. Consideramos que a corrente de emissor (I_E) para ambos os transistores é a mesma (Q_1 e Q_2 foram fabricados próximo um do outro no mesmo chip). As correntes de base dos dois transistores são, então, aproximadamente:

$$I_B = \frac{I_E}{\beta + 1} \approx \frac{I_E}{\beta}$$

A corrente do coletor para cada transistor é então:

$$I_C \approx I_E$$

Finalmente, a corrente I_X , através do resistor R_X é:

$$I_X = I_E + \frac{2I_E}{\beta} = \frac{\beta I_E}{\beta} + \frac{2I_E}{\beta} = \frac{\beta + 2}{\beta} I_E \approx I_E$$

Em resumo, a corrente constante fornecida no coletor de Q_2 reflete a corrente de Q_1 . Uma vez que:

$$I_X = \frac{V_{CC} - V_{BE}}{R_X} \quad (12.27)$$

a corrente I_X estabelecida por V_{CC} e R_X é refletida na corrente do coletor de Q_2 .

O transistor Q_1 atua como um diodo porque a base e o coletor estão em curto.




Figura 12.30 Correntes para o circuito espelho de corrente.

EXEMPLO 12.16

Calcule a corrente refletida I no circuito da Figura 12.31.




Figura 12.31 Circuito espelho de corrente para o Exemplo 12.16.

Solução

Equação (12.27):

$$I = I_X = \frac{V_{CC} - V_{BE}}{R_X} = \frac{12 \text{ V} - 0,7 \text{ V}}{1,1 \text{ k}\Omega} = 10,27 \text{ mA}$$

EXEMPLO 12.17

Calcule a corrente, I , através de cada um dos transistores Q_2 e Q_3 no circuito da Figura 12.32.




Figura 12.32 Circuito espelho de corrente para o Exemplo 12.17.

Solução

A corrente I_X é:

$$I_X = I_E + \frac{3I_E}{\beta} = \frac{\beta + 3}{\beta} I_E \approx I_E$$

Portanto:

$$I \approx I_X = \frac{V_{CC} - V_{BE}}{R_X} = \frac{6 \text{ V} - 0,7 \text{ V}}{1,3 \text{ k}\Omega} = 4,08 \text{ mA}$$

A Figura 12.33 mostra outra forma de espelho de corrente. Nesse circuito, a impedância de saída é mais alta do que a do circuito da Figura 12.29. A corrente de R_X é:

$$I_X = \frac{V_{CC} - 2V_{BE}}{R_X} \approx I_E + \frac{I_E}{\beta} = \frac{\beta + 1}{\beta} I_E \approx I_E$$

Assumindo que Q_1 e Q_2 estão bem casados, a corrente de saída I é mantida constante em:

$$I \approx I_E = I_X$$

Novamente, vemos que a corrente de saída I é um valor refletido da corrente que passa pelo resistor R_X .

A Figura 12.34 mostra ainda outra forma de espelho de corrente. O JFET fornece uma corrente constante indicada pelo valor de I_{DSS} . Essa corrente é refletida, resultando em uma corrente através de Q_2 do mesmo valor:

$$I = I_{DSS}$$




Figura 12.33 Circuito espelho de corrente com impedância de saída mais alta.




Figura 12.34 Conexão espelho de corrente.

12.9 CIRCUITO AMPLIFICADOR DIFERENCIAL

O circuito amplificador diferencial é uma conexão bastante utilizada em unidades de CI. Essa conexão pode ser descrita considerando-se o amplificador diferencial básico mostrado na Figura 12.35. Observe que o circuito tem duas entradas separadas e duas saídas separadas e que os emissores estão conectados um ao outro. Embora muitos circuitos amplificadores diferenciais utilizem duas fontes de tensão separadas, o circuito também pode operar utilizando uma única fonte de tensão.

Algumas combinações de sinais de entrada são possíveis:

Se um sinal de entrada é aplicado em uma entrada, com a outra entrada conectada em GND, a operação é denominada 'terminação simples'.

Se dois sinais de entrada de polaridades opostas são aplicados, a operação é denominada 'terminação dupla'.

Se um mesmo sinal de entrada é aplicado a ambas as entradas, a operação é chamada 'modo-comum'.

Na operação com terminações simples, um único sinal de entrada é aplicado. No entanto, como os emissores estão conectados, o sinal de entrada aciona ambos os transistores, resultando em saídas para *ambos* os coletores.

Na operação com terminação dupla, dois sinais de entrada são aplicados, e a diferença dos sinais de entrada resulta em sinais de saída nos coletores devido à diferença dos sinais aplicados a ambas as entradas.

Na operação modo-comum, o sinal comum de entrada resulta em sinais de polaridade oposta em cada coletor, que se cancelam de maneira que o sinal resultante de saída seja zero. Na prática, o que ocorre é que os dois sinais opostos não se cancelam completamente, resultando em um sinal pequeno.

A característica principal do amplificador diferencial é o ganho muito grande quando sinais opostos são aplicados às entradas, comparado a um ganho muito pequeno resultante de entradas comuns. A razão entre esse ganho diferencial e o ganho comum é chamada *rejeição de modo-comum*. Esses conceitos serão discutidos com mais detalhes no Capítulo 13. Abordaremos, no momento, a operação do circuito amplificador diferencial.




Figura 12.35 Circuito amplificador diferencial básico.

Polarização CC

Vamos considerar primeiro a operação de polarização cc do circuito da Figura 12.35. Com as entradas ca obtidas das fontes de tensão, a tensão cc em cada entrada é basicamente conectada a 0 V, como mostra a Figura 12.36. Com cada tensão de base em 0 V, a tensão de polarização cc no emissor-comum é:

$$V_E = 0 \text{ V} - V_{BE} = -0,7 \text{ V}$$

A corrente de polarização cc do emissor é então:

$$I_E = \frac{V_E - (-V_{EE})}{R_E} \approx \frac{V_{EE} - 0,7 \text{ V}}{R_E} \quad (12.28)$$

Considerando-se que os transistores são bem casados (como ocorreria em uma unidade de CI):

$$I_{C1} = I_{C2} = \frac{I_E}{2} \quad (12.29)$$



resultando em uma tensão de coletor de:

$$V_{C_1} = V_{C_2} = V_{CC} - I_C R_C = V_{CC} - \frac{I_E}{2} R_C \quad (12.30)$$




Figura 12.36 Polarização cc do circuito amplificador diferencial.

EXEMPLO 12.18

Calcule as tensões e correntes cc no circuito da Figura 12.37.

Solução

Equação (12.28):

$$I_E = \frac{V_{EE} - 0,7 \text{ V}}{R_E} = \frac{9 \text{ V} - 0,7 \text{ V}}{3,3 \text{ k}\Omega} \approx 2,5 \text{ mA}$$

A corrente do coletor é então:

Equação (12.29):

$$I_C = \frac{I_E}{2} = \frac{2,5 \text{ mA}}{2} = 1,25 \text{ mA}$$

resultando em uma tensão de coletor de:

Equação (12.30):

$$V_C = V_{CC} - I_C R_C = 9 \text{ V} - (1,25 \text{ mA})(3,9 \text{ k}\Omega) \approx 4,1 \text{ V}$$

A tensão emissor-comum é, portanto, $-0,7 \text{ V}$, enquanto a tensão de polarização do coletor é de cerca de $4,1 \text{ V}$ para ambas as saídas.




Figura 12.37 Circuito amplificador diferencial para o Exemplo 12.18.

Operação CA do Circuito

Uma conexão ca de um amplificador diferencial é mostrada na Figura 12.38. Sinais de entrada separados são aplicados como V_{i1} e V_{i2} , resultando em saídas separadas como V_{o1} e V_{o2} . Para realizar a análise, o circuito é redesenhado na Figura 12.39. Cada transistor é substituído por seu equivalente ca.




Figura 12.38 Conexão ca do amplificador diferencial.




Figura 12.39 Equivalente ca do circuito amplificador diferencial.

Ganho de Tensão CA com Terminação Simples

Para calcular o ganho de tensão ca com terminação simples, V_o/V_i , aplicamos um sinal para uma entrada com a outra conectada em GND, como mostra a Figura 12.40. O equivalente ca dessa conexão é desenhado na Figura 12.41. A corrente de base ca pode ser calculada utilizando-se a equação LKT da entrada da base 1. Se considerarmos que os dois transistores são bem casados, então:

$$I_{b1} = I_{b2} = I_b$$

$$r_{i1} = r_{i2} = r_i$$




Figura 12.40 Conexão para calcular $A_{v1} = V_{o1}/V_{i1}$.




Figura 12.41 Equivalente ca do circuito da Figura 12.40.




Figura 12.42 Circuito parcial para calcular I_b .

Com R_E muito grande (idealmente infinito), o circuito para obtenção da equação LKT simplifica-se para o circuito da Figura 12.42, do qual podemos escrever:

$$V_{i1} - I_b r_{i1} - I_b r_{i2} = 0$$

de forma que
$$I_b = \frac{V_{i1}}{2r_i}$$

Se considerarmos também que:

$$\beta_1 = \beta_2 = \beta$$

então

$$I_C = \beta I_b = \beta \frac{\beta V_{i1}}{2r_i}$$

e a amplitude da tensão de saída em qualquer coletor será:

$$V_o = I_C R_C = \beta \frac{V_{i1}}{2r_i} R_C = \frac{\beta R_C}{2\beta r_i} V_i$$

para o qual o ganho de tensão com terminação simples em qualquer coletor será:

$$A_v = \frac{V_o}{V_{i1}} = \frac{R_C}{2r_i} \quad (12.31)$$



EXEMPLO 12.19

Calcule a tensão de saída com terminações simples V_{o1} para o circuito da Figura 12.43.




Figura 12.43 Circuito para os exemplos 12.19 e 12.20.

Solução

Os cálculos de polarização cc fornecem:

$$I_E = \frac{V_{EE} - 0,7 \text{ V}}{R_E} = \frac{9 \text{ V} - 0,7 \text{ V}}{43 \text{ k}\Omega} = 193 \mu\text{A}$$

A corrente cc do coletor é então:

$$I_C = \frac{I_E}{2} = 96,5 \mu\text{A}$$

de maneira que:

$$V_C = V_{CC} - I_C R_C = 9 \text{ V} - (96,5 \mu\text{A})(47 \text{ k}\Omega) = 4,5 \text{ V}$$

O valor de r_e é:

$$r_e = \frac{26}{0,0965} \approx 269 \Omega$$

A amplitude do ganho de tensão ca pode ser calculada utilizando-se a Equação (12.31):

$$A_v = \frac{R_C}{2r_e} = \frac{(47 \text{ k}\Omega)}{2(269 \Omega)} = 87,4$$

proporcionando uma amplitude de tensão ca de saída:

$$V_o = A_v V_i = (87,4)(2 \text{ mV}) = 174,8 \text{ mV} = 0,175 \text{ V}$$

Ganho de Tensão CA com Terminação Dupla

Uma análise semelhante pode ser utilizada para mostrar que, para a condição em que sinais são aplicados em ambas as entradas, a amplitude do ganho de tensão diferencial seria:

$$A_d = \frac{V_o}{V_d} = \frac{\beta R_C}{2r_i} \quad (12.32)$$

onde $V_d = V_{i1} - V_{i2}$.

Operação Modo-Comum do Circuito

Enquanto um amplificador diferencial produz uma grande amplificação da diferença entre os níveis aplicados em ambas as entradas, ele também deve fornecer uma pequena amplificação do sinal comum a ambas as entradas. Uma conexão ca mostrando uma entrada comum a ambos os transistores é mostrada na Figura 12.44. O circuito ca equivalente é então desenhado na Figura 12.45, a partir do qual podemos escrever:

$$I_b = \frac{V_i - 2(\beta + 1)I_b R_E}{r_i}$$

que pode ser reescrita como:

$$I_b = \frac{V_i}{r_i + 2(\beta + 1)R_E}$$

A amplitude da tensão de saída, portanto, é:

$$V_o = I_C R_C = \beta I_b R_C = \frac{\beta V_i R_C}{r_i + 2(\beta + 1)R_E}$$

fornecendo uma amplitude do ganho de tensão de:

$$A_c = \frac{V_o}{V_i} = \frac{\beta R_C}{r_i + 2(\beta + 1)R_E} \quad (12.33)$$




Figura 12.44 Conexão modo-comum.

EXEMPLO 12.20

Calcule o ganho em modo-comum para o circuito amplificador da Figura 12.43.

Solução

Equação (12.33):

$$A_c = \frac{V_o}{V_i} = \frac{\beta R_C}{r_i + 2(\beta + 1)R_E} = \frac{75(47 \text{ k}\Omega)}{20 \text{ k}\Omega + 2(76)(43 \text{ k}\Omega)} = 0,54$$




Figura 12.45 Circuito ca em conexão modo-comum.

Uso de Fonte de Corrente Constante

Um bom amplificador diferencial tem um ganho diferencial muito grande, A_d , muito maior que o ganho em modo-comum, A_c . A rejeição de modo-comum do circuito pode ser consideravelmente melhorada fazendo o ganho em modo-comum tão pequeno quanto possível (idealmente, 0). Pela Equação (12.33) podemos ver que, quanto maior R_E , menor A_c . Um método bastante utilizado para incrementar o valor ca de R_E é utilizar um circuito com fonte de corrente constante. A Figura 12.46 mostra um amplificador diferencial com fonte de corrente constante para fornecer um alto valor de resistência do emissor-comum para o GND ca. A vantagem desse circuito em relação ao da Figura 12.35 é o fato de estabelecer uma impedância ca muito grande para R_E através da fonte de corrente constante. A Figura 12.47 mostra o circuito equivalente ca para o circuito da Figura 12.46. Uma fonte de corrente constante na prática é representada por uma alta impedância, em paralelo com uma fonte de corrente.




Figura 12.46 Amplificador diferencial com fonte de corrente constante.




Figura 12.47 Equivalente ca do circuito da Figura 12.46.

EXEMPLO 12.21

Calcule o ganho em modo-comum para o amplificador diferencial da Figura 12.48.




Figura 12.48 Circuito para o Exemplo 12.21.



Solução

Utilizando $R_E = r_o = 200 \text{ k}\Omega$:

$$A_c = \frac{\beta R_C}{r_i + 2(\beta + 1)R_E} = \frac{75(10 \text{ k}\Omega)}{11 \text{ k}\Omega + 2(76)(200 \text{ k}\Omega)} = 24,7 \times 10^{-3}$$

12.10 CIRCUITOS AMPLIFICADORES DIFERENCIAIS BiFET, BiMOS E CMOS

Apesar de a seção anterior ter apresentado os amplificadores diferenciais utilizando dispositivos bipolares, algumas unidades comercialmente disponíveis também utilizam transistores JFET e MOSFET para construir esses tipos de circuito. Uma unidade de CI contendo um amplificador diferencial construído utilizando transistores bipolares (Bi) e de efeito de campo (FET) é chamado *circuito BiFET*. Uma unidade de CI feita com transistores bipolares (Bi) e MOSFET (MOS) é chamada de *circuito BiMOS*. Finalmente, um circuito construído utilizando-se transistores MOSFET de tipos opostos é um *circuito CMOS*.

Os circuitos utilizados para mostrar os vários circuitos multidispositivos são, em sua maioria, simbólicos. Os circuitos reais utilizados em CIs são muito mais complexos. A Figura 12.49 mostra um circuito BiFET com transistores JFET nas entradas e transistores bipolares que atuam como fonte de corrente (utilizando um circuito espelho de corrente). O espelho de corrente garante que cada JFET está operando com a mesma corrente de polarização. Para operação ca, o JFET fornece uma alta impedância de entrada (muito maior que a fornecida utilizando-se somente transistores bipolares).

A Figura 12.50 mostra um circuito utilizando transistores de entrada MOSFET e transistores bipolares para fontes de corrente. A unidade BiMOS apresenta uma impedância de entrada mais alta que o BiFET devido ao uso de transistores MOSFET.




Figura 12.49 Circuito amplificador diferencial BiFET.

Finalmente, um circuito amplificador diferencial pode ser construído utilizando-se transistores MOSFET complementares, como mostra a Figura 12.51. Os transistores *p*MOS fornecem entradas opostas, enquanto os transistores *n*MOS operam como fontes de corrente constante. Uma única saída é tomada do ponto comum entre os transistores *n*MOS e *p*MOS sobre um lado do circuito. Esse tipo de amplificador CMOS é mais adequado para operação com pilhas, devido ao baixo consumo de potência do circuito CMOS.




Figura 12.50 Circuito amplificador diferencial BiMOS.




Figura 12.51 Amplificador diferencial CMOS.

12.11 RESUMO

Conclusões e Conceitos Importantes

1. Uma conexão em cascata é uma conexão em série.
2. Para uma conexão em cascata, a amplificação é o produto dos ganhos de cada estágio.
3. Uma conexão cascode oferece uma alta impedância de entrada e uma baixa impedância de saída.

4. Uma conexão Darlington é constituída por dois transistores conectados como um super transistor.
5. Um par realimentado, utilizando um transistor *nnp* e um *pnnp*, oferece um 'super' transistor equivalente.
6. Um circuito CMOS oferece um inversor de consumo de potência bastante baixo ou outro circuito lógico digital.
7. Uma fonte de corrente oferece um componente de circuito com uma corrente constante (que não depende da tensão no componente).
8. Um circuito espelho de corrente oferece uma fonte de corrente constante em um circuito CI.
9. Um circuito amplificador diferencial oferece um circuito flexível e de alto ganho, que é um estágio básico de um circuito amp-op.
10. A operação de modo-comum cancela o ruído em um circuito amplificador diferencial.
11. A operação de modo diferencial oferece alto ganho de uma conexão de estágio diferencial.
12. Um circuito BiFET é montado com transistores Bipolares e FET.
13. Um circuito BiMOS é montado com transistores Bipolares e MOSFET.

Equações

Conexão cascata:

$$A_v = A_{v_1} A_{v_2} = (-g_{m_1} R_{D_1})(-g_{m_2} R_{D_2})$$

$$A_v = \frac{-R_C \parallel R_L}{r_e}$$

$$Z_i = R_1 \parallel R_2 \parallel \beta r_e$$

Conexão Darlington:

$$\beta_D = \beta_1 \beta_2$$

$$\beta_D = \beta^2$$

$$Z_i = R_B \parallel (r_i + \beta_D R_E)$$

$$A_i = \beta_D \frac{R_B}{(R_B + \beta_D R_E)}$$

$$Z_o = R_E \parallel r_i \parallel \frac{r_i}{\beta_D} \approx \frac{r_i}{\beta_D}$$

$$A_v = \frac{V_o}{V_i} = \frac{R_E + \beta_D R_E}{r_i + (R_E + \beta_D R_E)} \approx 1$$

Par realimentado:

$$Z_i = R_B \parallel (r_i + \beta_1 \beta_2 R_C)$$

$$A_i = \beta_1 \beta_2 \frac{R_B}{R_B + Z_i}$$

$$Z_o \approx \frac{r_{i_1}}{\beta_1 \beta_2}$$

$$A_v = \frac{\beta_1 \beta_2 R_C}{(\beta_1 \beta_2 R_C + r_{i_1})}$$

Circuito amplificador diferencial:

$$A_v = \frac{V_o}{V_i} = \frac{R_C}{2r_e}$$

$$A_d = \frac{V_o}{V_i} = \frac{\beta R_C}{2r_i}$$

$$A_c = \frac{\beta R_C}{r_i + 2(\beta + 1)R_E}$$

12.12 ANÁLISE COMPUTACIONAL

Podemos obter uma análise computacional de diversos circuitos compostos utilizando-se o PSpice, o Electronics Workbench ou o Mathcad.

PSpice para Windows

Ao utilizar o PSpice, você deve acionar primeiramente o programa de captura esquemática para desenhar o circuito. Os valores e os parâmetros do dispositivo são, então, estabelecidos, a análise é feita e o resultado é observado examinando-se o esquema, o arquivo de saída ou o **PROBE** de saída para a visualização de diversas formas de onda.

Mesmo os modelos de transistor TBJ possuindo valores estabelecidos de **Beta** e os modelos JFET possuindo valores estabelecidos de **VTO** e **KP**, tais valores podem ser alterados para os do circuito específico que está sendo analisado. Além disso, vários outros valores de dispositivo são definidos para os modelos TBJ e JFET oferecidos. Esses podem ser modificados ou, então, para se aproximarem mais dos valores calculados de circuitos, todos podem ser excluídos, com exceção dos valores principais do dispositivo.

Programa 12.1 — Amplificador JFET em Cascata

O circuito multistágio TBJ da Figura 12.2 pode ser desenhado utilizando-se o **Schematic Capture** mostrado na Figura 12.52. Desenhe o circuito posicionando cada um dos componentes, dispositivos e fontes de sinal, conforme mostrado. Selecione os valores de componentes, ajustando-os como os da Figura 12.2.

Alguns dos passos para o desenho do circuito são:

Selecionar **VDC** e ajustar **NAME** para V_{DD} e **VALUE** para 20 V.

Selecionar **VSIN** e ajustar **NAME** para V_i e **VALUE** para 10 mV.

Posicionar os símbolos **VPRINT1** na saída de dreno do estágio 1 e na saída de carga e ajustá-los para mostrar a amplitude ca (ajustar **AC** = ok e **MAG** = ok).




Figura 12.52 Circuito Design Center para analisar um amplificador JFET em cascata.




Figura 12.53 Display resultante da definição do modelo JFET.

Selecionar o dispositivo JFET J2N3819 e estabelecer os valores JFET para os mesmos utilizados na Figura 12.2 ($\text{Beta} = 0,625\text{E-}3$ e $\text{VP} = -4\text{V}$). Isso é feito selecionando-se o dispositivo JFET, utilizando-se **Edit-Model-Edit-Instance Model (Text)** e ajustando-se os dois parâmetros do dispositivo (Beta e $V_{to} [= V_P]$). Para obter os mesmos valores da Figura 12.2, excluir todos os outros parâmetros JFET, como mostra a Figura 12.53.

Ajustar os valores dos resistores e dos capacitores, como mostra a Figura 12.52.

Utilizar **Setup Analysis** para escolher a opção Linear em AC Sweep de V_i para 1 ponto em $f = 10 \text{ kHz}$.

Salvar o esquema.

Executar a análise do circuito ativando o botão **Simulate**.

Examinar os resultados através de **Analysis Output**. A Figura 12.54 mostra um arquivo de saída. Observe que os dispositivos de saída JFET têm $\text{VTO} = -4$ e $\text{Beta} = 625\text{E-}6$ (como os da Figura 12.2). O valor de polarização cc mostra que $I_{DQ} = 2,78 \text{ mA}$ (que é $2,8 \text{ mA}$ na Figura 12.2). A análise ca mostra que a magnitude da tensão ca na saída é de $3,226\text{E-}01 = 322,6 \text{ mV}$ (que, para os resultados arredondados da Figura 12.2, é 310 mV).

Cascade JFET Amplifier

```

**** Junction FET MODEL PARAMETERS
*****
J2N3819-X
NJF
VTO -4
BETA 625.000000E-06

**** JFETS
NAME J1 J2
MODEL J2N3819-X J2N3819-X
ID 2.78E-03 2.78E-03
VGS -1.89E+00 -1.89E+00
VDS 1.14E+01 1.14E+01
GM 2.64E-03 2.64E-03

**** AC ANALYSIS
FREQ VM(SN_0006) VM(SN_0009)
1.000E+04 6.321E-02 3.226E-01
    
```

Figura 12.54 Saída PSpice para o circuito da Figura 12.52 (editado).

Os valores cc em diversas localizações de circuitos determinados pela análise podem ser visualizados pressionando-se o botão **Enable Bias Voltage Display**. O resultado é mostrado na Figura 12.55. Pressionar repetidamente o botão liga e desliga o display de tensões cc no esquema.

Um resumo do que foi obtido dos resultados de saída é mostrado a seguir:

Resultados de polarização cc (para cada transistor):

$$V_G = 0 \text{ V}, \quad V_D = 13,33 \text{ V}, \quad V_S = 1,89 \text{ V}$$

Parâmetros JFET (para cada transistor):

$$I_{DQ} = 2,78 \text{ mA}, \quad V_{GSQ} = -1,89 \text{ V}$$

$$g_m = 2,64 \text{ mS} \quad (g_m = 2,6 \text{ mS no Exemplo 12.1)}$$




Figura 12.55 Display mostrando os valores de polarização cc.

Resultados ca:

$$A_{v_1} = V_o/V_i = 6,323 \times 10^{-2}/1 \times 10^{-2} = 6,3$$

(= 6,2 no Exemplo 12.1)

$$A_{v_2} = V_o/V_{o_1} = 3,226 \times 10^{-1}/6,323 = 10^{-2} = 5,1$$

$$V_o = 3,226 \times 10^{-1} = 322,6 \text{ mV}$$

($V_L = 310 \text{ mV}$ no Exemplo 12.1)

O ganho de tensão ca e a tensão de saída ca obtidos no Exemplo 12.1 e determinados através do PSpice são bastante semelhantes.

Programa 12.2 — Amplificador TBJ em Cascata

O amplificador TBJ em cascata da Figura 12.4 é mostrado no esquema Design Center da Figura 12.56. O esquema indica as amplitudes ca para a saída de coletor do primeiro estágio e a saída na carga, R_L . Os modelos TBJ foram editados de maneira que somente o valor-padrão de $IS = 6,734E-15$ e o valor desejado de $BF = 200$ são utilizados. AC Sweep é ajustado para um ponto de frequência em $f = 10 \text{ kHz}$.

Alguns dos passos para o desenho do circuito são:

Selecionar VDC e ajustar NAME para V_{CC} e VALUE para 20 V.

Selecionar VSIN e ajustar NAME para V_i e VALUE para 25 μV .

Posicionar os símbolos VPRINT1 na saída de dreno do estágio 1 e na saída de carga e ajustá-los

para mostrar a amplitude ca (ajustar AC = ok e MAG = ok).

Selecionar o dispositivo TBJ Q2N3904 e estabelecer os valores JFET para aqueles utilizados na Figura 12.4 (BF-200). Isso é feito selecionando-se o dispositivo JFET, utilizando-se **Edit-Model-Edit-Instance Model (Text)** e ajustando-se o parâmetro do dispositivo (BF [= Beta]). Para se obter os mesmos valores da Figura 12.4, excluir todos os outros parâmetros do dispositivo TBJ.

Ajustar os valores dos resistores e capacitores, como mostra a Figura 12.56.

Utilizar **Setup Analysis** para escolher a opção Linear em AC Sweep de V_i para 1 ponto em $f = 10 \text{ kHz}$.

Salvar o esquema.

Executar a análise do circuito ativando o botão **Simulate**.

Examinar Analysis Output para verificar os resultados. Um arquivo de saída editado é mostrado na Figura 12.57. Observe que os dispositivos de saída JFET têm $BF = 200$ (como os da Figura 12.4). O valor de polarização cc mostra que $V_B = 4,7004$ (= 4,7 V para a Figura 12.4), $V_E = 3,993 \text{ V}$ (= 4,7 V para a Figura 12.4), $V_C = 11,245 \text{ V}$ (= 11 V para a Figura 12.4) e $I_{CQ} = 3,98 \text{ mA}$ (que na Figura 12.4 é 4 mA). A análise ca mostra que a magnitude da tensão ca na saída é de $7,031E-01 = 703,1 \text{ mV}$ (que para os resultados arredondados da Figura 12.4 é 710 mV).




Figura 12.56 Circuito Design Center para analisar um amplificador de dois estágios TBJ.



```

Cascade BJT Amplifier

**** BJT MODEL PARAMETERS
Q2N3904-X
NPN
IS 6.734000E-15
BF 200

**** SMALL SIGNAL BIAS SOLUTION
NODE VOLTAGE NODE VOLTAGE
(SN_0001) 20.0000 (SN_0002) 4.7004
(SN_0003) 11.2450 (SN_0004) 4.7004
(SN_0005) 3.9993 (SN_0006) 3.9993
(SN_0007) 11.2450 (SN_0008) 0.0000
(SN_0009) 0.0000

**** BIPOLAR JUNCTION TRANSISTORS
NAME Q_Q2 Q_Q1
MODEL Q2N3904-X Q2N3904-X
JB 1.99E-05 1.99E-05
IC 3.98E-03 3.98E-03
VBE 7.01E-01 7.01E-01
VBC -6.54E+00 -6.54E+00
VCE 7.25E+00 7.25E+00
BETADC 2.00E+02 2.00E+02
GM 1.54E-01 1.54E-01
RPI 1.30E+03 1.30E+03
RO 1.00E+12 1.00E+12
BETAAC 2.00E+02 2.00E+02
FT 2.45E+18 2.45E+18

**** AC ANALYSIS
FREQ VM(SN_0003) VM(SN_0009)
1.00E+04 2.554E-03 7.031E-01
    
```

Figura 12.57 Listagem de saída para o circuito da Figura 12.56 (editado).

Programa 12.3 — Circuito Darlington

O circuito Darlington da Figura 12.11 é desenhado no esquema Design Center da Figura 12.58a. O modelo TBJ foi editado para os valores do modelo de dispositivo com $IS = 100E-18$ E $BF = 89,4$. Eles correspondem ao circuito da Figura 12.11. Analysis Setup oferece um único ponto ca em $f = 10$ kHz. A listagem de saída resultante é mostrada na Figura 12.58b.

Alguns dos passos para o desenho do circuito são:

Selecionar VDC e ajustar NAME para V_{CC} e VALUE para 18 V.

Selecionar VSIN e ajustar NAME para V_i e VALUE para 100 mV.

Posicionar os símbolos VPRINT1 na saída de carga e ajustá-los para mostrar a amplitude ca (ajustar AC = ok e MAG = ok).

Selecionar a peça TBJ Q2N3904 e estabelecer os valores TBJ para aqueles utilizados na Figura 12.11 ($BF = 89,4$ e $IS = 100E-18$). Isso é feito selecio-

nando-se o dispositivo JFET, utilizando-se **Edit-Model-Edit-Instance Model (Text)** e ajustando-se o parâmetro do dispositivo ($BF [= \text{Beta}]$ e IS). Para obter os mesmos valores da Figura 12.11, excluir todos os outros parâmetros de dispositivo TBJ.

Ajustar os valores dos resistores e capacitores como mostra a Figura 12.58a.

Utilizar **Setup Analysis** para escolher a opção Linear em AC Sweep de V_i para 1 ponto em $f = 10$ kHz.

Salvar o esquema.

Executar a análise do circuito ativando o botão **Simulate**.

Examinar Analysis Output para verificar os resultados. Um arquivo de saída editado é mostrado na Figura 12.58b. A polarização cc mostra que $V_E = 8,1391$ V (= 8 V no circuito da Figura 12.11) e $V_B = 9,5727$ V (= 9,6 V no circuito da Figura 12.11). Para uma entrada de 100 mV na frequência de 10 kHz, a saída resultante é de 99,36 mV.

Um resumo do que foi obtido dos resultados de saída é mostrado a seguir:

Polarização cc:

$$V_{B_1} = 9,65 \text{ V} \quad V_E = 8,06 \text{ V}$$

Fornecendo $V_{BE} (\text{Darlington}) = 1,59 \text{ V}$.

Parâmetros de transistor:

$$I_{B_1} = 2,53 \mu\text{A}, I_{C_1} = 0,23 \text{ mA} (\beta_1 = 0,23 \text{ mA} / 2,53 \mu\text{A} = 90,9)$$

$$I_{B_2} = 229 \mu\text{A}, I_{C_2} = 20,4 \text{ mA} (\beta_2 = 20,4 \text{ mA} / 229 \mu\text{A} = 89,1)$$


Para um beta Darlington de:

$$\beta_D = \beta_1 \beta_2 = (90,9)(89,1) = 8100$$

É difícil fazer com que o modelo de transistor PSpice seja exatamente igual ao modelo de transistor ideal utilizado na Figura 12.12. Observe que os resultados PSpice fornecem:

$$V_{BE_1} = 0,736 \text{ V}, \quad V_{BE_2} = 0,852 \text{ V}$$

enquanto o modelo utilizado na Figura 12.12 especifica que $V_{BE(D)} = 1,6 \text{ V}$ (quase o mesmo que $0,736 \text{ V} + 0,852 \text{ V}$).



```

Darlington Amplifier

**** BJT MODEL PARAMETERS
Q2N3904-X
NPN
IS 100.000000E-18
BF 89.4

**** SMALL SIGNAL BIAS SOLUTION
NODE VOLTAGE NODE VOLTAGE
(SN_0001) 8.1391 (SN_0002) 0.0000
(SN_0003) 18.0000 (SN_0004) 9.5727
(SN_0005) 0.0000 (SN_0006) 8.9142

**** AC ANALYSIS
FREQ VM(SN_0002)
1.00E+04 9.936E-02
    
```

Figura 12.58 (a) Esquema Design Center do circuito Darlington; (b) listagem de saída do circuito do item (a) (editado).

Figura 12.63 Formas de onda de entrada e saída.



Mathcad

A solução de polarização cc do Exemplo 12.11 e os cálculos ca para o mesmo circuito no Exemplo 12.12 são resolvidos no seguinte exemplo do Mathcad, que permite ao usuário inserir valores de circuito e resolver as várias equações, oferecendo saída para todas as correntes de circuito desejadas, tensões e quaisquer outras impedâncias e ganhos desejados.

dc bias calculation:

$$\begin{aligned} V_{cc} &:= 18 & R_B &:= 2 \cdot 10^6 & \beta_1 &:= 140 & \beta_2 &:= 180 & R_C &:= 75 \\ I_{B1} &:= \frac{(V_{cc} - 0.7)}{(R_B + (\beta_1 - \beta_2) R_C)} & I_{B1} &= 4.447 \cdot 10^{-6} \\ I_{B2} &:= \beta_1 I_{B1} & I_{B2} &= 6.226 \cdot 10^{-4} \\ I_{C1} &:= I_{B2} \\ I_{E1} &:= I_{B1} + I_{C1} & I_{E1} &= 6.271 \cdot 10^{-4} \\ I_{C2} &:= \beta_2 I_{B2} & I_{C2} &= 0.112 \\ I_C &:= I_{E1} + I_{C2} & I_C &= 0.113 \\ V_{ode} &:= V_{cc} - I_C R_C & V_{ode} &= 9.548 \\ V_{ide} &:= V_{ode} - 0.7 & V_{ide} &= 8.848 \end{aligned}$$

ac calculations:

$$\begin{aligned} r_{i1} &:= 3000 \\ R_{Be} &:= r_{i1} + \beta_1 - \beta_2 R_C \\ Z_i &:= \frac{(R_B R_{Be})}{(R_B + R_{Be})} & Z_i &= 9.725 \cdot 10^5 \\ A_i &:= (\beta_1 \beta_2) \left[\frac{R_B}{(R_B + Z_i)} \right] & A_i &= 1.696 \cdot 10^4 \\ Z_o &:= \frac{r_{i1}}{(\beta_1 - \beta_2)} & Z_o &= 0.119 \\ A_v &:= \frac{(\beta_1 \beta_2 R_C)}{(\beta_1 \beta_2 R_C + r_{i1})} & A_v &= 0.998 \end{aligned}$$

PROBLEMAS

§ 12.2 Conexão em Cascata

1. Para o amplificador JFET em cascata na Figura 12.64, calcule as condições de polarização cc para os dois estágios utilizando JFETs com $I_{DSS} = 8 \text{ mA}$ e $V_P = -4.5 \text{ V}$.
2. Para o amplificador JFET em cascata da Figura 12.64, utilizando JFETs idênticos com $I_{DSS} = 8 \text{ mA}$ e $V_P = -4.5$, calcule o ganho de tensão de cada estágio, o ganho global do amplificador e a tensão de saída, V_o .
3. Se ambos os JFETs no amplificador em cascata da Figura 12.64 são trocados por outros com especificações de $I_{DSS} = 12 \text{ mA}$ e $V_P = -3 \text{ V}$, calcule a polarização cc resultante de cada estágio.
4. Se ambos os JFETs no amplificador em cascata da Figura 12.64 são trocados por outros com especificações de $I_{DSS} = 12 \text{ mA}$, $V_P = -3 \text{ V}$ e $y_{os} = 25 \mu\text{S}$, calcule o ganho de tensão resultante de cada estágio, o ganho global de tensão e a tensão de saída, V_o .
5. Para o amplificador em cascata da Figura 12.64 utilizando JFETs com especificações de $I_{DSS} = 12 \text{ mA}$, $V_P = -3 \text{ V}$ e $y_{os} = 25 \mu\text{S}$, calcule a impedância de entrada (Z_i) e a impedância de saída (Z_o).
6. Para o amplificador TBJ em cascata da Figura 12.65, calcule as tensões de polarização cc e as correntes do coletor para cada estágio.
7. Calcule o ganho de tensão de cada estágio e o ganho de tensão ca global para o amplificador TBJ em cascata da Figura 12.65.
8. Para o circuito da Figura 12.65, calcule a impedância de entrada do circuito (Z_i) e a impedância de saída (Z_o).
9. Para o amplificador em cascata da Figura 12.66, calcule as tensões de polarização cc e a corrente do coletor de cada estágio.




Figura 12.64 Problemas 1 a 5 e 30 a 31.




Figura 12.65 Problemas 6 a 8 e 32.




Figura 12.66 Problemas 9 a 11.

10. Para o circuito amplificador da Figura 12.66, calcule o ganho de tensão de cada estágio e o ganho de tensão global do amplificador.
11. Calcule a impedância de entrada (Z_i) e a impedância de saída (Z_o) para o amplificador da Figura 12.66.

§ 12.3 Conexão Cascode

12. No circuito amplificador cascode da Figura 12.67, calcule as tensões de polarização de V_{B1} , V_{B2} e V_{C2} .




Figura 12.67 Problemas 12 a 14.

- * 13. Para o circuito amplificador cascode da Figura 12.67, calcule o ganho de tensão, A_v , e a tensão de saída, V_o .
14. Calcule a tensão ca através de uma carga de 10 kΩ conectada à saída do circuito na Figura 12.67.

§ 12.4 Conexão Darlington

15. Para o circuito da Figura 12.68, calcule a tensão de polarização cc, V_{E2} , e a corrente de emissor, I_{E2} .




Figura 12.68 Problemas 15, 16 e 33.

- * 16. Para o circuito da Figura 12.68, calcule o ganho de tensão do amplificador.



§ 12.5 Par Realimentado

17. Para o circuito com par realimentado da Figura 12.69, calcule os valores de polarização cc de V_{B1} , V_{C2} e I_C .




Figura 12.69 Problemas 17 e 18.

- * 18. Calcule a tensão de saída ca para o circuito da Figura 12.69.

§ 12.6 Circuito CMOS

19. Determine quais transistores estão desligados e quais estão ligados no circuito da Figura 12.70 para uma entrada de:
- $V_1 = 0$ V e $V_2 = 0$ V.
 - $V_1 = +5$ V e $V_2 = +5$ V.
 - $V_1 = 0$ V e $V_2 = +5$ V.




Figura 12.70 Problemas 19, 20 e 34.

20. Para o circuito da Figura 12.70, complete a tabela de tensão a seguir.

V_1	V_2	V_o
0 V	0 V	
0 V	+5 V	
+5 V	0 V	
+5 V	+5 V	

§ 12.7 Circuitos de Fontes de Corrente

21. Calcule a corrente através da carga de 2 kΩ no circuito da Figura 12.71.




Figura 12.71 Problema 21.

22. Para o circuito da Figura 12.72, calcule a corrente I .




Figura 12.72 Problema 22.

- * 23. Calcule a corrente I no circuito da Figura 12.73.




Figura 12.73 Problema 23.

§ 12.8 Circuitos Espelhos de Corrente

24. Calcule a corrente refletida I no circuito da Figura 12.74.




Figura 12.74 Problema 24.

- * 25. Calcule as correntes de coletor para Q_1 e Q_2 na Figura 12.75.




Figura 12.75 Problema 25.

§ 12.9 Circuito Amplificador Diferencial

26. Calcule os valores cc de I_C e V_C para os transistores casados da Figura 12.76.




Figura 12.76 Problema 26.

27. Calcule os valores cc de I_C e V_C para os transistores casados da Figura 12.77.




Figura 12.77 Problema 27.

- * 28. Calcule V_o no circuito da Figura 12.78.




Figura 12.78 Problema 28.

- * 29. Calcule V_o no circuito da Figura 12.79.




Figura 12.79 Problema 29.

§ 12.12 Análise Computacional

- * 30. Utilize o Design Center para desenhar um circuito esquemático do amplificador JFET em cascata como mostra a Figura 12.64. Estabeleça os parâmetros JFET para $I_{DSS} = 12 \text{ mA}$ e $V_P = 3 \text{ V}$ e faça com que a análise determine a polarização cc.
- * 31. Utilize o Design Center para desenhar um circuito esquemático do amplificador JFET em cascata, como mostra a Figura 12.64. Faça com que a análise calcule a tensão V_o de saída ca para $I_{DSS} = 12 \text{ mA}$ e $V_P = -3 \text{ V}$.
- * 32. Utilize o Design Center para desenhar um circuito esquemático do amplificador TBJ em cascata da Figura 12.65. Faça com que a análise calcule a tensão de saída ca em cada etapa.
- * 33. Utilize o Design Center para desenhar um circuito esquemático do amplificador Darlington da Figura 12.68. Faça com que a análise determine a polarização cc e a tensão de saída ca.
- * 34. Utilize o Design Center para desenhar um circuito esquemático do circuito CMOS da Figura 12.70. Faça com que a análise calcule a tensão de saída cc para os seguintes conjuntos de tensão de entrada:
- $V_1 = 0 \text{ V}$ e $V_2 = 0 \text{ V}$.
 - $V_1 = 0 \text{ V}$ e $V_2 = 5 \text{ V}$.
 - $V_1 = 5 \text{ V}$ e $V_2 = 5 \text{ V}$.

CAPÍTULO

Amplificadores Operacionais 13

13.1 INTRODUÇÃO

Um amplificador operacional, ou amp-op, é um amplificador diferencial de ganho muito alto com impedância de entrada muito alta e impedância de saída baixa. É comum o amplificador operacional ser utilizado para a obtenção de variações na tensão (amplitude e polaridade), em osciladores, filtros e diversos tipos de circuitos de instrumentação. Um amp-op contém alguns estágios amplificadores diferenciais para atingir um ganho de tensão muito alto.

A Figura 13.1 mostra um amp-op básico com duas entradas e uma saída como resultado da utilização de um estágio de entrada de amplificador diferencial. Lembre-se, conforme mencionado no Capítulo 12, que cada entrada resulta ou em uma saída de mesma polaridade (ou fase) ou em uma saída com polaridade (ou fase) oposta, dependendo do sinal: se ele está aplicado à entrada positiva (+) ou à entrada negativa (-).




Figura 13.1 Amp-op básico.

Entrada com Terminação Única

A operação de entrada com terminação única tem origem quando o sinal de entrada é conectado a uma entrada com a outra entrada conectada a GND. Na Figura 13.2 são mostrados os sinais conectados para essa operação. Na Figura 13.2a, o sinal de entrada é aplicado à entrada positiva (com a entrada negativa aterrada), resultando em uma saída com a mesma polaridade do sinal de entrada aplicado. Na Figura 13.2b é mostrado um sinal de entrada aplicado à entrada ne-

gativa, com a saída, sendo, então, de fase oposta ao sinal aplicado.





Figura 13.2 Operação com terminação única.

Entrada com Terminação Dupla (Diferencial)

Utilizando-se apenas um sinal de entrada, pode-se aplicar sinais a ambas as entradas, o que é chamado de operação com terminação dupla. Na Figura 13.3a é mostrada uma entrada V_d aplicada entre os dois terminais de entrada (lembrando que nenhuma entrada está aterrada) com a saída amplificada resultante em fase com aquela aplicada

entre as entradas positiva e negativa. A Figura 13.3b é mostrada a situação originada quando dois sinais separados são aplicados às entradas, com a diferença de sinal sendo $V_{i1} - V_{i2}$.




Figura 13.3 Operação com terminação dupla (diferencial).

Saída com Terminação Dupla

Enquanto as operações do amp-op discutidas até agora produzem apenas uma saída, o amp-op também pode fornecer saídas opostas, como mostra a Figura 13.4. Um sinal de entrada aplicado a qualquer entrada resultará em saídas para ambos os terminais de saída, com polaridades opostas. A Figura 13.5 mostra uma entrada com terminação única com uma saída com terminação dupla. Conforme mostrado, o sinal aplicado à entrada positiva resulta em duas saídas amplificadas de polaridades opostas. Na Figura 13.6 é mostrada a mesma operação com uma saída única medida entre os terminais de saída (não em relação ao GND). Esse sinal de diferença de saída é $V_{o1} - V_{o2}$. A diferença de saída é também chamada de *sinal flutuante*, pois nenhum dos terminais de saída é o terminal GND (referência). Observe que a diferença de saída é duas vezes maior que V_{o1} ou V_{o2} , pois são polaridades opostas, e, subtraindo-as, obtém-se duas vezes sua amplitude (ou seja, $10\text{ V} - (-10\text{ V}) = 20\text{ V}$). Na Figura 13.7 é mostrada a operação com entrada e saída diferenciais. A entrada é aplicada entre os dois terminais de entrada, e a saída tomada entre os dois terminais de saída. Trata-se de uma operação totalmente diferencial.




Figura 13.4 Saída com terminação dupla.




Figura 13.5 Saída com terminação dupla e entrada com terminação única.




Figura 13.6 Saída com terminação dupla.



Figura 13.7 Operação com entrada e saída diferenciais.

Operação Modo-Comum

Quando os mesmos sinais de entrada são aplicados a ambas as entradas, o resultado é uma operação modo-comum, como mostra a Figura 13.8. Idealmente, as duas entradas são amplificadas de maneira igual e, uma vez que produzem sinais de polaridades opostas na saída, esses sinais se cancelam, resultando em uma saída de 0 V. Na prática, o resultado é um pequeno sinal na saída.




Figura 13.8 Operação modo-comum.

Rejeição de Modo-Comum

Uma importante característica de uma conexão diferencial é que os sinais que são opostos nas entradas são altamente amplificados, enquanto aqueles que são comuns às entradas são apenas pouco amplificados — a operação amplifica o sinal de diferença e rejeita o sinal comum às duas entradas. Como o ruído (qualquer sinal de entrada não desejado)



geralmente é comum a ambas as entradas, a conexão diferencial tende a atenuar essa entrada indesejada e fornece uma saída amplificada do sinal de diferença aplicado às entradas. Essa característica operacional, chamada de rejeição de modo-comum, será discutida com mais detalhes na próxima seção.

13.2 OPERAÇÃO DIFERENCIAL E MODO-COMUM

Uma das características mais importantes de uma conexão de circuito diferencial existente em um amp-op é a capacidade de o circuito amplificar muito sinais opostos nas duas entradas, enquanto amplifica muito pouco os sinais comuns a ambas as entradas. Um amp-op fornece um componente de saída que se deve à amplificação da diferença dos sinais aplicados às entradas positivas e negativas, e um componente que se deve aos sinais comuns a ambas as entradas. Uma vez que a amplificação dos sinais de entrada opostos é muito maior que a dos sinais de entrada comuns, o circuito fornece uma rejeição de modo-comum descrita por um parâmetro chamado de razão de rejeição de modo-comum (CMRR — *common-mode rejection ratio*).

Entradas Diferenciais

Quando entradas separadas são aplicadas ao amp-op, o sinal de diferença resultante é a diferença entre as duas entradas.

$$V_d = V_{i_1} - V_{i_2} \quad (13.1)$$

Entradas Comuns

Quando os sinais de entrada são iguais, o sinal comum às duas entradas pode ser definido como a média aritmética entre dois sinais.

$$V_c = \frac{1}{2}(V_{i_1} + V_{i_2}) \quad (13.2)$$

Tensão de Saída

Uma vez que qualquer sinal aplicado a um amp-op tem, em geral, componentes tanto em fase como fora de fase, a saída resultante pode ser expressa como:

$$V_o = A_d V_d + A_c V_c \quad (13.3)$$

onde: V_d = tensão de diferença dada pela Equação (13.1).
 V_c = tensão comum dada pela Equação (13.2).
 A_d = ganho diferencial do amplificador.
 A_c = ganho de modo-comum do amplificador.

Entradas de Polaridades Opostas

Se entradas de polaridades opostas aplicadas a um amp-op são sinais idealmente opostos, $V_{i_1} = V_{i_2} = V_s$, a tensão diferença resultante é:

Equação (13.1):

$$V_d = V_{i_1} - V_{i_2} = V_s - (-V_s) = 2V_s$$

enquanto a tensão comum resultante é:

Equação (13.2):

$$V_c = \frac{1}{2}(V_{i_1} + V_{i_2}) = \frac{1}{2}[V_s + (-V_s)] = 0$$

de maneira que a tensão de saída resultante é:

Equação (13.3):

$$V_o = A_d V_d + A_c V_c = A_d(2V_s) + 0 = 2A_d V_s$$

Isso mostra que, quando as entradas são sinais idealmente opostos — nenhum elemento comum —, a saída é o ganho diferencial vezes o dobro do sinal de entrada aplicado a uma das entradas.

Entradas de Mesma Polaridade

Se entradas de mesma polaridade são aplicadas a um amp-op, $V_{i_1} = V_{i_2} = V_s$, a tensão diferença resultante é:

Equação (13.1):

$$V_d = V_{i_1} - V_{i_2} = V_s - V_s = 0$$

enquanto a tensão comum resultante é:

Equação (13.2):

$$V_c = \frac{1}{2}(V_{i_1} + V_{i_2}) = \frac{1}{2}(V_s + V_s) = V_s$$

de maneira que a tensão de saída resultante é:

Equação (13.3):

$$V_o = A_d V_d + A_c V_c = A_d(0) + A_c V_s = A_c V_s$$

Isso mostra que, quando as entradas são sinais ideais em fase — nenhum sinal de diferença —, a saída é o ganho de modo-comum vezes o sinal de entrada, V_s , o que mostra que ocorre apenas a operação de modo-comum.

Rejeição de Modo-Comum

As soluções anteriores fornecem as relações que podem ser utilizadas para medir A_d e A_c em circuitos com amp-ops.

1. Para medir A_d : Faça $V_{i_1} = -V_{i_2} = V_s = 0,5$ V, de maneira que:

Equação (13.1):

$$V_d = (V_{i_1} - V_{i_2}) = (0,5 \text{ V} - (-0,5 \text{ V})) = 1 \text{ V}$$

e Equação (13.2):

$$V_c = \frac{1}{2}(V_{i_1} + V_{i_2}) = \frac{1}{2}[0,5 \text{ V} + (-0,5 \text{ V})] = 0 \text{ V}$$

Sob essas condições, a tensão de saída é:

Equação (13.3):

$$V_o = A_d V_d + A_c V_c = A_d(1 \text{ V}) + A_c(0) = A_d$$

Portanto, ajustar as tensões de entrada $V_{i_1} = -V_{i_2} = 0,5$ V resulta em uma tensão de saída numericamente igual ao valor de A_d .

2. Para medir A_c : Faça $V_{i1} = V_{i2} = V_s = 1$ V, de maneira que:

Equação (13.1):

$$V_d = (V_{i1} - V_{i2}) = (1 \text{ V} - 1 \text{ V}) = 0 \text{ V}$$

Equação (13.2):

$$V_c = \frac{1}{2}(V_{i1} + V_{i2}) = \frac{1}{2}(1 \text{ V} + 1 \text{ V}) = 1 \text{ V}$$

Sob essas condições, a tensão de saída é:

Equação (13.3):

$$V_o = A_d V_d + A_c V_c = A_d(0 \text{ V}) + A_c(1 \text{ V}) = A_c$$

Portanto, ajustar tensões de entrada $V_{i1} = V_{i2} = 1$ V resulta em uma tensão de saída numericamente igual ao valor de A_c .

Razão de Rejeição de Modo-Comum

Uma vez obtidos A_d e A_c (pelo procedimento de medida discutido anteriormente), podemos, agora, calcular um valor para a CMRR, a qual é definida pela seguinte equação:

$$\text{CMRR} = \frac{A_d}{A_c} \quad (13.4)$$

O valor de CMRR também pode ser expresso em termos logarítmicos como:

$$\text{CMRR (log)} = 20 \log_{10} \frac{A_d}{A_c} \quad (\text{dB}) \quad (13.5)$$

EXEMPLO 13.1

Calcule a CMRR para os circuitos de medidas mostrados na Figura 13.9.

Solução

Das medidas mostradas na Figura 13.9a, utilizando o procedimento no passo 1 anterior, obtemos:

$$A_d = \frac{V_o}{V_d} = \frac{8 \text{ V}}{1 \text{ mV}} = 8000$$

Das medidas mostradas na Figura 13.9b, utilizando o procedimento no passo 2 anterior, obtemos:

$$A_c = \frac{V_o}{V_c} = \frac{12 \text{ mV}}{1 \text{ mV}} = 12$$

Utilizando-se a Equação (13.4), o valor de CMRR é:

$$\text{CMRR} = \frac{A_d}{A_c} = \frac{8000}{12} = 666,7$$

que também pode ser escrito:

$$\text{CMRR} = 20 \log_{10} \frac{A_d}{A_c} = 20 \log_{10} 666,7 = 56,48 \text{ dB}$$




Figura 13.9. Operação diferencial e de modo-comum: (a) modo diferencial; (b) modo-comum.



Deve ficar claro que a situação desejada ocorre quando A_d é muito grande e A_c muito pequeno. Ou seja, componentes do sinal de polaridades opostas aparecerão muito amplificados na saída, enquanto componentes do sinal que estão em fase se cancelam em grande parte, de modo que o ganho de modo-comum, A_c , é muito pequeno. Idealmente, o valor da CMRR é infinito. Na prática, quanto maior esse valor, melhor a operação do circuito.

Podemos expressar a tensão de saída em termos do valor de CMRR como se segue:

Equação (13.3):

$$V_o = A_d V_d + A_c V_c = A_d V_d \left(1 + \frac{A_c V_c}{A_d V_d} \right)$$

Utilizando a Equação (13.4), podemos escrever a equação anterior como:

$$V_o = A_d V_d \left(1 + \frac{1}{\text{CMRR}} \frac{V_c}{V_d} \right) \quad (13.6)$$

Mesmo quando ambos os componentes V_d e V_c do sinal estão presentes, a Equação (13.6) mostra que, para grandes valores de CMRR, a tensão de saída deve-se principalmente ao sinal de diferença, com o componente de modo-comum bastante reduzido ou rejeitado. Alguns exemplos práticos ajudarão a tomar essa idéia mais clara.

EXEMPLO 13.2

Determine a tensão de saída de um amp-op para as tensões de entrada de $V_{i1} = 150 \mu\text{V}$, $V_{i2} = 140 \mu\text{V}$. O amplificador tem um ganho diferencial de $A_d = 4000$ e o valor de CMRR é:

- (a) 100.
- (b) 10^5 .

Solução

Equação (13.1):

$$V_d = V_{i1} - V_{i2} = (150 - 140) \mu\text{V} = 10 \mu\text{V}$$

Equação (13.2):

$$V_c = \frac{1}{2}(V_{i1} + V_{i2}) = \frac{150 \mu\text{V} + 140 \mu\text{V}}{2} = 145 \mu\text{V}$$

(a) Equação (13.6):

$$\begin{aligned} V_o &= A_d V_d \left(1 + \frac{1}{\text{CMRR}} \frac{V_c}{V_d} \right) \\ &= (4000)(10 \mu\text{V}) \left(1 + \frac{1}{100} \frac{145 \mu\text{V}}{10 \mu\text{V}} \right) \\ &= 40 \text{ mV}(1,145) = 45,8 \text{ mV} \end{aligned}$$

$$\begin{aligned} \text{(b)} \quad V_o &= (4000)(10 \mu\text{V}) \left(1 + \frac{1}{10^5} \frac{145 \mu\text{V}}{10 \mu\text{V}} \right) \\ &= 40 \text{ mV}(1,000145) = 40,006 \text{ mV} \end{aligned}$$

O Exemplo 13.2 mostra que, quanto maior o valor de CMRR, mais próxima a tensão de saída estará da diferença das entradas vezes o ganho diferencial, sendo o sinal de modo-comum rejeitado.

13.3 AMP-OPS BÁSICOS

Um amplificador operacional é um amplificador de ganho muito alto com uma impedância de entrada muito alta (normalmente alguns megaohms) e uma baixa impedância de saída (menor do que 100Ω). O circuito básico é construído utilizando-se um amplificador de diferença com duas entradas (positiva e negativa) e pelo menos uma saída.

A Figura 13.10 mostra uma unidade de amp-op básica. Conforme já discutido, a entrada positiva (+) produz uma saída que está em fase com o sinal aplicado, enquanto um sinal de entrada negativa (-) resulta em uma saída com polaridade oposta. O circuito ca equivalente do amp-op é mostrado na Figura 13.11a. Como mostrado, o sinal de entrada aplicado entre os terminais de entrada 'vê' uma impedância de entrada, R_i , normalmente muito alta. A tensão de saída é mostrada como sendo o ganho do amplificador vezes o sinal de entrada, tomado através de uma impedância de saída, R_o , normalmente muito baixa. Um circuito amp-op ideal, mostrado na Figura 13.11b, teria impedância de entrada infinita, impedância de saída zero e um ganho de tensão infinito.




Figura 13.10 Amp-op básico.




Figura 13.11 Equivalente ca do circuito amp-op: (a) real; (b) ideal.

Amp-op Básico

O circuito básico que utiliza um amp-op é mostrado na Figura 13.12. Ele opera como um multiplicador de ganho constante. Um sinal de entrada V_i é aplicado através do resistor R_1 à entrada negativa. A saída é, então, conectada de volta à mesma entrada negativa através do resistor R_f . A entrada positiva é conectada em GND. Como o sinal V_i é aplicado exclusivamente à entrada negativa, a saída resultante é oposta em fase ao sinal de entrada. A Figura 13.13a mostra o amp-op substituído por seu circuito equivalente ideal. Se utilizarmos o circuito equivalente ideal para o amp-op, substituindo R_i por uma resistência infinita e R_o por uma resistência nula, o circuito equivalente é mostrado na Figura 13.13b. O circuito é então redesenhado como mostra a Figura 13.13c, e a partir dele a análise de circuito é efetuada.




Figura 13.12 Conexão amp-op básica.




Figura 13.13 Operação de amp-op como um multiplicador de ganho constante: (a) circuito equivalente do amp-op; (b) circuito equivalente do amp-op ideal; (c) circuito equivalente redesenhado.

Utilizando a sobreposição é possível calcular a tensão V_i em termos dos componentes por causa de cada uma das fontes. Para a fonte V_i apenas ($-A_v V_i$ fixado em zero):

$$V_{i_1} = \frac{R_f}{R_1 + R_f} V_i$$

Para a fonte $-A_v V_i$ apenas (V_i fixado em zero):

$$V_{i_2} = \frac{R_1}{R_1 + R_f} (-A_v V_i)$$

A tensão total V_i é então:

$$V_i = V_{i_1} + V_{i_2} = \frac{R_f}{R_1 + R_f} V_i + \frac{R_1}{R_1 + R_f} (-A_v V_i)$$

a qual pode ser calculada em relação a V_i :

$$V_i = \frac{R_f}{R_f + (1 + A_v)R_1} V_i \quad (13.7)$$

Se $A_v \gg 1$ e $A_v R_1 \gg R_f$, como normalmente ocorre, então:

$$V_i = \frac{R_f}{A_v R_1} V_i$$

Calculando V_o/V_i , obtemos:

$$\frac{V_o}{V_i} = \frac{-A_v V_i}{V_i} = \frac{-A_v R_f V_i}{V_i A_v R_1} = -\frac{R_f V_i}{R_1 V_i}$$

de modo que:

$$\frac{V_o}{V_i} = -\frac{R_f}{R_1} \quad (13.8)$$

Portanto, a Equação (13.8) mostra que a razão da tensão de saída pela tensão de entrada depende somente dos valores dos resistores R_1 e R_f — desde que A_v seja bastante grande.

Ganho Unitário

Se $R_f = R_1$, o ganho é:

$$\text{ganho de tensão} = -\frac{R_f}{R_1} = -1$$

de maneira que o circuito fornece um ganho de tensão unitário com inversão de fase de 180° . Se R_f é exatamente igual a R_1 , o ganho de tensão é exatamente 1.

Ganho de Amplitude Constante

Se R_f for múltiplo de R_1 , o ganho geral do amplificador é uma constante. Por exemplo, se $R_f = 10R_1$, então:

$$\text{ganho de tensão} = -\frac{R_f}{R_1} = -10$$

e o circuito fornece um ganho de tensão de exatamente 10 com uma inversão de fase de 180° do sinal de entrada. Se



selecionarmos valores precisos para R_f e R_1 , poderemos obter uma ampla faixa de ganhos, sendo o ganho tão preciso quanto os resistores utilizados e apenas levemente afetado pela temperatura e por outros fatores do circuito.

Terra Virtual

A tensão de saída em geral é limitada pela fonte de tensão, tipicamente em alguns volts. Como já mencionado, os ganhos de tensão são muito altos. Se, por exemplo, $V_o = -10$ V e $A_v = 20.000$, a tensão de entrada, portanto, seria:

$$V_i = \frac{-V_o}{A_v} = \frac{10 \text{ V}}{20.000} = 0,5 \text{ mV}$$

Se o circuito tiver um ganho global (V_o/V_i) de, digamos, 1, o valor de V_i seria então 10 V. Comparado a todas as outras tensões de entrada e saída, o valor de V_i é ainda pequeno e pode ser considerado 0 V.

Observe que, embora $V_i \approx 0$ V, não é exatamente 0 V. (A tensão de saída é de alguns volts, devido à entrada muito pequena vezes um ganho A_v , muito grande.) O fato de que $V_i \approx 0$ V leva a um conceito de que na entrada do amplificador existe um curto-circuito virtual ou um terra (GND) virtual.

O conceito de terra virtual implica que, embora a tensão seja quase 0 V, não há corrente na entrada do amplificador para GND. A Figura 13.14 descreve o conceito de terra virtual. A linha mais grossa é utilizada para indicar que se pode considerar a existência de um curto com $V_i \approx 0$ V, mas que se trata de um curto virtual, pois nenhuma corrente circula do curto para GND. A corrente circula somente através dos resistores R_1 e R_f , conforme mostrado.

Utilizando o conceito de terra virtual, é possível montar equações para a corrente I , como se segue:

$$I = \frac{V_i}{R_1} = -\frac{V_o}{R_f}$$

a qual pode ser calculada para V_o/V_i :

$$\frac{V_o}{V_i} = -\frac{R_f}{R_1}$$

O conceito de terra virtual, que depende de A_v ser muito grande, permitiu uma solução simples para a determinação do ganho global do sistema. Deve-se compreender que, embora o circuito da Figura 13.14 não esteja fisicamente correto, ele permite determinar mais facilmente o ganho de tensão global.




Figura 13.14 Terra virtual em um amp-op.

13.4 CIRCUITOS AMP-OPS PRÁTICOS

O amp-op pode ser conectado a uma grande variedade de circuitos, estabelecendo várias possibilidades operacionais. Nesta seção abordaremos algumas conexões de circuitos mais comuns.

Amplificador Inversor

O amplificador de ganho constante mais amplamente utilizado é o amplificador inversor, mostrado na Figura 13.15. A saída é obtida pela multiplicação da entrada por um ganho fixo ou constante, fixado pelo resistor de entrada (R_1) e o resistor de realimentação (R_f). Essa saída também é invertida em relação à entrada. Utilizando a Equação (13.8) podemos escrever:

$$V_o = -\frac{R_f}{R_1} V_i$$




Figura 13.15 Multiplicador inversor de ganho constante.

EXEMPLO 13.3

Se o circuito da Figura 13.15 tiver $R_1 = 100$ k Ω e $R_f = 500$ k Ω , qual a tensão de saída resultante para uma entrada de $V_i = 2$ V?

Solução

Equação (13.8):

$$V_o = -\frac{R_f}{R_1} V_i = -\frac{500 \text{ k}\Omega}{100 \text{ k}\Omega} (2 \text{ V}) = -10 \text{ V}$$


Amplificador Não-Inversor

A conexão da Figura 13.16a mostra um circuito com amp-op que trabalha como um amplificador não-inversor ou multiplicador de ganho constante. Observe que a conexão amplificador inversor é mais amplamente utilizada por ter melhor estabilidade em frequência (discutido mais tarde). Para determinar o ganho de tensão do circuito, podemos utilizar a representação equivalente mostrada na Figura 13.16b. Observe que a tensão através de R_1 é V_i , uma vez que $V_i \approx 0$ V. Isso também vale para a tensão de saída através do divisor de tensão entre R_1 e R_f , de maneira que:


$$V_1 = \frac{R_1}{R_1 + R_f} V_o$$

o que resulta em:

$$\frac{V_o}{V_1} = \frac{R_1 + R_f}{R_1} = 1 + \frac{R_f}{R_1} \quad (13.9)$$



(a)



(b)



Figura 13.16 Multiplicador de ganho constante não-inversor.

EXEMPLO 13.4

Calcule a tensão de saída de um amplificador não-inversor (como na Figura 13.16) para valores de $V_1 = 2 \text{ V}$, $R_f = 500 \text{ k}\Omega$ e $R_1 = 100 \text{ k}\Omega$.

Solução

Equação (13.9):

$$\begin{aligned} V_o &= \left(1 + \frac{R_f}{R_1}\right) V_1 = \left(1 + \frac{500 \text{ k}\Omega}{100 \text{ k}\Omega}\right) (2 \text{ V}) = \\ &= 6(2 \text{ V}) = +12 \text{ V} \end{aligned}$$

Seguidor Unitário

O circuito seguidor unitário mostrado da Figura 13.17a fornece um ganho unitário (1) sem inversão de polaridade ou fase. Pelo circuito equivalente (veja a Figura 13.17b) fica claro que:

$$V_o = V_1 \quad (13.10)$$

e que a saída tem a mesma polaridade e amplitude da entrada. O circuito opera como um circuito seguidor de emissor ou seguidor de fonte, só que o ganho é exatamente um.





Figura 13.17 (a) Seguidor unitário; (b) circuito equivalente com terra virtual.

Amplificador Somador


Provavelmente, o mais utilizado dos circuitos amp-ops é o circuito amplificador somador mostrado na Figura 13.18a. O circuito mostra um circuito amplificador somador de três entradas que fornece um meio de somar algebricamente (adicionando) três tensões, cada uma multiplicada por um fator de ganho constante. Utilizando-se a representação equivalente, mostrada na Figura 13.18b, a tensão de saída pode ser escrita em termos das entradas como:

$$V_o = -\left(\frac{R_f}{R_1} V_1 + \frac{R_f}{R_2} V_2 + \frac{R_f}{R_3} V_3\right) \quad (13.11)$$

Em outras palavras, cada entrada adiciona uma tensão à saída, multiplicada pelo seu correspondente fator de ganho. Se mais entradas são utilizadas, cada uma acrescenta um componente adicional à saída.



(a)



(b)

Figura 13.18 (a) Amplificador somador; (b) circuito equivalente com terra virtual.

EXEMPLO 13.5

Calcule a tensão de saída de um amplificador somador com amp-op para os seguintes conjuntos de tensões e resistores. Use $R_f = 1 \text{ M}\Omega$ em todos os casos.

- (a) $V_1 = +1 \text{ V}$, $V_2 = +2 \text{ V}$, $V_3 = +3 \text{ V}$,
 $R_1 = 500 \text{ k}\Omega$, $R_2 = 1 \text{ M}\Omega$, $R_3 = 1 \text{ M}\Omega$.
 (b) $V_1 = -2 \text{ V}$, $V_2 = +3 \text{ V}$, $V_3 = +1 \text{ V}$,
 $R_1 = 200 \text{ k}\Omega$, $R_2 = 500 \text{ k}\Omega$, $R_3 = 1 \text{ M}\Omega$.

Solução

Utilizando a Equação (13.11):

$$\begin{aligned} (a) \quad V_o &= - \left[\frac{1000 \text{ k}\Omega}{500 \text{ k}\Omega} (+1 \text{ V}) + \frac{1000 \text{ k}\Omega}{1000 \text{ k}\Omega} (+2 \text{ V}) + \frac{1000 \text{ k}\Omega}{1000 \text{ k}\Omega} (+3 \text{ V}) \right] \\ &= -[2(1 \text{ V}) + 1(2 \text{ V}) + 1(3 \text{ V})] = -7 \text{ V} \end{aligned}$$

$$\begin{aligned} (b) \quad V_o &= - \left[\frac{1000 \text{ k}\Omega}{200 \text{ k}\Omega} (-2 \text{ V}) + \frac{1000 \text{ k}\Omega}{500 \text{ k}\Omega} (+3 \text{ V}) + \frac{1000 \text{ k}\Omega}{1000 \text{ k}\Omega} (+1 \text{ V}) \right] \\ &= -[5(-2 \text{ V}) + 2(3 \text{ V}) + 1(1 \text{ V})] = +3 \text{ V} \end{aligned}$$

Integrador

Até agora, consideramos os componentes de entrada e os componentes de realimentação como resistores. Se o componente de realimentação utilizado for um capacitor, como mostrado na Figura 13.19a, a conexão resultante será chamada de *integrador*. O circuito equivalente, com terra virtual (Figura 13.19b), mostra que uma expressão para a tensão entre entrada e saída pode ser deduzida em função da corrente I , da entrada para a saída. Lembramos que terra virtual significa que podemos considerar a tensão na junção de R e X_C como sendo a mesma de GND (uma vez que $V_i \approx 0 \text{ V}$), mas nenhuma corrente flui para GND nesse ponto. A impedância capacitiva pode ser expressa por:

$$X_C = \frac{1}{j\omega C} = \frac{1}{sC}$$

onde $s = j\omega$ corresponde à notação de Laplace.* Resolvendo para V_o/V_i , obtemos:

$$\begin{aligned} I &= \frac{V_i}{R} = -\frac{V_o}{X_C} = \frac{-V_o}{1/sC} = -sCV_o \\ \frac{V_o}{V_i} &= \frac{-1}{sCR} \end{aligned} \quad (13.12)$$

A expressão anterior pode ser reescrita no domínio do tempo como:

$$v_o(t) = -\frac{1}{RC} \int v_i(t) dt \quad (13.13)$$

A Equação (13.13) mostra que a saída é a integral da entrada, com uma inversão e um multiplicador de

$1/RC$. A capacidade de integrar um dado sinal dá ao computador analógico a possibilidade de resolver equações diferenciais e, portanto, de resolver eletricamente as operações dos sistemas físicos através de modelos elétricos análogos.

A operação de integração é semelhante à de soma, uma vez que constitui uma soma da área sob a forma de onda ou curva em um período de tempo. Se uma tensão fixa for aplicada como entrada para um circuito integrador, a Equação (13.13) mostra que a tensão de saída cresce sobre um período de tempo, fornecendo uma tensão em forma de rampa. Essa equação mostra que a rampa de tensão de saída (para uma tensão de entrada fixa) é oposta em polaridade à tensão de entrada e é multiplicada pelo fator $1/RC$. Apesar de o circuito da Figura 13.19 poder operar com vários tipos de sinais, os exemplos seguintes utilizarão uma tensão de entrada fixa, resultando em uma rampa de tensão de saída.

Como exemplo, considere uma tensão de entrada, $V_i = 1 \text{ V}$, para o circuito integrador da Figura 13.20a. O fator de escala de $1/RC$ é:

$$-\frac{1}{RC} = \frac{1}{(1 \text{ M}\Omega)(1 \mu\text{F})} = -1$$

de modo que a saída é uma rampa de tensão negativa, como mostrado na Figura 13.20b. Se o fator de escala for alterado, tornando $R = 100 \text{ k}\Omega$, por exemplo, então:

$$-\frac{1}{RC} = \frac{1}{(100 \text{ k}\Omega)(1 \mu\text{F})} = -10$$

e a saída é, portanto, uma rampa de tensão mais inclinada, como mostra a Figura 13.20c.




Figura 13.19 Integrador.

* A notação de Laplace permite expressar operações diferenciais e integrais utilizando o operador s . Leitores não familiarizados com essa teoria devem ignorar passos que levam à Equação (13.13) e seguir adiante.




Figura 13.20 Operação do integrador com entrada em degrau.

Mais de uma entrada pode ser aplicada a um integrador, como mostra a Figura 13.21, com a operação resultante dada por:

$$v_o(t) = -\left[\frac{1}{R_1 C} \int v_1(t) dt + \frac{1}{R_2 C} \int v_2(t) dt + \frac{1}{R_3 C} \int v_3(t) dt \right] \quad (13.14)$$

Um exemplo de integrador somador utilizado em um computador analógico é dado na Figura 13.21. O circuito real é mostrado com resistores de entrada e capacitor de realimentação, enquanto a representação do computador analógico indica apenas o fator de escala para cada entrada.





Figura 13.21 (a) Circuito integrador somador; (b) valores dos componentes; (c) representação do computador analógico, circuito integrador.

Diferenciador

Um circuito diferenciador é mostrado na Figura 13.22. Embora não seja tão útil quanto os circuitos já abordados, ainda assim o diferenciador fornece uma operação. A relação resultante para o circuito é:

$$v_o(t) = -RC \frac{dv_1(t)}{dt} \quad (13.15)$$

onde o fator de escala é $-RC$.




Figura 13.22 Circuito diferenciador.

13.5 ESPECIFICAÇÕES DO AMP-OP — PARÂMETROS DE OFFSET CC

Antes de abordarmos várias aplicações que utilizam amp-ops, devemos nos familiarizar com alguns dos parâmetros utilizados para definir a operação do componente. Essas especificações incluem características cc, de transiente e de frequência, mencionadas a seguir.

Tensões e Correntes de Offset

Em princípio, a saída do amp-op deve ser de 0 V quando a entrada for de 0 V, mas, na prática, há um certo valor de tensão diferente de zero denominado de tensão de offset. Por exemplo, se for aplicado 0 V a ambas as entradas do amp-op e se medirmos 26 mV (cc) na saída, essa tensão seria indesejada e gerada pelo circuito, e não pelo sinal de entrada. Mas como o usuário pode conectar o circuito amplificador para operação com vários ganhos e polaridades, o fabricante especifica uma tensão de offset de entrada para o amp-op. A tensão de offset de saída é então determinada pela tensão de offset de entrada e pelo ganho do amplificador conforme determinado pelo usuário.