计算机系统结构实验 Lab3

David Wang 2020 年 5 月

1 概述

1.1 实验名称

简单的类 MIPS 处理器部件实现: 控制器、ALU

1.2 实验目的

- 1. 理解 CPU 控制器、ALU 控制器、ALU 的原理
- 2. 实现主控制器 Ctr
- 3. 实现 ALU 控制器 ALUCtr
- 4. 实现 ALU
- 5. 功能仿真

2 主控制器单元模块

2.1 模块描述

主控制器单元模块以指令的高六位 opcode 作为输入,解码后给 ALUCtr、数据存储器、寄存器、多路选择器等输出正确的控制信号。

MIPS 指令集主要可以分为 R-指令, I-指令, J-指令三种。其中, R-指令是运算指令, 运算数来源和写入的目的地均为寄存器。最低的六位——funct 域控制运算种类, 供 ALUCtr 使用 opcode 均为 0。而 I-指令与 J-指令均只需要 opcode 作为控制信号。所以, 主控制器只需要输入 opcode 进行信号解析。

表 1: 不同类型指令的 opcode

指令	opcode
R-指令	000000
lw	100011
sw	101011
beq	000100
j	000010

表 2: 译码功能

P4 1 1 4 2 4 1 2									
指令类型	regDest	ALUSrc	MemtoReg	regWrite	memRead	memWrite	Branch	Jump	Aluop
R-指令	1	0	0	1	0	0	0	0	10
lw	0	1	1	1	1	0	0	0	00
$_{\rm local}^{\rm SW}$	X		X	l Q	Q		Ų		00
pėd	Λ	0	Λ	U	U	0		0	01
J	U	<u> </u>	U	U	U	U	U	1	01

2.2 模块实现

```
module Ctr(
1
2
       input [5:0] opCode,
3
       output reg regDest,
4
       output reg aluSrc,
       output reg memToReg,
5
6
       output reg regWrite,
7
       output reg memRead,
       output reg memWrite,
8
       output reg Branch,
9
       output reg [1:0] ALUop,
10
       output reg Jump
11
12
       );
       always @(opCode)
13
       begin
14
            case(opCode)
15
                6'b000000://R-type
16
17
                begin
18
                     regDest=1;
                     aluSrc=0;
19
                     memToReg=0;
20
                     regWrite=1;
21
22
                     memRead=0;
23
                     memWrite=0;
24
                     Branch=0;
                     Jump=0;
25
                     ALUop=2'b10;
26
```

```
27
                  end
                 6'b000010://jump
28
                 begin
29
                      regDest=0;
30
                      aluSrc=0;
31
                      memToReg=0;
32
33
                      regWrite=0;
                      memRead=0;
34
                      memWrite=0;
35
                      Branch=0;
36
                      Jump=1;
37
                      ALUop=2'b00;
38
                 end
39
                 6'b100011://lw
40
                 begin
41
42
                      regDest=0;
                      aluSrc=1;
43
                      memToReg=1;
44
                      regWrite=1;
45
                      memRead=1;
46
                      memWrite=0;
47
                      Branch=0;
48
                      Jump=0;
49
                      ALUop=2'b00;
50
                 end
51
                 6'b101011://sw
52
53
                 begin
                      regDest=0
54
55
                      aluSrc=1;
                      memToReg=0;
56
                      regWrite=0;
57
                      memRead=0;
58
                      memWrite=1;
59
60
                      Branch=0;
61
                      Jump=0;
62
                      ALUop=2'b00;
63
                 end
                 6'b000100://beq
64
                 begin
65
                      regDest=0;
66
67
                      aluSrc=0;
                      memToReg=0;
68
                      regWrite=0;
69
                      memRead=0;
70
71
                      memWrite=0;
72
                      Branch=1;
73
                      Jump=0;
                      ALUop[0]=2'b01;
74
75
                  end
76
             endcase
```

```
77 end
78 endmodule
```

2.3 仿真程序

```
1
       module Ctr_tb(
2
3
       );
            reg [5:0] opCode;
4
            wire regDest;
5
            wire aluSrc;
6
            wire memToReg;
7
8
            wire regWrite;
            wire memRead;
9
            wire memWrite;
10
            wire Branch;
11
            wire [1:0] ALUop;
12
            wire Jump;
13
14
15
            Ctr uut (
                     .opCode(opCode),
16
                     .regDest(regDest),
17
                     .aluSrc(aluSrc),
18
                     .memToReg(memToReg),
19
                     .regWrite(regWrite),
20
                     .memRead(memRead),
21
22
                     .memWrite(memWrite),
                     .Branch(Branch),
23
                     .ALUop(ALUop),
24
                     .Jump(Jump)
25
26
            );
27
            initial begin
28
29
                     opCode = 0;
                     #200;
30
                     #100 opCode = 6'b100011;
31
                     #100 opCode = 6'b101011;
32
                     #100 opCode = 6'b000100;
33
                     #100 opCode = 6'b000010;
34
                     #100 opCode = 6'b010101;
35
            end
36
   endmodule
37
```

2.4 仿真波形图

如下图所示,波形图符合理论预期。




图 1:

3 ALU 控制器模块

3.1 模块描述

ALU 控制器模块以主控制器输出的 ALUop 和指令的低六位 funct 域作为输入,向 ALU 输出四位的操作指令。

ALU control lines	Function
0000	and
0001	or
0010	add
0110	subtract
0110	set on less than
1100	nor

表 3: ALUCtr 输出与 ALU 操作的对应关系

Instruction opcode	ALUop	funct field	ALU action	ALU control input
lw	00	XXXXXX	add	0010
SW	00	XXXXXX	add	0010
beq	01	XXXXXX	subtract	0110
add	10	100000	add	0010
sub	10	100010	subtract	0110
and	10	100100	and	0000
or	10	100101	or	0001
slt	10	101010	set on less than	0111

表 4: Funct, ALUop 与 ALU 控制信号的编码关系

ALUop	Funct field	operation
00	XXXXXX	0010
X1	XXXXXX	0110
1X	XX0000	0010
1X	XX0010	0110
1X	XX0100	0000
1X	XX0101	0001
1X	XX1010	0111

表 5: 输入输出真值表

3.2 模块实现

实现 ALUCtr 只需要将上述真值表表达出来。

```
module ALUCtr(
1
       input [1:0] ALUop,
2
3
       input [5:0] functField,
       output reg [3:0] operation
4
5
       always @ (ALUop or functField)
6
7
       begin
           casex({ALUop,functField})
8
                8'b00xxxxxx:operation=4'b0010;
9
                8'bx1xxxxxx:operation=4'b0110;
10
                8'b1xxx0000:operation=4'b0010;
11
                8'b1xxx0010:operation=4'b0110;
12
                8'b1xxx0100:operation=4'b0000;
13
                8'b1xxx0101:operation=4'b0001;
14
                8'b1xxx1010:operation=4'b0111;
15
           endcase
16
17
       end
   endmodule
18
```

3.3 仿真程序

```
module ALUCtr_tb();
reg [1:0] ALUop;
reg [5:0] functField;
```

```
wire [3:0] operation;
4
       ALUCtr uu(
5
            .ALUop(ALUop),
6
            .functField(functField),
7
            .operation(operation)
8
9
       );
       initial begin
10
            ALUop=2'b00;
11
            functField=6'b000000;
12
            #100;
13
            ALUop=2'b00;
14
            functField=6'b000001;
15
            #100
16
            ALUop=2'b00;
17
            functField=6'b001101;
18
            #100
19
            ALUop=2'b01;
20
21
            functField=6'b100100;
22
            #100
            ALUop=2'b10;
23
            functField=6'b100000;
24
25
            functField=6'b010010;
26
            #100
27
            functField=6'b010100;
28
29
            #100
            functField=6'b100101;
30
            #100
31
            functField=6'b011010;
32
       end
33
   endmodule
34
```

3.4 仿真波形图

如下图所示,波形图符合理论预期。




图 2:

4 ALU

4.1 模块描述

ALU 根据 ALUCtr 的信号将两个输入做算术操作,输出一个结果。如果运算结果为 0,则将 Zero 置为 1。

ALU 控制器输入 ALU 的信号与 ALU 的运算的关系如下表。

ALU control lines	Function
0000	and
0001	or
0010	add
0110	subtract
0111	set on less than
1100	nor

表 6: ALUCtr 和 ALU 操作对应关系

4.2 模块实现

```
module ALU(
input [31:0] input1,
input [31:0] input2,
input [3:0] aluCtr,
output reg zero,
output reg [31:0] aluRes
```

```
7
        );
        always @(input1 or input2 or aluCtr)
8
        begin
9
            case(aluCtr)
10
                 4'b0010:
11
                      begin
12
13
                           aluRes=input1+input2;
                           if(aluRes==0) zero=1;
14
                           else zero=0;
15
                      end
16
                 4'b0110:
17
                      begin
18
                           aluRes=input1-input2;
19
                           if(aluRes==0) zero=1;
20
                           else zero=0;
21
22
                      end
                 4'b0000:
23
24
                      begin
25
                           aluRes=input1 & input2;
                           if(aluRes==0) zero=1;
26
                           else zero=0;
27
                      end
28
                 4'b0001:
29
30
                      begin
                           aluRes=input1 | input2;
31
32
                           if(aluRes==0) zero=1;
                           else zero=0;
33
                      end
34
                 4'b0111:
35
36
                      begin
                           if(input1<input2) aluRes=1;</pre>
37
                           else aluRes=0;
38
                      end
39
                 4'b1100:
40
41
                      begin
                           aluRes=~(input1|input2);
42
                           if(aluRes==0) zero=1;
43
                           else zero=0;
44
                      end
45
            endcase
46
47
        end
   endmodule
48
```

4.3 仿真程序

```
module ALU_tb();
reg [31:0] input1;
reg [31:0] input2;
reg [3:0] aluCtr;
```

```
wire zero;
5
       wire [31:0] aluRes;
6
7
       ALU alu(
8
            .input1(input1),
9
            .input2(input2),
10
            .aluCtr(aluCtr),
11
            .zero(zero),
12
            .aluRes(aluRes)
13
        );
14
       initial begin
15
16
            input1=25;
            input2=13;
17
            aluCtr=0;
18
            #100
19
            aluCtr=4'b0000;
20
            #100
21
22
            aluCtr=4'b0001;
23
            #100
            aluCtr=4'b0010;
24
            #100
25
            aluCtr=4'b0110;
26
27
            #100
            aluCtr=4'b0111;
28
29
            #100
30
            aluCtr=4'b1100;
31
       end
   endmodule
32
```

4.4 仿真波形图

如下图所示,波形符合预期。




图 3:

5 总结与反思

5.1 重点和难点

本次实验的指导比 1、2 更加简略。这需要我们进行独立思考。这三个模块主要涉及真值表的 复现,需要用到 case 或 casex 语句,需要处理的条件分支比较多,这需要我们细心地写代码。

5.2 实验总结与感想

这次实验我实现了主控制器、ALU 控制器、ALU 三个模块。它们对于 MIPS 处理器的正确 运作有至关重要的作用。这次实验的指导比 1 和 2 少了一些,锻炼了我独立思考与自学的能力。在 case 语句中处理多种情况也锻炼了我缜密思考细致考虑的能力。总的来说,当仿真波形与理论相符时我感到十分欣慰,这次实验激发了我对于 MIPS 处理器的兴趣。