计算机系统结构实验 Lab4

David Wang

2020年5月

1 概述

1.1 实验名称

简单的类 MIPS 单周期处理器实现:寄存器、存储器与有符号扩展

1.2 实验目的

- 1. 理解 cPU 的寄存器、存储器、有符号扩展
- 2. Register 的实现
- 3. Data memory 的实现
- 4. 有符号扩展的实现
- 5. 使用行为仿真

2 寄存器的实现

2.1 模块描述

寄存器是指令操作的主要对象, 32 位 MIPS 处理器共有 32 个 32 位寄存器。

2.2 模块实现

寄存器的读取操作是组合逻辑,只要遇到 readReg1,readReg2 中的一个,即可读取。但是对于写寄存器来说,如果在 writeReg 信号达到高电平之前 writeReg 没有选中正确的寄存器,或者 writeData 不是正确的数据,则会发生错误。所以写操作应该采用时序逻辑,可以约定采用时钟下降沿作为写操作的同步信号。

```
module Registers(
       input clock,
2
       input reset,
3
       input [25:21] readReg1,
       input [20:16] readReg2,
5
       input [4:0] writeReg,
6
       input [31:0] writeData,
7
       input regWrite,
8
       output reg [31:0] readData1,
9
       output reg [31:0] readData2
10
       );
11
12
       reg [31:0] regFile[31:0];
13
       integer i;
14
       always @ (readReg1 or readReg2 )
15
16
       begin
17
            regFile[0]=0;
            readData1=regFile[readReg1];
18
            readData2=regFile[readReg2];
19
```

```
20
        end
21
        always @ (negedge clock)
        begin
22
            if(reset)
23
24
            begin
                for(i=0;i<32;i=i+1) regFile[i]=0;</pre>
            end
26
            else
27
            begin
28
            if(regWrite==1 && writeReg) regFile[writeReg]=writeData;
            if(regWrite && readReg1==writeReg) readData1=writeData;
30
            if(regWrite && readReg2==writeReg) readData2=writeData;
31
            end
32
       end
33
       always @ (reset)
34
   endmodule
35
```

2.3 仿真程序

```
module Registers_tb();
1
       reg clock;
2
       reg [25:21] readReg1;
3
        reg [20:16] readReg2;
4
       reg [4:0] writeReg;
5
6
        reg [31:0] writeData;
       reg regWrite;
       wire [31:0] readData1;
8
       wire [31:0] readData2;
9
        reg reset;
10
        Registers re(
11
            .clock(clock),
12
            .readReg1(readReg1),
13
            .readReg2(readReg2),
14
            .writeReg(writeReg),
15
            .writeData(writeData),
16
            .regWrite(regWrite),
17
            .readData1(readData1),
18
            .readData2(readData2),
19
            .reset(reset)
20
       );
21
22
23
        always #100 clock=~clock;
        initial begin
24
            clock=0;
25
            readReg1=0;
26
27
            readReg2=0;
            writeReg=0;
28
            writeData=0;
29
            regWrite=0;
30
            reset=1;
31
            #100;
32
            reset=0;
33
            #300;
34
            regWrite=1'b1;
35
            writeReg=5'b10101;
36
            writeData=32'hffff0000;
```

```
#200;
38
            writeReg=5'b01010;
39
            writeData=32'h0000ffff;
40
41
42
            #200;
            regWrite=1'b0;
43
            writeReg=5'b00000;
44
            writeData=32'h00000004;
45
46
            #200;
47
            readReg1=5'b10101;
48
            readReg2=5'b01010;
49
        end
50
   endmodule
```

2.4 仿真波形

从下面的图中可以看出,在给出 readReg1 和 readReg2 时,寄存器可以给出正确的寄存器值,在给出 writeReg 和 regWrite 信号时,寄存器可以被正确写入。如果写入的目标寄存器是 \$0,则寄存器无法被写入。




图 1:





图 2:






图 4:

3 数据存储器

3.1 模块实现

数据存储器模块与寄存器模块类似,因为写数据,也需要考虑同步,也需要时钟信号。这里依然统一约定在时钟的下降沿写数据。

```
module dataMemory(
       input clock,
2
       input [31:0] address,
3
       input [31:0] writeData,
4
       input memWrite,
5
       input memRead,
6
       output reg [31:0] readData
8
       reg [31:0] memFile [31:0];
9
       always @ (memRead or address)
10
11
       begin
            readData=memFile[address];
12
       end
13
       always @ (negedge clock)
14
15
            if(memWrite==1) memFile[address]=writeData;
16
       end
17
   endmodule
18
```

3.2 仿真程序

```
module dataMemory_tb();
reg clock;
reg [31:0] address;
reg [31:0] writeData;
reg memWrite;
reg memRead;
```

```
wire [31:0] readData;
7
8
9
        dataMemory dm(
            .clock(clock),
10
            .address(address),
11
            .writeData(writeData),
12
            .memWrite(memWrite),
13
            .memRead(memRead),
14
            .readData(readData)
15
        );
16
        always #100 clock=~clock;
17
        initial begin
18
            clock=0;
19
            address=0;
20
            writeData=0;
21
            memWrite=0;
22
            memRead=0;
23
            #185;
24
            memWrite=1'b1;
25
            address=32'h00000007;
26
            writeData=32'he0000000;
27
            #100;
28
            memWrite=1'b1;
29
            writeData=32'hfffffff;
30
            address=32'h00000006;
31
32
            #185;
33
            memRead=1'b1;
34
            memWrite=1'b0;
35
36
            #80;
37
            memWrite=1;
38
            address=8;
39
            writeData=32'haaaaaaaa;
40
41
            #80;
42
            memWrite=0;
43
            memRead=1;
44
45
46
        end
   endmodule
```

3.3 仿真波形

如下面的两个图所示,波形变化符合预期。





图 5:



4 带符号扩展

4.1 模块描述

带符号扩展单元将 16 位有符号数扩展为 32 位有符号数。如果最高位为 0,则结果的高 16 位均为 0。如果最低位为 0,结果的高 16 位均为 1。

4.2 模块实现

```
module signext(
input [15:0] inst,
output [31:0] data
);
assign data= inst[15]?{16'hffff,inst}:{16'h0000,inst};
endmodule
```

4.3 仿真程序

```
module signext_tb();
1
       reg [15:0] inst;
2
       wire [31:0] data;
3
       signext ext(
4
            .inst(inst),
5
            .data(data)
6
       initial begin
8
            inst=16'h0000;
9
10
            inst=16'b0000000000000001;
11
            #200
12
            inst=16'b111111111111111;
13
            #200
14
            inst=16'b00000000000000010;
15
            #200
16
            inst=16'b111111111111110;
17
       end
18
   endmodule
```

5 仿真波形

如下图所示, 波形符合预期。




图 7:

6 总结与反思

6.1 实验重点与难点

寄存器和数据存储器的读和写需要不同的判断条件,其中写操作都需要注意同步的问题。

6.2 实验总结与感想

本次实验完成的是比较简单的三个模块。它们是 MIPS 处理器的重要组成部分。它们能否正确运行关系到后续实验的成败。所以完成这次实验必须非常仔细,考虑到的情况必须全面。经过前四个实验,我已经初步掌握了使用 Verilog 进行数字逻辑设计的基本知识。我期待使用这四个实验设计出来的模块组装成一个功能完备的处理器。