计算机系统结构实验 Lab2

David Wang

2020年5月

1 概述

1.1 实验名称

FPGA 基础实验: 四位加法器

1.2 实验目的

- 1. 掌握 Xilinx 逻辑设计工具 Vivado 的基本操作
- 2. 掌握 Verilog HDL 进行简单的逻辑设计
- 3. 使用功能仿真

2 实验步骤

2.1 新建工程

- 1. 启动桌面 Vivado 2018.3 开发工具
- 2. 点击 Create Project
- 3. 弹出 New Project, 建立一个新工程, 点击 Next
- 4. 输入工程名称,确认勾选中 Create project subdirectory 后点击 Next
- 5. 选择 RTL Project 工程类型,勾选 Do not specify at this time, 点击 Next
- 6. 选择 FPGA 参数,点击 Next,再点击 Finish 结束工程构建

2.2 添加文件

选择 Add or Create Design Sources, 为模块命名, 定义好设计模块所需端口。

2.3 输入代码

一位加法器代码如下。

```
module adder_lbit(
1
2
        input a,
        input b,
3
4
        input ci,
       output s,
5
       output co
6
7
       );
       wire s1,c1,c2,c3;
8
        and (c1,a,b),
9
            (c2,b,ci),
10
            (c3,a,ci);
11
12
       xor (s1,a,b),
13
            (s,s1,ci);
14
            (co,c1,c2,c3);
15
       or
   endmodule
16
```

接下来是四位加法器

```
module adder_4bits(
1
       input [3:0] a,
2
       input [3:0] b,
3
       input ci,
4
       output [3:0] s,
5
       output co
6
7
       );
8
       wire [2:0] ct;
9
10
       adder_lbit a1(.a(a[0]), .b(b[0]), .ci(ci), .s(s[0]), .co(ct[0])),
11
                   a2(.a(a[1]), .b(b[1]), .ci(ct[0]), .s(s[1]), .co(ct[1])),
12
                   a3(.a(a[2]), .b(b[2]), .ci(ct[1]), .s(s[2]), .co(ct[2])),
13
                   a4(.a(a[3]), .b(b[3]), .ci(ct[2]), .s(s[3]), .co(co));
14
15
  endmodule
```

2.4 仿真程序

```
`timescale 1ns / 1ps
2
3
   module adder 4bits tb(
4
                                );
       reg [3:0] a;
5
       reg [3:0] b;
6
       reg ci;
7
8
       wire [3:0] s;
9
10
       wire co;
11
       adder 4bits u0(
12
```

```
.a(a),
13
             .b(b),
14
             .ci(ci),
15
             .s(s),
16
             .co(co)
17
             );
18
        initial begin
19
20
             a=0;
             b=0;
21
22
             ci=0;
23
             #100;
24
             a=4'b0001;
25
             b=4'b0010;
26
             #100;
27
             a=4'b0010;
28
29
             b=4'b0100;
30
             #100;
             a=4'b1111;
31
             b=4'b0001;
32
             #100;
33
             ci=1'b1;
34
35
       end
   endmodule
36
```

2.5 仿真波形图

从下图可以看出, 当给定操作数时, 加法器总能给出正确结果。实验成功。




图 1:

3 实验感想

这是我第一次接触逻辑设计工具,操作还不够熟练。代码中因为变量命名不统一的问题发生 了很多次波形出现未定值或高阻抗的情况。这启示我应该明确变量名的命名规范,这样才能少犯 错误,从而节省实验时间。

Verilog 中的一些关键词如 reg、wire,以及 always @ 语句块的含义在一开始时不是那么容易就能弄懂。我经过查找资料,对于 reg 与 wire 的区别有了一些感性的认识。对于 always 语句块的含义也有了一定程度的了解。我期待将我所学到的知识应用于实验中。