

Modelos de computadores paralelos

Programación Paralela

José María Cecilia

Grado en Ingeniería informática

Basado en libro
"Introducción a la
programación paralela"





Contenido

Definición Programación Paralela

Paralelismo en los computadores monoprocesadores Paralelismo en los computadores multiprocesadores Organización de los computadores paralelos

Programación Paralela

- (Tradicionalmente) Uso de varios computadores trabajando juntos para resolver una tarea común:
 - Cada computador trabaja en una porción del problema
 - Los procesos pueden intercambiar datos y comunicarse, a través de:
 - Memoria (Modelo de memoria compartida)
 - Red de interconexión (Modelo de Paso de mensajes)
- (Actualmente) Uso de varios procesadores trabajando juntos para resolver una tarea común:
 - Estos procesadores pueden estar dentro del mismo ordenador y tener distintas naturalezas (heterogéneos)
 - E incluso del mismo chip (multicore, GPUs, etc)

Algunas definiciones previas

- Proceso: Programa en ejecución. Desde el punto de vista del procesador conjunto de instrucciones a ejecutar sobre unos datos de entrada.
- Hilo de ejecución: Un proceso está compuesto por uno o más hilos de ejecución. Los hilos de un proceso se dividen el trabajo a realizar por el proceso y pueden cooperar para solucionar el problema.
 - El programador (compilador) es responsable de crear los hilos y asignarles trabajo.



Contenido

Definición Programación Paralela

Paralelismo en los computadores monoprocesadores

Paralelismo en los computadores multiprocesadores

Organización de los computadores paralelos


Paralelismo en monoprocesadores

- Segmentación encauzada. Pipeline
- Múltiples unidades funcionales
- Unidades vectoriales
- Procesadores de E/S
- Jerarquía de memorias
- División de memoria en bloques
- Paralelismo a nivel de instrucción (VLIW)
- Ejecución fuera de orden
- Especulación
- Multithreading (Posible programación paralela)

•


Segmentación. Múltiples unidades

Unidades replicadas




 d_2

Jerarquía de memoria




VLIW (Very Long Instruction Word)

Procesamiento de hasta tres instrucciones en paralelo




Estructura de una instrucción de 128 bits



Procesador segmentado

Se segmenta el proceso de ejecución de la instrucción en varias etapas: Carga (Fetch), Decodificación (Decode), Ejecución (Ex), almacenamiento (Sw/Lw)



In.B=Búsqueda de la instrucción n


In.D=Decodificación de la instrucción n

In.E=Ejecución de la instrucción n

In.A=Almacenamiento de resultados de la instrucción n

Procesador supersegmentado

Cada etapa se divide en subetapas, y se lanzan subetapas sin completar el ciclo de reloj



In.B=Búsqueda de la instrucción n


In.D=Decodificación de la instrucción n

In.E=Ejecución de la instrucción n

In.A=Almacenamiento de resultados de la instrucción n

Procesador superescalar

Lanzar varias instrucciones de forma simultánea. Plantea varios problemas (ejecución fuera de orden, especulación, etc)



In.B=Búsqueda de la instrucción n

In.D=Decodificación de la instrucción n


In.E=Ejecución de la instrucción n

In.A=Almacenamiento de resultados de la instrucción n



Multithreading

Se lanzan varios hilos simultáneamente, que comparten recursos





Contenido


Definición Programación Paralela

Paralelismo en los computadores monoprocesadores

Paralelismo en los computadores multiprocesadores

Organización de los computadores paralelos

Clasificación de Flynn



EP=Elemento de proceso; M=Memoria; UI=Unidad de instrucción

SISD


SECUENCIAL (SISD) Modelo Von Neuman

Instrucciones:

de memoria a procesador


Datos:

y procesador




SIMD

Una única Unidad de control. La misma instrucción se ejecuta síncronamente por todas las unidades de procesamiento (Importante GPUs)




MIMD

Cada procesador ejecuta un programa diferente independiente de los otros procesadores




Computación heterogénea

- Difícil de clasificar dentro de la taxonomía de Flynn en tanto en cuanto el computador
 - Procesador orientado a latencia (SISD)
 - Procesador orientado a throughput (?)



Arquitectura de la GPU



UNIVERSIDAD CATÓLICA SAN ANTONIO


Modelo hardware de CUDA: Conjunto de procesadores SIMD

La GPU consta de:

 N multiprocesadores, cada uno dotado de M cores.

Paralelismo masivo:


- Aplicado sobre miles de hilos.
- Compartiendo datos a diferentes niveles.
- Computación heterogénea, complementa CPU y GPU:
 - GPU: Intensiva en datos.
 Paralelismo de grano fino.
 - CPU: Gestión y control.
 Paralelismo de grano grueso.



	G80	GT200	GF100	GK110
Período de vigencia	2006-07	2008-09	2010-11	2012
N (multiprocs.)	16	30	16	15
M (cores)	8	8	32	192
Número total de cores	128	240	512	2880


Arquitectura del sistema de memoria

- Cada multiprocesador tiene:
 - Su banco de registros.
 - Memoria compartida.
 - Una caché de constantes y otra de texturas, ambas de sólo lectura y uso marginal.
- La memoria global es la memoria de vídeo (DRAM):
 - Tres veces más rápida que la de la CPU, pero...
 - ... i500 veces más lenta que la memoria compartida! (que es SRAM en realidad).




Latencia y ancho de banda de la memoria


- Memoria de la CPU
 - Ancho de banda con mem. vídeo: 3.2 GB/s.(PCIe) y 5.2 GB/s(PCIe2).
- Memoria de vídeo global/local
 - Gran ancho de banda (80-100 GB/s) y latencia, no pasa por caché.
- Memoria compartida
 - Baja latencia, ancho de banda muy elevado, tamaño reducido.
 - Actúa como una caché gestionada por el usuario (scratchpad).
- Memoria de texturas/constantes
 - De sólo lectura, alta/baja latencia, pasa por caché, uso marginal.



Escalabilidad del modelo aumentando el número de nodos

Dos nodos: GeForce 8400 Cuatro nodos: GeForce 8600








Escalabilidad del modelo: En 8 y 16 nodos llegamos a las dos primeras generaciones

■ El modelo de 8 SMs es el de la GPU G80 (1ª gener.).



■ El modelo de 16 SMs es el de la GTX200 (2ª gener.).


La tercera generación: Fermi (GF 100)





Arquitectura de los multiprocesadores en FERMI

- Se dispone de 16 multiprocesadores, cada uno compuesto de 32 cores.
- Gran mejora de la computación de punto flotante en doble precisión:
 - Aumenta en un factor 8x su rendimiento pico vs. G80.
 - Tan sólo computa el doble de lento que en simple precisión.
- Dos planificadores de threads.
- 64 KB. de SRAM que se reparten entre la memoria compartida y la caché L1.







Kepler: "The fastest, Most Efficient HPC Architecture Ever Built"








Streamming Multiprocessor (SMX) Achitecture

Jerarquía de memoria en Kepler







Contenido

Definición Programación Paralela
Paralelismo en los computadores monoprocesadores
Paralelismo en los computadores multiprocesadores
Organización de los computadores paralelos

Modelos de computadores paralelos




Memoria distribuida: Cada procesador tiene su propia memoria local. Se utiliza paso de mensajes para intercambiar datos a través de una red de interconexión




Memoria Compartida: Único espacio de memoria. Todos los procesadores tiene acceso a la memoria a través de una red de interconexión. La memoria puede ser física o lógica (protocolo de coherencia)

Sistemas de memoria compartida



Uniform memory access

(UMA): Cada procesador tiene acceso uniforme a memoria. También se llaman SMPs




Non-uniform memory access

(NUMA): La memoria está físicamente distribuida pero lógicamente unificada. Por tanto el tiempo de acceso depende de dónde están los datos.



Evolución sistemas paralelos

Architecture - Systems Share



Top500.org



Sistemas actuales y futuros

- Multicore: Bipro, quad, hexa en portátiles y sobremesa
- Procesadores específicos: Gráficos GPUs, DSPs, FPGAs y heterogéneos,
- Computadores heterogéneos: Fusion + Sandy bridge
- Distribuidos: cloud, Red, Grid, Web, Móbiles, P2P

¿Preguntas?

