1.根据冯.诺依曼结构，最基本的计算机应由**5**单元构成，冯.诺依曼机按程序指定的地址逐条从存储器中取出指令并执行，故称为**控制流**计算机。

2.在海明码数据校验中的校验位位数r与用数据位数k应该满足(**2r-1≥k+r)**关系，每个校验位Pi海明码中被分配在位号(**2i-1**) 的位置上。

3.CRC校验位通常用于(**串行**)数据的校验，在计算机中(**软盘**)数据采用了CRC校验。

4.一个浮点数由符号位-阶码-尾数构成，32位的短实数的阶码为(**8**)位，尾数为(**23**)位。

5.在浮点数加减运算中，所谓对阶是指将阶码值(**小**)的数的尾数(**右**)移△E位，并将其阶码值加上△E,使两数的阶码相等。

6.动态存储器通常采用行、列地址选择信号和的输入其存储单元地址，此采用行、列地址的目的是减少存储体与译码电路之间的连线,DRAM刷新需要**信号**。

7.为保持cache和主存的一致性，可采用通过式和写回法，所谓通过式指CPU**写数据到cache时同时写到存储器**，写回法是**指Cache被替换时写到存储器**。

8.在虚拟存储器和cache的替换算法中，通常采用LRU替换算法，LRU根据字块的**使用频率**决定是否被替换，而FIFO则根据字块的**装入先后**决定是否被替换。**(P238)**

9.垂直微指令是将**不相斥**的微操作分配在一个字段中，通过译码器产生相应的微控制信号，如DB->IR,DB->DR和DB->AR等控制信号就可分配**相同**字段中。

10.在微控器中，指令译码器也可称为**映像存储器**,通常由**ROM**来构成。

1.精简指令集**（RISC）**的典型特征为每条指令的执行时间相等和**（指令长度）**相等。

2计算机系统的层次结构是指（**计算机软件按虚拟机划分**）

3在双符号位溢出判定中，溢出条件为（**结果的两个符号不同**）

4一个浮点数由符号位+阶码+尾数构成，通常阶码可决定一个浮点数的（**数值大小**）

5在CRC数据校验中，二进制数据的运算是按（**模2）**计算的

6据海明校验原理，其校验码PI是按一定规则对各位数据进行**（奇偶**）校验来实现的

7在计算机中，CRC校验通常用于（**模拟）**数据的校验。

8某系统需要**64KB**的主存储器，若采用**16K\*2**的存储器芯片，用按字位扩展方式与CPU连接时需要**（16）**片存储器芯片

9动态存储器通常采用行、列地址选择信号RAS和CAS输入其存储单元地址、采用行、列地址的目的是**（减少存储器外部引线**

**11**水平型微指令中 2进制位就对应一个9**（微操作）** 12在微指令的字段直接编译法中，通常是将**（不相斥）**的微操作分配在一个字段中通过译码器产生相应的微控制信号

13在微控制器中，指令译码器也可称为（**映像存储器**）通常由**ROM**来构成，

14硬布线计算机的大部分控制信号都是通过（组合逻辑）实现的

15在计算机中，CACHE通常用于缓存存储器中的数据或指令，而CACHE与存储器的数据交换通常按**（字块）**交换信息。 16CACHE某字块“失效”是指**（CACHE）**数据被改变而存储器未变

17CACHE的写回法指（**CACHE被替换时写到存储器**）

18虚拟存储器的外变换是指（**虚存地址到外存地址）**的变换

19相联存储器一般不通过地址访问，主要用于（**快速查询**）

20计算机综合性能通常使用（**MIPS值**）大小来衡量，常常用于测量工程、科学应用有关的数据密集型的整数和浮点方面的计算速度

1.浮点数加减运算一般要经过5个步骤，它们是;(1**)对阶**，(2)**尾数加、**减运算(3)规格化(4)舍入(5)检查阶码是否溢出。

2.浮点数的双符号位规格化尾数为：正数用 00 表示，负数用 11 表示**，**使用双符号位的目的是检测运算结果是否溢出。

3.在CRC检验中，设数据为**M(X)**,校验码为r位**R(X),**，则CRC码**=M(X).Xr+R(X),**若生成多项式为**G(x)**，**M(X).Xr/G(X)**的商为**Q(X),**则CRC码又可表示为**G(X).Q(X),R(X)**是**M(X).Xr/G(X)的**余数。

4. 动态存储器(DRAM)是利用 **M**OS管电容存储电荷，因此需要**刷新**。而静态存储器利用 双稳态触发器存储信息，具有速度快，通常在计算机中用作**Cache**。**(P**107)

5.某CPU有32位的地址和数据总线，因此IR为**32**位，AR为**32**位。若访问存储器其地址间隔为4，采用16KX4的存储器芯片按位扩展需**8片**存储器芯片才能与AR匹配，CPU最大可以访问 **232** 的存储空间。

某CPU有8位数据总线，20条地址总线，系统需640KB的内存，若采用16K\*4的存储器芯片按位扩展需 160 存储器芯片才能与DB匹配，按字位扩展需80存储芯片，CPU最大可访问220的存储空间。

在海明校验中，不等式2k>=k+r+1其中r代表校验位的个数，k代表数据位的位数1代表发生错误的1位

Cache是利用数据的局部性原理提高系统性能，虚拟存储器实际上是利用外存来扩充计算机的内存，以获取较大空间

Lru算法是根据CAHE中字块的使用频率来进行字块替换的，如访问了某字块则将则该块号写到更新表的最上面，其他块号按顺序向下移 根据计算机系统的分类，**SIMD计算机系统称为并行处理机系统**

### 名词解释

### 1.**机器周期**：一条微指令执行的时间。 2.**MIMD计算机**:多指令流多数据流。

### 3.**磁记录编码的自同步能力**：单个次磁道读出的脉冲序列中提取同步时钟脉冲的难易程度。(P263)

### 4.**指令执行**是指根据分析指令产生的“操作命令”和“操作数地址”形成现有的操作控制信号序列，通过CPU及输入输出设备的执行，实现指令的功能。

### 5.**在CPU与存储器之间的Cache中，引起Cache一致性问题的因素有哪些？**①.CPU修改了cache ,主存**未修**改。cache内容**正确**，主存**错**。②.CPU修改了主存，cache**未改**。主存正确，cache错。③DMA**修改主存**，cache**未修改**。主存内容**正确**，cache**错**。

**冯.诺依曼**计算机硬件系统包含**运算器、控制器、存储器、输入设备和输出设备**。

**计算机按控制方式分为：控制流机**（图灵机、冯诺依曼机）和**数据流机**。**现代CPU组成：运算器、控制器、数字信号处理、网络处理、浮点运算。单片机、嵌入式机**（MP3）都可以认为是一个完整的**冯诺依曼机**。

**运算器**的主要功能：完成算术及逻辑运算，它由ALU和若干寄存器组成。**ALU负责**执行各种数据运算操作 **寄存器**用于暂时存放参与运算的数据以及保存运算状态。**加法器**是构成运算器额基本部件，采用并行加法器。

**定点数**：指小数点固定在某个位置上的数据，一般有小数和整数两种表示形式。**浮点数**：指小数点位置可浮动的数据。N=M.RE。N为浮点数，M为尾数，E为阶码，R为阶的基数(底)，且为常数一般为2，8，16。**移码（又叫增码）**是符号位取反的补码，一般用做浮点数的阶码，引入的目的是为了保证浮点数的机器零为全0。

**常用的两种浮点数**：①**单精度浮点数(32位)**，阶码**8位**，尾数**24位**(内含1位符号位)。

②**双精度浮点数(64位)**，阶码**11位**，尾数**53位**(内含1位符号位)。

**浮点数加减的运算步骤**：①“对阶”操作②尾数的加减运算③规格化操作④舍入⑤检查阶码是否溢出。**（P89）**

**循环冗余校验码(CRC):**k位信息码之后拼接r位校验码。**(P102) 模2运算**：指以按位模2相加为基础的四则运算，运算时不考虑进位借位。

**主存储存器处于全机中心地位**，原因:**①**当前计算机正在执行的程序和数据均存放在存储器中。CPU直接从存储器取指令或存取数据**②**计算机系统中输入、输出设备数量增多，数据传送加快，因此采用了直接存储器存取技术和输入输出通道技术，在存储器与输入输出系统之间直接传送数据。**③**共享存储器的多处理机的出现，利用存储器存放共享数据，并实现处理机之间的通信，更加强了存储器作为全机中心的作用。

**主存储器分类①**随机存储器(RAM易失存储器)：随机的对各存储单元的访问。

**②**只读存储器(R0M)：对其只读不写，制造时预先写内容。

**③**可编程序的存储器(PROM)：一次性的写入后只读不写。

**④**可擦除可编程序的只读存储器(EPROM)：紫外线擦除再写。

**⑤**可电擦除可编程序的只读存储器(E2PROM)：电改写其内容。

**存储模块**：计算机中大容量的主存，可由多个存储体组成，每个体都具有自己的读写线路，地址寄存器和数据存储器。**多模块存储器**可以重叠与交叉存取，如果在M个模块交叉编址(M=2m)称模M交叉编址。

**同时访问**：所有模块同时启动一次存储周期，对各自的数据寄存器并行读出或写入信息,增加数据总线宽度。

**交叉访问**：M个模块按一定的顺序轮流启动各自的访问周期，两相邻模块最小时间隔等于单块访问周期的1/M。

**几个请求何时访问同一存储体**：存储体只能先满足其中一个请求源的要求，然后再满足其它请求源的要求，需要经过一个排队线路，先处理排队优先的请求源提出的要求降低存储器效率，在极端情况下，就像只有一个存储体。

**在可变长度的指令系统设计中**，使用哪种扩展方法原则：使用频度高的指令应分配短的操作码：使用频度低的指令分配长操作码。有效的缩短操作码在程序中的平均长度，节省存储空间 ，而且缩短了经常使用的指令的译码时间，提高程序运行速度。

**RISC的特点：1**优先选取使用频率最高的一些简单指令，以及一些很有用但不复杂的指令。避免复杂指令。2指令长度固定，指令格式种类少，寻址方式种类少，指令之间各字段的划分比较一致，各字段的功能也比较规整。3只有取数/存数指令访问存储器，其余指令的操作都在寄存器之间进行。4CPU中通用寄存器数量相当多。算术逻辑运算指令的操作数都在通用寄存器中存取。5大部分指令在一个或小于一个机器周期内完成。6以硬布线控制逻辑为主，不用或少用微码控制7一般用高级语言编程，特别重视编译优化工作，以减少程序执行时间。

**微指令**：在微指令控制的计算机中，将由同时发生的控制信号所执行的一组微操作称为微操指令。组成微指令的微操作有称微命令。

**微程序**：计算机的程序由指令许列构成，而计算机每条指令的功能均由微指令序列在翻译完成，这些微指令的集合就叫微程序。

**水平型微指令与垂直型微指令的比较**1水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令责差。2水平型微指令执行一条指令的时间短，垂直型微指令执行时间长3由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点。垂直型微指令则相反，微指令字比较短而微程序长。4水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，比较容易掌握

**控制存储器**：微程序是存放在控制器当中的，由于该存储器主要存放控制命令(信号)与下一条执行的微指令地址，所以被称为控制存储器。

**执行一条指令**实际上就是执行一段存放在控制存储器中的微程序。

**控制器功能**：**①**取指令**②**分析指令**③**执行指令**④**控制程序和数据的输入与输出**⑤**对异常情况和某些请求的处理。 **控制器组成**：**①**程序计数器**②**指令存储器**③**指令译码器或操作译码器**④**脉冲源及启停线路⑤时序控制信号形成部件。

**微指令的编译**：**①**直接控制法**②**字段直接编译法**③**字段间接编译法**④**常数源字段E**⑤**其他。

**微指令格式**：**①**水平型微指令(操作能力强，效率高，灵活性强)。**②**垂直微指令。

**三层次存储系统**：cache、主存、辅存。 **对局部范围内存**储器地址频繁访问、而对此范围外的地址则访问甚少的现象，称为程序访问的局部性。

**根据局部性原理**，可以在主存和CPU之间设置一个高速的容量相对较小的存储器，如果当前正在执行的数据和程序存放在这存储器中，当程序运行时，不必从主存器取指令和取数据，而访问这个高速存储器即可，所以提高了程序运行速度，这个存储器称为高速缓冲存储器cache。

**cache存储器**介于CPU和主存之间，它的工作速度数倍于主存，全部功能由硬件实现并且对程序时透明的。

**cache的容量和块**的大小是影响cache的效率的重要因素。(“命中率”测量cache效率)

cache中保存的字块是主存中相应字块的一个副本。

**cahe与主存一致**：两种写入方法：①暂时只向cache写入，用标志注明“写回”，经过修改的字块从cache中替换出来再一次性写入主存(标志交换方式)②每次写入cache同时写入主存，使其保持一致。(通过式写、写直达法) 第一种操作速度快。

**平均存取时间**：设cache存取时间tc,命中率h,主存存取时间tm=h.tc+(Hn)(tc+tm)

**地址映像**：为了把信息放到cache中，必须应用某种函数把主存地址映像到cache。

**地址变换**：在信息按照以上方式映像关系装入cache后执行程序，应将主地址变换成cache地址。

**映像方式**：**①**直接映像**②**全相联映像**③**组相联映像

**虚拟存储器**：指的是“主存-辅存”层次，是计算机具有辅存的容量，接近于主存的速度和辅存的每单位成本，是程序员可以按比主存大得多的空间来编程序及按虚空间编址。

1.CRC码由数据M(X)加上校验码R(X)构成，且CRC码=M(X)\*R(X). **(**错)

2.一条微指令执行时间也称为机器周期。 (对) (P180)

3.复杂指令的类型比精简指令多，因此采用复杂指令集的计算机功能比采用精简指令集的计算机强。**(错) (P146)**

4.浮点数乘/除法为尾数相乘/除，阶码相加/减，因此不需要对结果进行规格化。 (**错)**(P91)

5.定点加减运算中，溢出不是致命错误，仅影响计算结果是正确。 (**对)**

6.处理器的指令获取决定于操作码的位数，如8086的CP为6位，故只有32条指令。**(错)**

7.寻址方式就是使CPU如何找到要执行的指令。 (错) (**本条数据地址与下一条指令地址)**

8.下址是指存储器CPU下一条要执行的指令的地址。 (错)(

10.水平微指令的特点是在一条微指令中定义并执行多个并行微命令操作(**对)**

11.超级流水线计算机指计算机有多个执行操作,同时执行多条指令。(**对)**

12.静态寄存器(SRAM)是利用双稳态电路来存储信息。**(对)(P**107)

13.动态寄存器(DRAM)的刷新新就是CPU读出存储器单元的内容后再写入该单元。(**错**)

14.存储器数据校验可以采用CRC循环冗余校验。(**错)**。**(**奇偶**)**

15.高速缓冲存储器(Cache)工作的依据是程序和数据访问的局部性。(**对**)

16.cache的失效率是指cache？？,不能再接受存储器的程序或数据。**(错)**

17.虚拟存储器是指把计算机的主存储当作??存储来使用。**(错)**

18.所谓微程序就是存储在计算机RAM中完成用户特定功能的应用程序。(**错**)

19.冯.诺依曼机也称为指令流计算机。(错)

计算机的VHDL语言用于描述硬件的信号时序关系 （错）

超标量计算机通常有多个指令单元，各指令按流水线方式工作 （对）

RISC的指令类型比CISC少，因此采用的RISC指令的计算机功能比较弱 （错）

指令执行也就是按一定的时序产生各种控制信号 （对）

在存储组织中，高位地址交叉是按存储器芯片的存储单元顺序编址的 （错）

操作码的位数决定计算机功能，通常位数越多计算机速度就越快。 （错）

微指令中的下址就是cpu要执行的下一条指令的存储地址 （错）

在微指的字段直接编译法中将不同时发生的控制信号安排在一个字段中 (对)

微指令序列的结合就是微程序，微程序是用户为完成某功能而编写，存放RAM中的功能程序 （错）

流水线就是将指令分离为若干阶段，执行时各指令的不同阶段并行执行 （错）

流水线，cache，多处理器通常不能提高计算机性能 （错）

动态存储器DRAM 不需要刷新，因此在计算机中被用做CACHE （错）

存储器的刷新就是CPU将存储器单元的信息读出在写入（错）

串行数据的校验通采用CRC循环冗余来实现 （对）

高速缓存存储器中存储的内容是存储器的部分副本 （对）

Cache的失效率是指cache与存储器的内容不一致 （对）

虚拟存储器用于扩展主存储器的容量，以便可以运行更大的程序 （对）

磁盘存储器容量有格式化容量和非格式化容量，两个容量通常相等 （错）

在磁，光存储中，数据先过RLL变化，通过FM编码后才存储 （错）

在磁记录编码中，调频制（FM）通常用于高密度的软盘存储 （错）