# VHDL, Quartus przykłady rozwiązań

Opracował: R.Walkowiak

9.11.2020

# for generate Instrukcja dla wektora obiektów

```
<etykieta_generate>:
for <loop_id> in <zakres> generate
  -- wyrażenia równoległe
end generate;
Wyrażenie równoległe do wykorzystania w specyfikacji struktury/działania
   układu architecture. Parametr generate może być wykorzystany do
   indeksowania elementów wektora sygnałów wykorzystywanych w
   wyrażeniu równoległym lub portów konkretyzowanej jednostki. Etykiety
   opcjonalne, nie mogą zawierać indeksów.
przykład:
-- tworzenie sygnału (wektora) w oparciu o inne wektory
    for i in WIDTH-1 downto 0 generate
     s(i) \le a(i) \times b(i) \times c(i);
     end generate;
```

```
entity wiele_bledow is port
                                                 -- linia 1
    A: bit vector(3 to 0);
                                                 -- linia 2
    B:out std_logic_vector (3 downto 0);
                                                         -- linia 3
    C: in bit_vector (0 to 5);)
                                         -- linia 4
end wiele bledow
                                                 -- linia 5
architecture nie_za_dobra of wiele_bledow
                                                 -- linia 6
begin
                                                 -- linia 7
Etykieta: process
                                                 -- linia 8
                                                 -- linia 9
    begin
                                                 -- linia 10
        if c = x''F'' then
                              Przykładowie błędy
          b<= a;
                                                 -- linia 12
        else
                              składni i z-Mniaci3e
          b<= '0101';
        end if
                                                 -- linia 14
    end process;
end nie_za-dobra
                                                 -- linia 16
```

```
library ieee;
                                     Poprawiony kod
use ieee.std logic 1164.all;
entity bez bledow is port(
                                                   -- linia 1
    A: in std logic vector(3 downto 0);
                                                   -- linia 2
    B:out std logic vector (3 downto 0);
                                                   -- linia 3
    C: in bit vector (0 to 5));
                                                   -- linia 4
end bez bledow;
                                                   -- linia 5
architecture lepsza of bez bledow is
                                                    -- linia 6
                                                    -- linia 7
begin
etykieta: process (c,a)
                                                    -- linia 8
                                                    -- linia 9
    begin
        if c = "001111" then
                                                   -- linia 10
                                                    -- linia 11
                 b<= a:
                                                    -- linia 12
        else
                 b<= "0101":
                                                   -- linia 13
                                                    -- linia 14
        end if;
                                                   -- linia 15
    end process;
end lepsza;
                                                   -- linia 16
```

### Jak to działa?

Ile tu jest przerzutników?

```
seq:process (clk);
begin
   if clk'event and clk ='1'
     then
                                     C
                                                b
                                                              a
        b<=c;
                                        D
                                                      D
        a<=b;
                                        CLK
                                                      CLK
                             clk
        h<=i;
        i<=j or k;
                                                              h
   end if;
                                        D
                                                      D
end process;
                                        CLK
                                                      CLK
                            clk
                                                              5
```


## Znajdź różnicę 1

```
Działanie: c clk \Rightarrow b clk \Rightarrow a
                                       Działanie c clk \Rightarrow a
seq:process (clk);
                                       seq:process (clk);
begin
                                       begin
    if clk'event and clk ='1' then
                                           If clk'event and clk ='1' then
      b<=c; -- sygnaly
                                                b:=c; --zmienna i sygnał
      a<=b;
                                               a<=b;
      end if;
                                               end if;
end process;
                                       end process;
```

### Znajdź różnicę 2


```
Działanie: c clk \Rightarrow a
                                     Działanie: c clk \Rightarrow b clk \Rightarrow a
                                     seq:process (clk);
seq:process (clk);
begin
                                     begin
    If clk'event and clk ='1'
                                         If clk'event and clk ='1'
      then
                                            then
                                             a<=b;
        b:=c;
       a<=b;
                                              b:=c;
        end if;
                                             end if;
end process;
                                     end process;
```

#### Znajdź różnicę 2 – symulacja 1



Resultat symulacji i opcji Technology map viewer – post fitting

#### Znajdź różnicę 2 – symulacja 2



Resultat symulacji i opcji Technology map viewer – post fitting

```
ibrary ieee;
use ieee.std logic 1164.all;
entity add tab is
port(
  a, b : in std_logic_vector(7 downto 0);
  cout : out std logic;
  suma : out std logic vector(7 downto 0)
end add tab;
architecture arch of add tab is
 signal tab in : std logic vector(15 downto 0);
 signal tab out : std logic vector(8 downto 0); -- 9 bitów wyniku
begin
 tab in <= (a & b); -- konkatenacja
suma <= tab out(7 downto 0);
 cout <= tab out(8);</pre>
PLA: process(tab in)
 begin
 case tab in is
    when "0000000000000000" => tab out <= "0000000000";
    when "0000000000000001" => tab out <= "000000001";
    when "0000000000000010" => tab out <= "000000010";
    when "000000000000011" => tab out <= "000000011";
   when "111111111111110" => tab out <= "1111111101";
    when "11111111111111" => tab _out <= "111111110";
    when others => tab out <= "-----"; -- wartość dowolna
 end case;
end process:
end:
```

# Prosta realizacja sumatora

Sumator jest logiką kombinacyjną, można zatem użyć najprostszego sposobu i opisać sumator tablicą prawdy

Zadanie: Zaprojektować sumator dwuargumentowy 8- bitowy

•Wejścia – A[7..0], B[7..0]

•Wyjścia – cout, suma[7..0]

Zalety: prosta koncepcja

Wady: Niestety nie jest to rozwiązanie do przyjęcia ze względu na rozmiar opisu:

- dla sumatora 8-bitowego tablica ma
   2<sup>16</sup> = 65 536 wierszy
- dla sumatora 16-bitowego tablica ma  $2^{32} = 4 294 967 296$  wierszy

# Sumator strukturalnie – sumator z propagowanym przeniesieniem - rca

```
library ieee;
use ieee.std logic 1164.all;
                                                      architecture arch of rca is
entity full adder 1bit is
                                                       component full adder 1bit is
 port(
                                                          port(
    a, b, cin: in std logic;
                                                           a, b, cin : in std logic;
    s, cout : out std logic
                                                                   : out std_logic
                                                           s, cout
 );
end;
                                                         end component;
architecture arch of full adder 1bit is
                                                      signal c : std logic vector(WIDTH downto 0);
begin
                                                      begin
                                                           c(0) <= '0';
     s <= a xor b xor cin;
                                                           cout <= c(WIDTH);</pre>
    cout <= (a and b) or (a and cin) or
                                                           Sum wektor: for i in WIDTH-1 downto 0 generate
             (b and cin);
                                                                   full adder 1bit
end;
                                                                   port map(
entity rca is
                                                                                a => a(i), b => b(i),
 generic( WIDTH : integer := 8 );
                                                                                cin => c(i), s => s(i),
  port(
                                                                                cout => c(i+1)
     a, b: in std logic vector(WIDTH-1 downto 0);
    cout : out std logic;
    s : out std logic vector(WIDTH-1 downto 0)
                                                      end generate;
  );
                                                       end;
end;
```

Konkretyzacja wektora sumatorów za pomocą generate.

### Zastosowanie pakietu IEEE numeric\_std

- Definiuje typ signed i typ unsigned jako tablicę elementów std\_logic
- Dla unsigned tablica jest interpretowana w naturalnym kodzie binarnym
- Dla signed tablica jest interpretowana jako:

```
Wartości >0 to msb=znak=0 wNKBmoduł(wartości), wartości <0 msb=znak=1 wU2moduł(wartości)
```

 Aby rozszerzyć zakres operacji na obiektach nowego typu przeciążono operatory: abs, \*, /, mod, rem, +, – oraz operatory relacyjne.

#### Funkcje pakietu IEEE numeric\_std:

- shift\_left(a, n), shift\_right(a, n), rotate\_left(a, n), rotate\_right(a, n)
- resize(a, n) zmiana rozmiaru, a obiekt; n liczba bitów obiektu
- std\_match(a, b) porównanie z uwzględnieniem stanu dowolnego '-', wyjście typ boolean

# Zastosowanie pakietu IEEE numeric\_std Funkcje konwersji typów/rzutowanie

Funkcja	Typ argumentu	Typ wyniku
std_logic_vector(a)	unsigned, signed	std_logic_vector
unsigned(a)	signed, std_logic_vector	unsigned
signed(a)	unsigned, std_logic_vector	signed
to_integer(a)	unsigned, signed	integer
to_unsigned(a, size)	natural	unsigned
to_signed(a, size)	unsigned integer	signed

### Rady ogólne dla użytkowników VHDL

- Stosuj typy std\_logic i std\_logic\_vector zamiast bit i bit\_vector.
- Stosuj pakiet numeric\_std i typy unsigned i signed dla realizacji operacji arytmetycznych.
- Stosuj malejący zakres tablic (downto) dla typów unsigned, signed i std\_logic\_vector.
- Stosuj nawiasów do sprecyzowania zamierzonej kolejności wykonania operacji.
- Nie używaj bezpośredniego przypisania := dla nadania wartości początkowej sygnałom – przypisanie jest używane w symulacji, lecz nie podlega syntezie w układzie docelowym.
- Stosuj argumenty o jednakowym rozmiarze dla operatorów relacyjnych trudny do wykrycia błąd.

#### Sumator behavioralnieoperator sumowania/odejmowania wektorów

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all; -- pakiet pozwala na wykorzystanie unsigned/signed i
                     -- przeciążonych operatorów + i - do dodawania wektorów typu unsigned/signed
entity unsigned adder subtractor is
   generic(DATA WIDTH : natural := 8);
   port (a: in unsigned ((DATA WIDTH-1) downto 0);
          b: in unsigned ((DATA WIDTH-1) downto 0);
          add sub: in std logic; result: out unsigned ((DATA WIDTH-1) downto 0);
end entity;
architecture rtl of unsigned adder subtractor is
begin
   process(a,b,add sub)
                     -- dodawaj jeśli "add sub" jest 1, w przeciwnym przypadku odejmij
    begin
          if (add sub = '1') then
                     result \leq a + b;
                     else result <= a - b;
          end if;
   end process;
                                                                                                15
end rtl;
```

#### Sumator –


# operator sumowania/odejmowania wektorów, std\_logic i konwersja typów

```
library ieee; use ieee.std logic 1164.all;
                                     -- zastosowanie pakietu pozwala na wykorzystanie przeciążonych
use ieee.numeric std.all;
                                     -- operatorów +/- do dodawania wektorów typu unsigned /signed
entity unsigned_adder_subtractor is
    generic(DATA WIDTH : natural := 8);
            (a: in std logic vector ((DATA WIDTH-1) downto 0);
    port
            b: in std logic vector ((DATA WIDTH-1) downto 0);
            add sub: in std logic;
                        : out std logic vector ((DATA WIDTH-1) downto 0)
            result
                                                                                       );
end entity;
architecture rtl of unsigned_adder_subtractor is
begin
    process(a,b,add sub)
    begin
            if (add sub = '1') then
                        result <= std logic vector(unsigned(a) + unsigned(b));
                         --zastosowanie funkcji konwersji typów dla skorzystania z operatorów +-
            else
                        result <= std logic vector(unsigned(a) - unsigned(b));
            end if;
    end process;
end rtl;
```

# Sumator (użycie IEEE.std\_logic\_unsigned.all) – operator sumowania/odejmowania wektorów dla std\_logic

```
library ieee; use ieee.std logic 1164.all;
use IEEE.std logic unsigned.all; -- zastosowanie pakietu pozwala na wykorzystanie przeciążonych
            -- operatorów +/-/* i innych do dodawania wektorów typu std logic vector i innych typów
entity unsigned adder subtractor is
    generic(DATA WIDTH : natural := 8);
          (a: in std logic_vector ((DATA_WIDTH-1) downto 0);
    port
            b: in std logic vector ((DATA WIDTH-1) downto 0);
            add sub: in std logic;
                        : out std logic vector ((DATA WIDTH-1) downto 0)
            result
                                                                                      );
end entity;
architecture rtl of unsigned_adder_subtractor is
begin
    process(a,b,add sub)
    begin
            if (add sub = '1') then
                         result <= a+b;
            else
                         result <= a-b;
            end if;
    end process;
end rtl;
```


# Sumator przebiegi czasowe operator sumowania/odejmowania wektorów



CZASY - Opcja View report w Classic timing analysis tpd – czas propgacji układu kombinacyjnego – sumator 8 bitowy, rozwiązanie pierwotne i optymalizacja (14,8 ns, 7,3 ns)

### Sumator realizacja

#### operator sumowania/odejmowania wektorów




```
library ieee;
                                                    begin
use ieee.std logic 1164.all;
                                                      c(0)
                                                             <= '0':
                                                      cout \leq g(WIDTH-1) or (p(WIDTH-1)
entity cla adder is
                                                                         and c(WIDTH-1));
  generic( WIDTH: integer := 8);
                                                      p q structure:
  port(
                                                        for i in WIDTH-1 downto 0 generate
    a, b: in std logic vector(WIDTH-1 downto 0);
                                                        p(i) \leq a(i) xor b(i);
   cout : out std logic;
   s: out std logic vector(WIDTH-1 downto 0)
                                                         g(i) \leq a(i) and b(i);
  );
                                                         end generate;
end;
                                                   carry structure:
architecture arch of cla adder is
                                                         for i in WIDTH-1 downto 1 generate
  signal c : std logic vector(WIDTH-1 downto 0);
                                                         c(i) \le q(i-1) \text{ or } (p(i-1) \text{ and } c(i-1));
  signal p : std logic vector(WIDTH-1 downto 0);
                                                         end generate;
  signal g: std logic vector(WIDTH-1 downto 0);
                                                    sum structure:
                                                         for i in WIDTH-1 downto 0 generate
                                                          s(i) \le a(i) xor b(i) xor c(i);
               CLA adder
                                                          end generate;
```

end;

CLA adder sumator z przeniesieniem propagowanym równolegle

realizacja za pomocą wielu poziomów bramek (Quartus,FPGA) nie pozwala na skrócenie czasu przetwarzania w stosunku do układu rca (sumatora z propagowanym przeniesieniem)




#### Sterowanie wyświetlaczem 7-segmentowym

architecture example of seven seg controler is

```
signal output : std logic vector (6 downto 0);
library ieee;
                                                  begin
                                                    with x select
use ieee.std logic 1164.all;
                                                     output <= "1111110" when "0000",
                                                           "0110000" when "0001",
entity seven_seg_controler is
                                                           "1101101" when "0010",
port( x : in std_logic_vector (3 downto 0);
                                                           "1111001" when "0011",
        a, b, c, d, e, f, g : out std_logic);
                                                           "0110011" when "0100",
                                                           "1011011" when "0101",
end seven seg controler;
                                                           "1011111" when "0110",
                                                           "1110000" when "0111",
                                                           "1111111" when "1000".
                                                           "1111011" when "1001",
                                                           "----" when others:
                                                    (a, b, c, d, e, f, g) \le output;
                                                 -- uwaga na poziom aktywny wyświetlacza
```

end example;


#### Dekoder



```
entity decoder is
  port(
     adr : in std_logic_vector (1 downto 0);
        out0, out1, out2, out3 : out std_logic
  end decoder;
architecture data_flow of decoder is
signal output : std_logic_vector (3 downto 0);
   begin
   with adr select
    output <= "0001" when "00",
               "0010" when "01",
               "0100" when "10",
               "1000" when "11",
               "----" when others;
(out3, out2, out1, out0) <= output;
end data_flow;
```

## Multiplekser-

uciążliwy opis tablicą prawdy



```
library ieee;
use ieee.std_logic_1164.all;
entity mux_2x2 is
   port(
   a, b : in std_logic_vector (1 downto 0);
   sel : in std_logic;
   output : out std_logic_vector (1 downto 0)
);
end mux_2x3;
```

```
architecture wiele linii kodu of mux 2x2 is
  signal i : std_logic_vector (4 downto 0);
begin
  i <= sel & a & b;
  with i select
    output <=
                     "00" when "00000",
                   "01" when "00100",
                   ***
                   "10" when "01001",
                   "11" when "01101",
                   ***
                   "01" when "10001",
                   ***
                   "--" when others;
end wiele linii kodu;
-- 32 linie kodu dla pary wektorów 2 bitowych
```

### Multiplekser - poprawiony (?)

```
architecture malo linii of mux 2x3 is
  signal i : std logic vector (4 downto 0);
begin
   i <= sel & a & b;
   with i select
    output <= "00" when "000--",
          "01" when "001--",
          "10" when "010--",
         "11" when "011--",
         "00" when "1--00",
         "01" when "1--01".
          ..10" when "1--10".
          "11" when "1--11",
         "--" when others:
end malo linii;
```

#### Kompilacja

```
Warning (10325): VHDL Choice warning at
    multip.vhd(14): ignored choice containing
    meta-value ""000--""
Warning (10325): VHDL Choice warning at
    multip.vhd(15): ignored choice containing
    meta-value ""001--""
Wartość – dowolna nie występuje w algebrze
    Boola, lecz może (poprawna składniowo) być
    wykorzystana przy definicji projektu.
    Występująca na wyjściach pozwala na
    optymalizację – wartość funkcji może być
    dowolna. -- na wejściu w rzeczywistości nie
    występuje i dlatego nie zostanie uwzględniona
    przez program CAD.
Efektem realizacji jest układ z dowolnymi
    wartościami na wyjściu, np. stałe zera.
Równoważne z :
with i select
```

output <= "--" when others;

## Multiplekser - efektywnie

```
library ieee;
use ieee.std_logic_1164.all;
entity mux_2x2 is

port(

a, b : in std_logic_vector (1 downto 0);
sel : in std_logic;
output :

out std_logic_vector (1 downto 0)

);
end mux_2x3;

begin
```

```
architecture data_flow1 of mux_2x2 is begin

with sel select

o <= a when '0',

b when others;
end data_flow1;
-- lub wariant 2
architecture data_flow2 of mux_2x2 is begin

o <= a when (sel = '0') else b;
end data_flow2;
```

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric std.all; -- +- dla signed/unsigned
entity myALU is
   port(
                       : in std logic vector (1 downto 0);
              code
              arg1, arg2: in std logic vector (7 downto 0);
                       : out std logic vectora (us downate Dua); us/myalu/myalu - myalu - [Compilation Report - Timing Analyzer Summary]
                                         🌍 File Edit View Project Assignments Processing Tools Window Help
     end myALU;
                                                            Logic Cells | Dedic
architecture data_flow of myALU $\frac{1000}{500} \text{ is EP2C35F672C6}
  signal sum, diff: std logic vector (7 downto 0);
     begin
        sum <= std logic vector(signed(arg1) + signed(arg2));</pre>
        diff <= std logic vector(signed(arg1) - signed(arg2));</pre>
        with code select
                                          when "00".
             result <= sum
                          diff
                                          when "01",
                         arg1 and arg2 when "10",
                         arg1 or arg2 when others;
end data flow;
```

## ALU – jednostka arytmetyczno logiczna

myalu.vhd

1 Worst-case tpd

Timing Analyzer Summary

Total number of failed paths

code	działanie	
00	dodawanie	
01	odejmowanie	
10	iloczyn logiczny bitów	
11	suma logiczna bitów	

Compilation Repo

## Rejestr uniwersalny

- Synchroniczny
- Zerowanie asynchroniczne
- Wpis równoległy (wejście danych)
- Pamietanie
- Przesunięcie w prawo (najstarszy bit wejście szeregowe)
- Przesunięcie w lewo (najmłodszy bit wejście szeregowe)
- Wejście sterowania trybem


#### rejestr uniwersamy

Jedno podstawienie q\_next oraz sterowane wartością sygnału trybu – bez procesu w opisie działania odzwierciedlenie sposobu działania przerzutnika

```
Begin - - trzy bloki II
library ieee;
                                                      process (clk, rst)
use ieee.std logic 1164.all;
                                                         begin
entity universal_reg is
                                                           if (rst = '1') then
port(
                                                                  q reg <= (others => '0'):
     clk: in std logic;
                                                           elsif rising edge(clk) then
     rst: in std logic;
                                                                          -- przepisanie zboczem
     mode: in std logic vector (1 downto 0);
                                                                  q reg <= q next;
     d: in std logic vector (7 downto 0);
                                                           end if:
     q: out std logic vector (7 downto 0)
                                                         end process; -- równolegle z
);
                                                      with mode select -- aktualna nowa wartość
end universal reg;
                                                         q next <= d when LOAD,
architecture behavior of universal reg is
                                                                  d(7) \& q reg(7 downto 1) when
                                                                             SHIFT R,
constant LOAD : std logic vector (1 downto 0) := "11";
constant SHIFT R: std logic vector (1 downto 0) := "10";
                                                                  q reg(6 downto 0) & d(0) when
constant SHIFT L: std logic vector (1 downto 0) := "01";
                                                                             SHIFT L,
constant HOLD: std logic vector (1 downto 0) := "00";
                                                                  g reg when HOLD,
                                                                  g reg when others;
signal q_reg, q_next : std_logic_vector (7 downto 0);
-- Dla udostępnienia wyjścia – sygnały niewidoczne na
                                                      q <= q reg; -- q sygnał w trybie out
    zewnątrz
                                                      end behavior;
```

# Automat wykrywający ciąg 110 realizacja wielosegmentowa (A. Moora)

- Niezależne moduły:
  - Analiza wejścia i ustalenie stanu kolejnego automatu
  - Określenie stanu wyjścia na podstawie stanu bieżącego
  - Przejście do stanu kolejnego



```
library ieee;
use ieee.std logic 1164.all;
entity sequence search is
port(
     clk: in std logic;
     a rst: in std logic; -- priorytet
     s_rst: in std_logic;
     stream: in std logic;
     found: out std logic
);
end sequence search;
architecture behaviour of sequence search is
type STATE TYPE is (s1, s2, s3,s4)
signal state_reg, state_next : STATE_TYPE;
-- sygnały niewidoczne na zewnątrz
               2
```

# Automat wykrywający ciąg 110 realizacja wielosegmentowa (A.Moora)

```
begin
-- wyznaczenie bieżącego stanu
process (clk, a rst)
begin
   if (a_rst = '1') then -- reset asynchroniczny
          state reg <= s1;
   elsif rising_edge(clk) then
          state reg <= state next;
-- na podstawie stanu "przyszłego"
   end if;
end process;
```

```
process (state reg, stream) -- wyznaczenie nowego --
                                                            Automat wykrywający ciąg
    stanu
                                                                         110 cd
    -- możliwość wyznaczenia wyjść zależnych od
    -- stanu i wejść (Mealy'ego), brak zegara na liście cz.
begin
                                                                 when s3 =>
    if s rst = '1' then -- reset synchroniczny
                                                                    if (stream = '1') then
           state next <= s1;</pre>
                                                                             state next <= s3;
    else
                                                                    else
       case state reg is
                                                                             state next <= s4;
           when s1 =>
                                                                    end if;
               if (stream = '1') then
                                                                 when s4 =>
                      state next <= s2;</pre>
                                                                    if (stream = '1') then
               else
                                                                             state next <= s2;
                      state next <= s1;</pre>
                                                                    else
              end if;
                                                                             state next <= s0;
           when s2 =>
                                                                    end if;
              if (stream = '1') then
                      state next <= s3;
                                                          end case;
              else
                                                       endif;
                      state next <= s1;
                                                      end process;
              end if;
```

# Automat wykrywający ciąg 110 cd


```
Kodowanie stanów:
process (state_reg) -- wyznaczenie
                                           Możliwe bezpośrednie przypisanie kodowania stanom
                       -- wviść
                                           automatu poprzez podanie wartości kodowej i
begin
                                           wykorzystanie typu 'std logic vector'
    case state reg is
                                           Np.:
          when s4 =>
                     found <= '1';
                                           constant s1 : std logic vector (2 downto 0) := "01";
          when others
                                           constant s2 : std logic vector (2 downto 0) := "11";
                    found <= '0';
                                           constant s3 : std logic vector (2 downto 0) := "10";
end process;
                                           constant s4 : std logic vector (2 downto 0) := ",00";
                                           signal state reg, state next: std logic vector (2
end behaviour;
                                               downto 0);
```

#### Licznik NKB

```
library ieee;
use ieee.std logic 1164.all;
use ieee.numeric_std.all;
entity cnt 4b is
   port( clk
                   : in std logic;
                : in std logic;
     a rst
     s load
                : in std logic;
               : in std_logic;
    ena
                 : in std logic vector(3 downto 0);
    data bus
               : out std logic vector(3 downto 0)
    value
   );
end cnt_4b;
-- zliczanie realizowane jest z wykorzystaniem
    sumatora (+ dla unsigned)
```

```
architecture behaviour of cnt 4b is
   signal cnt reg: unsigned(3 downto 0);
begin
    process (clk, a rst)
    begin
      if (a_rst = '1') then
        cnt reg <= (others => '0');
     elsif (rising edge(clk)) then
       if (s load = '1') then
          cnt reg <= unsigned(data bus);
        elsif (ena = '1') then
          cnt reg<= cnt reg + 1;</pre>
         end if:
     end if;
   end process;
 value <= std_logic_vector(cnt_reg);</pre>
end behaviour;
```


## Symulacja licznika mod 16



Czy to jest licznik z poprzedniej strony?

Nie – ładowanie tutaj jest raczej (?) asynchroniczne.

# Licznik z asynchronicznym resetem i synchronicznym wpisem



# Zasady realizacji logiki sekwencyjnej w VHDL

- Wszystkie rejestry powinny być taktowane tym samym sygnałem zegarowym (synchronicznie)
- Należy oddzielać elementy pamięciowe i opisywać je w oddzielnych segmentach.
- Należy unikać jednosegmentowego stylu opisu automatu.
- Elementy pamięciowe powinny być opisywane w prosty sposób tak, aby narzędzia syntezy wykorzystywały elementy biblioteczne do ich realizacji.
- Reset asynchroniczny powinien być wykorzystywany jedynie do inicjalizacji systemu.
- Do zerowania/ustawiania rejestrów w czasie pracy należy używać sygnału synchronicznego.