doi:10.3969/j.issn.1002-0802.2016.08.024

基于 FPGA 的 FIR 滤波器设计方法研究*

张 亮,刘宇红

(贵州大学 大数据与信息工程学院,贵州 贵阳 550025)

摘 要: 结合 FPGA 内部资源特点,提出一种高速高阶 FIR 滤波器设计的改进算法。首先,分析了 FIR 滤波器的基本结构模型,对应的响应速率,以及占用资源情况等。其次,利用 FPGA 内部查找表易于实现分布式算法的特点和寄存器易于实现流水操作的特点,提出了一种在 FPGA 中实现高速高阶 FIR 滤波器的加流水操作的并行分布式算法,并且评估引入流水操作后 FPGA 内部的资源消耗。最后,通过 ISim 仿真分析响应速率,通过 MATLAB 仿真验证算法的可行性。

关键词: FIR 滤波器; 分布式算法; 查找表; 流水线

中图分类号: TN713 文献标志码:A 文章编号: 1002-0802(2016)-08-01083-05

FIR Filter Design based on FPGA

ZHANG Liang, LIU Yu-hong

(College of Big Data and Information Engineering, Guizhou University, Guiyang Guizhou 550025, China)

Abstract: Combined with the characteristics of FPGA internal resources, a modified algorithm for design of high–order and high–speed FIR filter is proposed. Firstly, the basic structure, corresponding response speed and resource consumption of the FIR filter are analyzed, then based on easy realization of the distributed algorithm by FPGA internal look–up table and pipeline operation by internal registers, a parallel distributed algorithm added with pipeline operations is proposed, thus to realize the high–order and high–speed FIR filter based on FPGA, and additionally, the FPGA internal resource consumption with introduction of pipeline operations also evaluated. Finally via Isim simulation the response speed is analyzed, and via MATLAB simulation, the feasibility of the proposed algorithm verified.

Key words: FIR filter; distributed algorithm; look-up table; pipeline technology

0 引言

FIR 滤波器被广泛应用于音频处理、语音处理、信息系统等各种系统中^[2],其性能对整个系统减少或消除无关信号干扰起到至关重要的作用。因此,FIR 滤波器的优劣程度在很大程度上决定了产品的优劣程度。FPGA 因其运算速度快、便于实现并行设计、分布式算法以及流水线操作的优点,非常适合用来设计高阶高速 FIR 滤波系统。

具有线性相位的 FIR 滤波器 (后文所说的 FIR

滤波器均指其具有线性相位),以 M 为奇数、单位取样响应为偶对称的 FIR 滤波器为例 y:

$$y(n) = \sum_{k=0}^{M} h(k)x(n-k)$$

$$y(n) = \sum_{k=0}^{(M-1)/2} h(k)x(n-k) + \sum_{k=(M+1)/2}^{M} h(k)x(n-k)$$

$$y(n) = \sum_{k=0}^{(M-1)/2} h(k)x(n-k) + \sum_{k=0}^{(M-1)/2} h(M-k)x(n-M+k)$$

^{*} 收稿日期: 2016-04-25;修回日期: 2016-07-26 Received date:2016-04-25;Revised date:2016-07-26 基金项目: 贵州省电子元器件检测网络平台; 黔科平台【2012】4005
Foundation Item:Guizhou Province Electronic Component Detection Network Platform; QianKe Platform [2012]4005

$$y(n) = \sum_{k=0}^{(M-1)/2} h(k) [x(n-k) + x(n-M+k)]$$




图 1 FIR 直接型结构

在 FPGA 中实现直接形结构 FIR 滤波器,具体 实现算法有以下三类:串行结构,并行结构和分布 式结构。

串行算法结构

串行结构是用串行的方式把输入延时序列与相 应的系数乘积的结果进行累加并输出。串行结构的 基本特点: 需要用到一个乘法器; 对于高阶 FIR 滤 波器设计,系统时延较大,实时性低,整体占用硬 件资源少。基本结构如图 2 所示。




图 2 半串行 FIR 滤波器结构

2 并行算法结构

并行结构是利用并行的方式完成累加操作, 在 每一个并行数据路上采用一个乘法器把数据与系数 相乘,再把各路乘积结果相加输出。并行设计算法 具有最快的运算速度,结构如图 3 所示。如果要设 计一个 M 阶并行结构 FIR 滤波器,消耗的乘法器 资源为 M/2 个。随着阶数 M 增大,消耗的硬件资源 将成倍增加。因此,虽然并行结构是最快的数据处 理方式,但并不是最好的实现方式。




图 3 并行 FIR 滤波器结构

分布式算法

分布式算法是一种针对乘加运算专门提出来的 算法。这种算法的应用条件需要乘法运算中某一个 因子总为常数。前面说到 FIR 滤波器的本质是对输 入序列做大量的乘加运算,并且设计好的 FIR 滤波 器系数都可以事先在 MATLAB 中仿真得到。因此, 把分布式算法用到 FIR 滤波器的实现中非常恰当。

分布式算法

对于乘加运算:

$$y = \sum_{m=0}^{M-1} c(m)x(m)$$
 (1)

式中, c(m) 表示常数集 c 中的第 m 个元素, $0 \le m \le M-1$, x(m) 表示无符号二进制 B 位的变量 集, $x_b(m)=0$ 或 1, 表示 x(m) 的第 b 位,则 x(m) 的 展开式为

$$x(m) = \sum_{b=0}^{B-1} 2^b x_b(m)$$
 (2)
将式 (2) 带入式 (1) 得:

$$y = \sum_{b=0}^{M-1} c(m) \sum_{b=0}^{B-1} x_b(m) 2^b$$
 (3)

$$y = \sum_{b=0}^{B} 2^{b} \sum_{m=0}^{M-1} c(m) x_{b}(m)$$
 (4)

式 (4) 右边部分 $\sum_{m=0}^{M-1} c(m)x_b(m)$ 可以这样理解:

变量集 x 中不同元素的第 b 位和对应的常量集 c 中相应元素的乘加组合,并且 y 的结果随着 $x_b(m)$ 的改变取不同值,这样 v的可能取值有 2^{M} 种情况。 以上这种理解方式可以用 FPGA 中的查找表结构很 好地表达出来。

具体而言: 把 $x_b(0)$ 、 $x_b(1)$ 、…、 $x_b(M-1)$ 设置为 查找表的输入地址,把 $\sum_{b=0}^{M-1} c(m)x_b(m)$ 放在查找表中 能够被正确寻址的方式排列,再通过一些附加逻辑 以实现输入不同的 x 变量集中的序列, 从而计算对 应的 y 值。当把 x(m) 看作 B 位有符号二进制数时, x(m) 的表达式:

$$x(m) = -2^{B-1}x_{B-1}(m) + \sum_{b=0}^{B-2} 2^b x_b(m)$$
 (5)

这时, v 的表达式如下:

$$y = -2^{B-1} \sum_{m=0}^{M-1} c(m) x_{B-1}(m) + \sum_{b=0}^{B-2} 2^b \sum_{m=0}^{M-1} c(m) x_b(m)$$
(6)

以上分析了变量集 x 为无符号与有符号情况下的具体过程,可以很清晰得到如图 4 所示结构。




图 4 分布式算法结构

3.2 改进的并行分布式算法

用以上讨论的分布式算法设计一个长度为 M 的 FIR 滤波器,存在两方面的问题:设计需要 2^{M} 个存储单元,并且随着长度 M 增加,消耗的存储单元的数量呈指数倍增加,对于高级 FIR 滤波器的设计,这种方法显然不合理;当变量 x(m) 的位数 B 很大时,所设计的流水的级数也会变长,使最终的输出结果时延较大。因此,需要改进分布式算法,让其在消耗较少硬件资源的情况下尽量提高数据处理速度。

以上分析给我们提供了三个改进思路:第一,能否通过多级分解使 M 的数值变小;第二,能否把一个串行的流水累加过程变为一个并行的计算过程;第三,为避免因为并行过程消耗的硬件资源过多,能否根据实际应用需求适当加入流水设计。

3.2.1 改进一

根据第一条改进思路,设 $M=R\times N$,带入式(1):

$$y = \sum_{m=0}^{M-1} c(m)x(m) = \sum_{r=1}^{R} \sum_{m=N(r-1)}^{rN-1} c(m)x(m)$$
(7)

把式(5)带入式(7):

$$y = \sum_{r=1}^{R} \left[-2^{B-1} \sum_{m=N(r-1)}^{rN-1} c(m) x_{B-1}(m) + \sum_{b=0}^{B-2} 2^{b} \sum_{m=N(r-1)}^{rN-1} c(m) x_{b}(m) \right]$$
(8)

取式(8)中第r项进行分析:

$$y_{r} = -2^{B-1} \sum_{m=N(r-1)}^{rN-1} c(m) x_{B-1}(m) + \sum_{b=0}^{B-2} 2^{b} \sum_{m=N(r-1)}^{rN-1} c(m) x_{b}(m)$$
(9)

 $y_r = -2^{B-1} [c(rN-N)x_{B-1}(rN-N) + c(rN-N+1)x_{B-1}(rN-N+1) + \cdots + c(rN-1)x_{B-1}(rN-1)] +$

$$2^{B-2}[c(rN-N)x_{B-2}(rN-N)+c(rN-N+1)x_{B-2}(rN-N+1)+\cdots+c(rN-1)x_{B-2}(rN-1)]$$

...+

 $2^{1}[c(rN-N)x_{1}(rN-N)+c(rN-N+1)x_{1}(rN-N+1)+\cdots+c(rN-1)x_{1}(rN-1)]+$

 $2^{0}[c(rN-N)x_{0}(rN-N)+c(rN-N+1)x_{0}(rN-N+1)+\cdots+c(rN-1)x_{0}(rN-1)]$

显然,以上展开式在 FPGA 中可以通过构造一个 N 输入的查找表实现。


3.2.2 改进二

把具体的实现过程由串行方式变为并行方式,即每一个 $x_b(rN-N)$ 、 $x_b(rN-N+1)$ 、…、 $x_b(rN-1)$ 的组合都用一个查找表,则需要 B 个 N 输入的查找表,而总共则需要 $B \times 2^N$ 个存储单元。

3.2.3 改进三

在算法设计中适当加入流水操作,把 B 个 N 输入查找表减少为 Blp 个 N 输入查找表(Blp 为整数),并在后级设计逻辑电路把 p 级流水输出结果相加,作为等效的 N 输入查找表的结果。随着流水级数的增加,存储单元的数量会急剧减少。当然,流水操作的级数 P 值也不能无限增加,而应视系统要求响应速度和芯片选型综合考虑。

结合以上三条改进思路,得出最终改进的加入 流水的并行分布式算法结构图,如图 5 所示。



4 详细设计过程

以设计31阶FIR低通滤波器,截止频率为500 Hz, 滤波器系数13位量化,输入数据 x(m)的13位量化为 例,来说明以上改进设计FIR滤波器的方法。

滤波器的长度 M=32。由第一条改进思路,取 R=8,N=4,即一个深度为 2^{32} 的大查找表被分为若干个深度为 2^4 的小查找表;输入数据的量化位数为 13 位,从图 1 的直接型 FIR 滤波器的结构图可知,A(m)=x(m)+x(31-m) 为 14 位二进制有符号数。根据

第二条并行设计的改进思路,式(8)和式(9)的展开式的每一项都可以用一个深度为 16的查找表把中括号里面的部分计算出来,2的系数次方运算可以用移位操作实现,总共需要的 4 输入查找表的个数为 $R \times B = 8 \times 14 = 112$ 个。

现在考虑在全并行的分布式计算过程中加入二级流水操作,使输入数据的速率为 FIR 滤波器处理速率的一半。第一级流水处理 A(m) 的低 7 位,第二级流水处理 A(m) 的高 7 位,用一个计数器计数当前流水操作的状态为 0 还是 1,以便于对查找表输出的结果进行移位操作。加入二级流水操作后,所需的查找表个数为 $R \times B/2 = 56$ 个,比全并行分布式设计要少用 56 个 4 输入 15 位查找表。随着流水级数的增加,所用查找表会迅速减少,这对于在目标器件门数较少的 FPGA 上设计高阶快速响应 FIR滤波器有很大的指导意义。

5 实验仿真分析及验证

验证采用 Xilinx 公司的 xc6slx9-2csg225 型号 FPGA 为目标器件。表 1 列出利用各种算法实现的 31 阶串行结构 FIR 滤波器占用硬件资源的情况。

表 1 不同算法实现 FIR 滤波器的性能对比

器件	目标器件为 xc6slx9-2csg225				
性能	Reg	LUT	DSP	系统频率	数据速率
串行	361	256	1	$100~\mathrm{MHz}$	6.25 MHz
并行	783	671	16	$100~\mathrm{MHz}$	100 MHz
分布式	951	3 066	0	$100~\mathrm{MHz}$	7.14 MHz
并行分布	1 814	1 612	0	$100~\mathrm{MHz}$	$100~\mathrm{MHz}$
加二级流水	1 158	1 543	0	100 MHz	50 MH
并行分布式	1 158	1 343	0	100 MHz	50 MHz

由表1各行对比可知,经过改进的分布式并行

加二级流水方式实现的 FIR 滤波器,在消耗硬件寄存器数量和查找表数量上都相对较少,并且在系统频率一定的情况下,其数据吞吐速率也较高,能够处理高速数据。

用 MATLAB 软件产生包含两个频点的正弦波 测试信号文本,在 ISim 仿真环境中通过 din[12:0] 输入,把输出结果 dout[32:0] 写入到文本中,并在 MATLAB 中画出 FPGA 完成滤波前后的频谱图以及 时域波形图,结果依次如图6、图7所示。在图6中, 当滤波器开始正常工作时,由于加入了二级流水操 作,它每两个时钟周期输出一个滤波结果。滤波器 在前一个时钟周期内,把A(m)的低7位送入查找 表的地址线中进行查表操作,并把查表结果放在寄 存器中保存;在第二个时钟周期内,把A(m)的高 7位送入查找表地址线中进行查表操作,并把查表 结果进行移位操作, 最后把两个时钟内所得的结果 相加输出,以此实现滤波过程。在图7中,输入信 号有两个频点,经过高阶 FIR 低通滤波器滤波后, 频率为 700 Hz 的频点成分被完全滤除, 从时域波 形图中也可以看到滤波后的信号只包含单一频点成 分。表1中列出的实验结果和图6、图7的仿真实 验结果表明:加流水操作的并行分布式算法能够利 用 FPGA 内部的大量其它硬件资源替代内部珍贵的 专用 DSP 硬核资源,增加了系统设计的灵活性;加 流水操作的并行分布式算法能够有效的利用FPGA 内部的查找表资源和寄存器资源,并且随着 FPGA 的发展, 其内部查找表的输入端口数不断变化, 因 此可以结合查找表的特点,利用以上算法设计出更 加节约资源的高速高阶 FIR 滤波器;加流水操作的 并行分布式算法设计的高速高阶 FIR 滤波器在响应 速率上接近于全并行结构的 FIR 滤波器,并且具有 良好的滤波性能。





图 6 ISim 中仿真结果



6 结 语

本文对高速高阶 FIR 滤波器的设计方法进行研究,对目前常用的几种算法进行分析,并通过理论分析,提出一种适用于高速高阶 FIR 滤波器设计的算法,最后在所选用的目标器件上实现,验证了加流水操作的并行分布式算法的有效性,以及对高速高阶 FIR 滤波器设计的指导作用。

参考文献:

- Albicocco P, Cardarilli G C, Nannarelli A, et al. Degrading Precision Arithmetic for Low-power FIR Implementation[J]. Circuits and Systems, 2011,8(01):1-4.
- [2] 程佩青.数字信号处理教程[M].北京:清华大学出版社,2001. CHENG Pei-qing.Digital Signal Processing Tutorial[M].
- Beijing:Tsinghua University press,2001.
 [3] 杨大柱.MATLAB环境下FIR滤波器的设计与仿真[J]. 电子技术应用,2006,32(09):101-103.
 - YANG Da-zhu.Design and Simulation of FIR Filter in MATLAB Environment[J].Application of Electronic Technology,2006,32(09):101-103.
- [4] 田耘,徐文波.无线通信 FPGA 设计 [M]. 北京:电子工业出版社.2008.
 - TIAN Yun,XU Wen-bo.Wireless Communication FPGA Design [M].Beijing:Electronic Industry Press,2008.

- [5] 王英喆, 王振宇, 严伟等. 全并行 FIR 滤波器的 FPGA 实现与优化 [J]. 电子设计工程,2015,23(22):94-97. WANG Ying-zhe,WANG Zhen-yu,YAN Wei,et al.The Realization and Optimization of FPGA for All Parallel FIR Filters[J]. Electronic Design Engineering,2015, 23(22):94-97.
- 6] 刘凌, 胡永生. 数字信号处理的 FPGA 实现 [M]. 北京: 清华大学出版社,2003. LIU Ling,HU Yong-sheng.FPGA Implementation of Digital Signal Processing[M].Beijing:Tsinghua University press,2003.
- [7] 罗朝霞,高书莉.CPLD/FPGA设计应用[M].北京:人民邮电出版社,2007.
 LUO Zhao-xia,GAO Shu-li.CPLD/FPGA Design and Application[M].Beijing:People's Posts and Telecommunications Press,2007.
- [8] 赵宏峰. 中频数字化接收机中的下变频器研究 [D]. 南京: 东南大学,2006. ZHAO Hong-feng.Research on Down Converter in Digital Receiver[D].Nanjing:Southeast University,2006.
- [9] 屈有萍.基于 FPGA 的数字下变频研究实现[D]. 西安: 西安电子科技大学,2007. QU You-ping.Research and Implementation of Digital Down Conversion based on FPGA[D].Xi´an:Xi´an Electronic and Science University,2007.
- [10] 刘朋全. 基于 FPGA 的 FIR 数字滤波器的设计和实现 [D]. 西安: 西北工业大学 ,2006.

 LIU Peng-quan. Design and Implementation of FIR Digital Filter based on FPGA[D].Xi´an:Northwestern Polytechnical University,2006.

作者简介:



张 亮(1991—),男,硕士研究生, 主要研究方向为 FPGA 及嵌入式技术开发; 刘宇红(1963—),男,硕士,硕士 生导师,教授,通讯作者,主要研究方向 为语音与图像处理、DSP 与嵌入式微处理

器的应用与研究。