

101 群第一次 FPGA 编码交流研讨会

一、目的

为提升 101 群的技术讨论氛围，提高大家的编程兴趣。举办本次交流研讨会。鼓励大家积极参与，特别是在校学生及初学者。

二、编码主题

设计 HDB3 编解码，包含编码模块，解码模块，编解码的仿真模块。最后整理成相应的设计报告及代码工程包。

HDB3 的编码规则如下：

1) 从序列的第一位开始依次往后编码，所编的 HDB3 码和原始序列的各比特一一对应；

2) 在没有出现 B 之前，序列中的 1 交替编码+1、-1。若出现了 B，则要使 1、B 的极性交替变换。例如，+1，-1，+B，-1，+1，-B，+1...

3) 0 仍然编为 0，若出现连续的 4 个 0，则将第 4 个 0 替换为+V 或-V，且 V 的极性也交替变换。也就是说第一次换为+V，若后面又遇到连续的 4 个零，则把第 4 个零换为-V。

4) 把 0 替换为+V 或-V 后，不要立即向后编码。这时要看 V 和他前面的【1 或 B】正负极性是否一致，若不一致，则把连续 4 个零中的第一个‘0’换为 B，并且 V 和这个 B 正负极性一致。也就是说，0 0 0 +V 改成+B 0 0 +V，而 0 0 0 -V 改成-B 0 0 -V。

5) 检查过是否需要改写+B 或-B 后，再向后编码，注意使 1、B

的极性交替变换，即回到了第 2 步。

示例如图 1 下：



图 1 HDB3 编码

其中编码模块的端口如下：



表 1 HDB3 编码定义

HDB3_编码定义							
图 1 的编码	0	+1	-1	+b	-b	+v	-v
HDB3_CODE	000	001	101	010	110	011	111

其中解码模块的端口如下：



三、版权及要求

参与活动的所有人，承诺放弃所有版权权利，完全开源，允许任何人做任何修改与使用。所有投稿者必须自己设计代码，不允许网上COPY 代码，除了可以百度 HDB3 的定义外，不可以参考其它资料。

四、奖励

参与者把成果邮件方式发给深圳 | 大水牛 (1004001573@qq.com)，由深圳 | 大水牛整理汇总后，发到群里，同时发起群成员投票，选出得票最多的前三者，给予每人 100 元的红包奖励，并联系群主发到公众号上。

五、投稿时间

投稿时间：2023 年 3 月 4 日到 2023 年 3 月 20 截止。

六、活动解释权

本活动最终解释权归 101 群管理。