

Universidad de Buenos Aires Facultad de Ingeniería

86.41 - Sistemas Digitales

Trabajo Práctico Nº1: Implementación de un Sistema Secuencial en VHDL

PROFESORES:

Ing. Nicolás Álvarez

ING. OCTAVIO ALPAGO

ALUMNO:

BATALLAN, DAVID LEONARDO, Padrón 97529 dbatallan@fi.uba.ar

24 de mayo de 2025



$\mathbf{\acute{I}ndice}$

1.	Resumen	2
2.	Especificaciones del diseño	2
	Desarrollo3.1. Diagrama de estados3.2. Diseño	2 2 3
4.	Implementación en VHDL	3
5 .	Simulación	7
6.	Síntesis	8
7.	Links	ę



1. Resumen

El presente Trabajo Practico tiene como objetivo que el alumno fije el concepto de circuito secuencial sincrónico aplicando el lenguaje de descripción de hardware VHDL.

2. Especificaciones del diseño

Implementar un circuito para controlar dos semáforos en un cruce de calles. Dicho circuito tendría 6 salidas: rojo 1, amarillo 1, verde 1, rojo 2, amarillo 2, verde 2. El tiempo en amarillo seria de 3 seg. mientras que en rojo y verde sera de 30 seg. El reloj del sistema tendría una frecuencia de aparición de 50MHz.

3. Desarrollo

3.1. Diagrama de estados

Para modelar el funcionamiento de dos semáforos se planteo un diagrama de estados en el cual, según que valor adopte, los semáforos encenderán las luces correspondientes.




Figura 1: Diagrama de estados de las luces del semáforo



En la figura 1 se observa que en caso de habilitar un reseteo de la secuencia, se retornara al estado inicial E0. En caso contrario ira pasando de estado en la medida que ocurran los lapsos de tiempo.

3.2. Diseño

El proyecto esta compuesto por un contador de 31 con habilitador, reiniciador, clock y carga. En este caso se le aplicara una frecuencia de reloj de 50 Mhz, por lo que para contar hasta 30s se deberá contar:

$$30s \cdot 50Mhz = 1500000000 \tag{1}$$

y para 3 segundo:

$$30s \cdot 50Mhz = 150000000 \tag{2}$$

Para saber cuantos bit se necesitan para poder representar un entero que cuente hasta 30s debe ser $log_2(1500000000) = 30, 48$. Por lo que se necesita como mínimo una cantidad de bits igual a 31.

4. Implementación en VHDL

MUX.VHD

```
Archivo: mux.vhd
   -- TP 1
   -- Materia: Sistemas digitales
   -- Alumno: Batallan David Leonardo
   -- Padron: 97529
   library IEEE;
6
   use IEEE.std_logic_1164.all;
 8
   use IEEE.numeric_std.all;
10
   entity mux is
       port(
11
                : in std_logic; -- Entrada 0 mux
12
               : in std_logic; -- Entrada 1 mux
13
           x1
                : in std_logic; -- Selectro mux
            s
14
                : out std_logic -- Salida
15
       );
16
   end mux;
17
18
   architecture behavioral of mux is
19
20
21
       process(x0,x1,s)
22
       begin
23
            case s is
                when '0' =>
24
                    y <= x0;
25
26
                when others =>
27
                    y <= x1;
28
29
            end case;
       end process;
30
   end behavioral;
```



CONTADORN.VHD

```
Archivo: contadorN.vhd
   -- TP 1
   -- Materia: Sistemas digitales
   -- Alumno: Batallan David Leonardo
   -- Padron: 97529
  library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   -- Contador generico de N bits con señal del carga
10
   entity counterN is
11
       generic(
12
           N : natural := 8
13
14
       port(
15
           rst
                           : in std_logic;
16
                            : in std_logic;
17
           clk
                            : in std_logic;
           load
                            : in std_logic_vector(N-1 downto 0);
19
           val
                            : out std_logic_vector(N-1 downto 0);
           count
20
           seg_30_count : out std_logic;
21
           seg_3_count
                            : out std_logic
22
       );
23
   end counterN;
24
25
26
   architecture behavioral of counterN is
       constant N30_SEG : natural := 1499999999;
       constant N3_SEG : natural := 149999999;
29
30
       signal aux_count : unsigned(N-1 downto 0);
31
32
   begin
33
34
       process(clk,rst)
35
       begin
36
           if rst = '1' then
37
                aux_count <= (others => '0');
           elsif clk = '1' and clk'event then
                if load = '1' then
40
                    aux_count <= unsigned(val);</pre>
41
                else
42
                    aux_count <= aux_count + 1;</pre>
43
                end if;
44
            end if;
45
       end process;
46
47
       count <= std_logic_vector(aux_count);</pre>
48
49
       seg_30_count <= '1' when (aux_count = N30_SEG) else '0';</pre>
50
51
       seg_3_count <= '1' when (aux_count = N3_SEG) else '0';</pre>
52
53
54
55 end behavioral;
```



SEMAFOROS.VHD

```
Archivo: semaforos.vhd
   -- TP 1
   -- Materia: Sistemas digitales
   -- Alumno: Batallan David Leonardo
   -- Padrón: 97529
  library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
9
   entity semaforos is
10
           port (
11
                                       : in std_logic;
                    rst
12
                    clk
                                       : in std_logic;
13
                                           : out std_logic;
                    rojo_1
14
                    amarillo_1
                                       : out std_logic;
15
                    verde_1
                                           : out std_logic;
16
                    rojo_2
                                          : out std_logic;
17
                    amarillo_2
                                       : out std_logic;
19
                    verde_2
                                           : out std_logic
           );
20
   end semaforos;
21
22
   architecture behavioral of semaforos is
23
24
            -- Definición de constantes
25
           constant N_counter
                                      : natural := 31;
26
           constant OCHO
                                          : unsigned(3 downto 0) := to_unsigned(8, 4);
28
            -- Definición del tipo de dato "t_state"
           type t_state is (R1_V2, R1A1_V2, V1_A2, V1_R2, A1_R2A2);
30
31
            -- Señales
32
           constant val
                                : std_logic_vector(N_counter-1 downto 0) := (others => '0');
33
           signal state
                                : t_state;
34
                                  : std_logic;
           signal mux_out
35
           signal sel_mux
                                  : std_logic;
36
           signal seg_30
                                 : std_logic;
37
           signal seg_3
                                : std_logic;
38
39
           signal count
                                : unsigned(3 downto 0);
40
           signal d
                      : unsigned(3 downto 0);
41
42
   begin
43
            -- Instancia del MUX
44
           mux: entity work.mux
45
                    port map (
46
                            x0 \Rightarrow seg_30,
47
                            x1 => seg_3,
48
                            s => sel_mux,
49
                            y => mux_out
50
                    );
51
52
            -- Instancia del contador
53
           contador: entity work.counterN
54
                    generic map (N => N_counter)
55
                    port map (
56
                            rst => rst,
57
                            clk => clk,
58
                            load => mux_out,
59
60
                            val => val,
61
                            count => open,
```



```
seg_30_count => seg_30,
62
                                seg_3_count => seg_3
63
                      );
65
              -- Separación de lógica de incremento
             process(count)
             begin
68
                      if count = OCHO then
69
                               d <= (others => '0');
70
                       else
71
                                d <= count + 1;</pre>
72
                       end if;
73
             end process;
74
75
              -- Máquina de estados
             fsm: process(clk, rst)
             begin
79
                       if rst = '1' then
80
                                state <= R1_V2;</pre>
81
                                count <= (others => '0');
82
83
                      elsif rising_edge(clk) then
84
                                case state is
85
                                         when R1_V2 =>
                                                  if seg_3 = '1' then
                                                           if count = OCHO then
89
                                                                    state <= R1A1_V2;</pre>
90
                                                                    count <= d;</pre>
91
                                                           else
92
                                                                     count <= d;</pre>
93
                                                           end if;
94
                                                  end if;
95
96
                                         when R1A1_V2 =>
                                                  if seg_3 = '1' then
                                                           state <= V1_A2;</pre>
                                                  end if;
100
101
                                         when V1_A2 =>
102
                                                  if seg_3 = '1' then
103
                                                           state <= V1_R2;</pre>
104
105
106
                                         when V1_R2 =>
                                                  if seg_3 = '1' then
                                                           if count = OCHO then
                                                                    state <= A1_R2A2;</pre>
110
                                                                    count <= d;</pre>
111
                                                           else
112
                                                                    count <= d;</pre>
113
                                                           end if;
114
                                                  end if;
115
                                         when A1_R2A2 =>
116
                                                  if seg_3 = '1' then
117
                                                           state <= R1_V2;</pre>
                                                  end if;
                                end case;
121
                      end if;
122
             end process;
123
124
125
             -- Lógica de control del MUX
126
```



```
sel_mux \le '1' when (
                                          state = R1_V2 or state = R1A1_V2 or
127
                                     state = V1_A2 or state = V1_R2 or
128
                                     state = A1_R2A2) else '0';
129
130
            -- Salidas semáforo 1
131
                         <= '1'
                                                        (state = R1_V2 or state = R1A1_V2) else '0';
            rojo_1
                                          when
            amarillo_1 <= '1' when (state = R1A1_V2 or state = A1_R2A2) else '0';
133
                            <= '1' when
            verde_1
                                                  (state = V1_A2 or state = V1_R2) else '0';
134
135
            -- Salidas semáforo 2
136
            rojo_2
                            <= '1' when
                                                  (state = V1_R2 or state = A1_R2A2) else '0';
137
            amarillo_2 <= '1' when (state = V1_A2 or state = A1_R2A2) else '0';</pre>
138
                             <= '1' when
                                                  (state = R1_V2 or state = R1A1_V2) else '0';
139
140
141
    end behavioral;
142
```

5. Simulación

Para poder realizar la simulación, se cambio el tiempo de clock a un periodo de 1, y en lugar de contar hasta 1500000000 y 150000000 para obtener los 30 y 3 segundos respectivamente, solo se cuenta hasta 30 y 3 segundos. La simulación se realizó con el siguiente testbeanch.

TB_SEMAFOROS.VHD

```
Archivo: tb semaforos.vhd
 _1 -- Trabajo Practico {\tt N}^{\it o}1: Implementación de un Sistema Secuencial en VHDL
  -- Materia: Sistemas digitales
   -- Alumno: Batallan David Leonardo
   -- Padron: 97529
   library IEEE;
 6
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
10
   entity tb_semaforos is
11
   end tb_semaforos;
12
   architecture behavioral of tb_semaforos is
13
14
       constant SIM_TIME : time := 200000 ms;
15
       constant N_TB : natural := 31;
16
17
       signal tb_rst
                                : std_logic;
18
       signal tb_clk
                                : std_logic := '0';
19
       signal tb_rojo_1
                               : std_logic;
       signal tb_amarillo_1
                                : std_logic;
       signal tb_verde_1
                                : std_logic;
22
23
       signal tb_rojo_2
                                : std_logic;
       signal tb_amarillo_2
24
                                : std_logic;
       signal tb_verde_2
                                 : std_logic;
25
26
   begin
27
28
       tb_rst <= '0', '1' after 1 ns, '0' after 20 ns;
29
       tb_clk <= not tb_clk after 500 ms; -- Clock con freq : 50 MHz
30
31
32
33
       I1: entity work.semaforos(behavioral)
34
```



```
port map(
35
            rst
                         => tb_rst,
36
            clk
                         => tb_clk,
37
            rojo_1
                         => tb_rojo_1,
38
            amarillo_1
                         => tb_amarillo_1,
            verde_1
                         => tb_verde_1,
            rojo_2
                         => tb_rojo_2,
41
            amarillo_2
                         => tb_amarillo_2,
42
            verde_2
                         => tb_verde_2
43
44
45
   end behavioral;
46
```




Figura 2: Simulación de la implementación

6. Síntesis

Finalmente para realizar la síntesis de la implementación, se utilizo el programa Vivado sobre el dispositivo FPGA xc7a15tftg256-1.




Figura 3: Sintesis de la implementación

Resource	Utilization	Available	Utilization %
LUT	69	10400	0.66
FF	67	20800	0.32
Ю	9	170	5.29

Figura 4: Recursos utilizados

En las figura 3 y 4 se muestran una representación esquemática y la cantidad de recursos utilizados al realizar la implementación.



7. Links

Repositorio en GitHub