



UNIVERSIDAD DE BUENOS AIRES
FACULTAD DE INGENIERÍA

86.41 - SISTEMAS DIGITALES

Trabajo Práctico N°2: Aritmética de Punto Flotante

BATALLAN, DAVID LEONARDO, *PADRÓN 97529*
dbatallan@fi.uba.ar

7 DE JUNIO DE 2025

Índice

1. Introducción	2
2. Desarrollo	2
2.1. Especificaciones de diseño	2
2.2. Especificaciones de diseño	2
2.3. Diseño propuesto	2
3. Calculo de Impedancia Característica	2
3.1. Multiplicador	2
3.2. Sumador/Restador	4
4. Análisis de los Resultados	6
4.1. Test Bench: Multiplicador	6
4.2. Test Bench: Sumador Restador	8
4.3. Multiplicador	9
4.3.1. Sumador/Restador	10
5. Sintesis	11
5.1. Multiplicación	12
5.2. Suma/Resta	13
6. Conclusiones	13
7. Repositorio del Proyecto	14

1. Introducción

El presente trabajo tiene como objetivo implementar las funciones de una unidad aritmética de punto flotante, en particular: multiplicación, suma y resta. Dichas funciones serán descritas en lenguaje VHDL, simuladas y sintetizadas sobre el dispositivo xc7a15tftg256-1. Para la simulación se utilizarán archivos de prueba provistos por la cátedra.

2. Desarrollo

2.1. Especificaciones de diseño

2.2. Especificaciones de diseño

Se llevaron a cabo dos implementaciones de unidades de cálculo en punto flotante, orientadas a realizar operaciones de multiplicación y suma/resta. Para ambas se definieron las siguientes características:

- Se aplicó un esquema de redondeo por truncamiento, es decir, redondeo hacia cero.
- Los tamaños del significando (N_F) y del exponente (N_E) fueron definidos como parámetros genéricos para facilitar su configuración.
- No se contemplaron números denormalizados ni situaciones especiales como NaN o infinitos. En caso de que el resultado supere los límites del rango representable, se optó por una saturación del valor, retornando el mayor o menor número que pueda expresarse.
- Las simulaciones de ambas unidades se realizaron de manera automática a partir de los archivos de prueba proporcionados por la cátedra.

2.3. Diseño propuesto

En esta implementación se optó por una arquitectura puramente combinacional para las unidades aritméticas, es decir, sin el uso de señales de reloj.

Esta elección implica que la lógica no es secuencial: la salida se genera únicamente en función de las entradas actuales. Este tipo de descripción es completamente válida para síntesis, ya que representa circuitos lógicos sin elementos de memoria.

3. Calculo de Impedancia Característica

Se implementó el diseño propuesto en VHDL. A continuación, se presentan los códigos desarrollados.

3.1. Multiplicador

MULTIPLICADOR.VHD

```

1  -- TP 2
2  -- Materia: Sistemas digitales
3  -- Alumno: Battalian David Leonardo
4  -- Padron: 97529
5
6  library IEEE;
7  use IEEE.std_logic_1164.all;
8  use IEEE.numeric_std.all;
9
10 entity fp_mul is
11     generic(N : natural := 20;
12            NE : natural := 6
13            );
14     port (
15         X : in std_logic_vector(N-1 downto 0); -- Primer operando
16         Y : in std_logic_vector(N-1 downto 0); -- Segundo operando
17         Z : out std_logic_vector(N-1 downto 0) -- Resultado
18     );
19 end fp_mul;
20
21 architecture behavioral of fp_mul is
22
23     -- Constantes auxiliares para manejo de exponentes y formatos
24     constant EXC : natural := 2**(NE-1)-1; -- Valor base del exponente en exceso
25     constant NF : natural := N-NE-1; -- Cantidad de bits de la mantisa
26     constant EXCESO : unsigned(NE+1 downto 0) := to_unsigned(EXC, NE+2); -- Exceso extendido

```

```

27 constant E_MIN      : unsigned(NE-1 downto 0) := to_unsigned(0, NE);      -- Exponente mínimo
28 constant E_MAX      : unsigned(NE-1 downto 0) := to_unsigned(2**(NE)-2, NE); -- Exponente máximo
    permitido
29 constant E_CEROS    : unsigned(NE+1 downto 0) := to_unsigned(0, NE+2); -- Verificación de exponente
    nulo
30 constant F_CEROS    : unsigned(NF-1 downto 0) := to_unsigned(0, NF);      -- Verificación de mantisa
    nula
31 constant RES_CERO   : unsigned(N-2 downto 0) := to_unsigned(0, N-1);      -- Parte no signo de un
    resultado cero
32
33 -- Seales internas: separación de campos
34 signal sx           : std_logic; -- Bit de signo de X
35 signal sy           : std_logic; -- Bit de signo de Y
36
37 signal ex           : unsigned(NE+1 downto 0) := (others => '0'); -- Exponente de X extendido para control
    de overflow/underflow
38 signal ey           : unsigned(NE+1 downto 0) := (others => '0'); -- Exponente de Y extendido
39 signal cero_op      : std_logic := '0'; -- Indicador de si alguno de los
    operandos es cero
40
41 signal fx           : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa de X
42 signal fy           : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa de Y
43
44 signal mx           : unsigned(NF downto 0) := (others => '0'); -- Significand de X (1.F)
45 signal my           : unsigned(NF downto 0) := (others => '0'); -- Significand de Y (1.F)
46
47 signal sz           : std_logic; -- Signo del resultado
48 signal ez           : unsigned(NE-1 downto 0) := (others => '0'); -- Exponente final en exceso
49 signal ez_aux       : unsigned(NE+1 downto 0) := (others => '0'); -- Exponente auxiliar intermedio
50 signal ez_aux_p     : unsigned(NE+1 downto 0) := (others => '0'); -- Exponente auxiliar ajustado
51 signal mz           : unsigned(2*NF+1 downto 0) := (others => '0'); -- Producto de los significands
52 signal fz           : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa resultante
53 signal fz_aux       : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa ajustada (previa al
    redondeo final)
54
55 begin
56
57 -- Separación de campos: signo, exponente y mantisa
58 sx <= X(NE+NF);
59 sy <= Y(NE+NF);
60 ex <= '0' & '0' & unsigned(X(NF+NE-1 downto NF)); -- Agrega ceros al frente para prevenir overflow/
    underflow
61 ey <= '0' & '0' & unsigned(Y(NF+NE-1 downto NF));
62 fx <= unsigned(X(NF-1 downto 0));
63 fy <= unsigned(Y(NF-1 downto 0));
64
65 -- Detección de operando cero
66 cero_op <= '1' when ( (ex = E_CEROS) and (fx = F_CEROS) ) else
67             '1' when ( (ey = E_CEROS) and (fy = F_CEROS) ) else
68             '0';
69
70 -- Cálculo del signo del resultado
71 sz <= sx xor sy;
72
73 -- Construcción de los significands (1.F)
74 mx <= '1' & fx;
75 my <= '1' & fy;
76
77 -- Producto de los significands
78 mz <= mx * my;
79
80 -- Cálculo del nuevo exponente en exceso
81 ez_aux <= ex + ey - EXCESO;
82
83 -- Ajuste y redondeo de la mantisa
84 fz_aux <=
85     mz(2*NF downto NF+1) when mz(2*NF+1) = '1' else
86     mz(2*NF-1 downto NF);
87
88 ez_aux_p <=
89     (ez_aux + 1) when mz(2*NF+1) = '1' else ez_aux;
90
91 -- Lógica de saturación del exponente y asignación de mantisa
92 ez <= E_MAX when ( (ez_aux_p(NE+1) = '0') and (ez_aux_p(NE) = '1') ) else
93     E_MIN when ( (ez_aux_p(NE+1) = '1') and (ez_aux_p(NE) = '1') ) else
94     ez_aux_p(NE-1 downto 0);
95

```

```

96     fz <= (others => '1') when ( (ez_aux_p(NE+1) = '0') and (ez_aux_p(NE) = '1') ) else
97         (others => '0') when ( (ez_aux_p(NE+1) = '1') and (ez_aux_p(NE) = '1') ) else
98         fz_aux;
99
100    -- Resultado final: cero si corresponde, o n mero normalizado
101    Z <= std_logic_vector(sz & RES_CERO) when (cero_op = '1') else
102        std_logic_vector(sz & ez & fz);
103
104 end architecture behavioral;

```

Listing 1: Código VHDL del multiplicador

3.2. Sumador/Restador

SUMADOR_RESTADOR.VHD

```

1  -- TP 2
2  -- Materia: Sistemas digitales
3  -- Alumno: Batallan David Leonardo
4  -- Padron: 97529
5
6  library IEEE;
7  use IEEE.std_logic_1164.all;
8  use IEEE.numeric_std.all;
9
10 entity fp_subadd is
11     generic(N : natural := 20;
12            NE : natural := 6
13            );
14     port (
15         X      : in std_logic_vector(N-1 downto 0); -- Operando de entrada 1 (formato flotante)
16         Y      : in std_logic_vector(N-1 downto 0); -- Operando de entrada 2 (formato flotante)
17         ctrl   : in std_logic; -- Control de operaci n: '0' para suma, '1' para resta
18         Z      : out std_logic_vector(N-1 downto 0) -- Resultado de la operaci n (formato flotante)
19     );
20 end fp_subadd;
21
22 architecture behavioral of fp_subadd is
23
24     -- Constantes relacionadas al formato
25     constant EXC      : natural := 2**((NE-1)-1); -- Valor del sesgo (bias) para el exponente
26     constant NF       : natural := N-NE-1; -- Ancho de la mantisa
27     constant EXCESO   : signed(NE-1 downto 0) := to_signed(EXC, NE);
28     constant E_MAX    : signed(NE downto 0) := to_signed(2**((NE)-2), NE+1); -- M ximo valor permitido del
29     -- exponente
30     constant E_MIN    : signed(NE downto 0) := to_signed(0, NE+1); -- M nimo valor permitido del
31     -- exponente
32
33     -- Se ales auxiliares
34     signal Y_aux      : std_logic_vector(N-1 downto 0) := (others => '0');
35
36     -- Campos de exponente extendidos a NE+1 bits para manejar signos en la resta
37     signal ex_aux     : unsigned(NE downto 0) := (others => '0');
38     signal ey_aux     : unsigned(NE downto 0) := (others => '0');
39     signal resta_E    : unsigned(NE downto 0) := (others => '0'); -- Diferencia entre exponentes
40
41     -- Operandos alineados para la operaci n
42     signal X_p        : unsigned(N-1 downto 0) := (others => '0');
43     signal Y_p        : unsigned(N-1 downto 0) := (others => '0');
44
45     -- Campos descompuestos de los operandos
46     signal sx_p       : std_logic; -- Bit de signo de X_p
47     signal sy_p       : std_logic; -- Bit de signo de Y_p
48     signal ex_p       : unsigned(NE-1 downto 0) := (others => '0'); -- Exponente de X_p
49     signal ey_p       : unsigned(NE-1 downto 0) := (others => '0'); -- Exponente de Y_p
50     signal fx_p       : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa de X_p
51     signal fy_p       : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa de Y_p
52     signal mx_p       : unsigned(NF downto 0) := (others => '0'); -- Significando (mantisa normalizada) de
53     -- X_p
54     signal my_p       : unsigned(NF downto 0) := (others => '0'); -- Significando (mantisa normalizada) de
55     -- Y_p
56
57     -- Preparaci n para el alineamiento y suma de los significandos
58     -- Se reserva espacio suficiente para manejar el peor caso de desplazamiento entre exponentes
59     signal mx_2p      : unsigned(NF+2**((NE)-1) downto 0) := (others => '0');

```

```

56 signal my_2p      : unsigned(NF+2**((NE)-1 downto 0) := (others => '0');
57 signal mx_3p      : unsigned(NF+2**((NE)+1 downto 0) := (others => '0');
58 signal my_3p      : unsigned(NF+2**((NE)+1 downto 0) := (others => '0');
59 signal mx_4p      : unsigned(NF+2**((NE)+1 downto 0) := (others => '0');
60 signal my_4p      : unsigned(NF+2**((NE)+1 downto 0) := (others => '0');
61
62 signal suma       : unsigned(NF+2**((NE)+1 downto 0) := (others => '0'); -- Resultado crudo
63 signal suma_p     : unsigned(NF+2**((NE)+1 downto 0) := (others => '0'); -- Resultado positivo (
    complementado si fue negativo)
64
65 signal fz_aux     : unsigned(NF+2**((NE)+1 downto 0) := (others => '0');
66 signal fz_aux_p   : unsigned(NF-1 downto 0) := (others => '0');
67 signal fz         : unsigned(NF-1 downto 0) := (others => '0');
68 signal ez_aux     : signed(NE downto 0) := (others => '0');
69 signal ez         : signed(NE-1 downto 0) := (others => '0');
70 signal sz         : std_logic := '0'; -- Bit de signo del resultado final
71
72 -- Indicadores de si es necesario complementar los operandos
73 signal comp_x     : std_logic := '0';
74 signal comp_y     : std_logic := '0';
75
76 -- Funci n que retorna la posici n del primer '1' m s significativo
77 function find_one (x0: std_logic_vector) return integer is
78     variable found : boolean;
79     variable index : integer;
80 begin
81     found := False;
82
83     for i in x0'length-1 downto 0 loop
84         if x0(i) = '1' and not found then
85             found := True;
86             index := i;
87         end if;
88     end loop;
89
90     if index < 0 then
91         index := 0;
92     end if;
93
94     return index;
95 end function;
96
97 begin
98
99     -- Negaci n condicional del operando Y si se desea realizar una resta
100    Y_aux <= not(Y(N-1)) & Y(N-2 downto 0) when ctrl = '1' else Y;
101
102    -- C lculo de exponentes con bit adicional para comparaci n
103    ex_aux <= '0' & unsigned(X(NF+NE-1 downto NF));
104    ey_aux <= '0' & unsigned(Y_aux(NF+NE-1 downto NF));
105
106    resta_E <= ex_aux - ey_aux;
107
108    -- Determinaci n del operando con mayor exponente. Se reordenan si es necesario.
109    X_p <= unsigned(Y_aux) when resta_E(NE) = '1' else unsigned(X);
110    Y_p <= unsigned(X) when resta_E(NE) = '1' else unsigned(Y_aux);
111
112    -- Extracci n de campos
113    sx_p <= X_p(NE+NF);
114    sy_p <= Y_p(NE+NF);
115    ex_p <= X_p(NF+NE-1 downto NF);
116    ey_p <= Y_p(NF+NE-1 downto NF);
117    fx_p <= X_p(NF-1 downto 0);
118    fy_p <= Y_p(NF-1 downto 0);
119    mx_p <= '1' & fx_p;
120    my_p <= '1' & fy_p;
121
122    -- Determinaci n de si se requiere complemento a 2
123    comp_x <= '1' when sx_p = '1' else '0';
124    comp_y <= '1' when sy_p = '1' else '0';
125
126    -- Preparaci n de significandos para el desplazamiento
127    mx_2p(NF downto 0) <= mx_p;
128    my_2p(NF downto 0) <= my_p;
129
130    -- Alineaci n de los significandos de acuerdo a los exponentes
131    mx_3p <= '0' & '0' & (mx_2p sll to_integer(ex_p));

```

```

132 my_3p <= '0' & '0' & (my_2p sll to_integer(ey_p));
133
134 -- Aplicación de complemento si es necesario
135 mx_4p <= (not(mx_3p) + 1) when comp_x = '1' else mx_3p;
136 my_4p <= (not(my_3p) + 1) when comp_y = '1' else my_3p;
137
138 -- Suma efectiva de los significandos
139 suma <= mx_4p + my_4p;
140
141 -- Determinación del signo del resultado final
142 sz <= suma(NF+2**((NE)+1));
143
144 -- Aplicación de complemento si el resultado fue negativo
145 suma_p <= suma when sz = '0' else (not(suma) + 1);
146
147 -- Normalización del resultado
148 fz_aux <= suma_p sll (suma_p'length - find_one(std_logic_vector(suma_p)));
149 fz_aux_p <= fz_aux(fz_aux'length-1 downto fz_aux'length-NF);
150
151 -- Cálculo del nuevo exponente
152 ez_aux <= to_signed(find_one(std_logic_vector(suma_p)) - NF, NE+1);
153
154 -- Saturación del exponente y ajuste de la mantisa
155 ez <= E_MAX(NE-1 downto 0) when to_integer(ez_aux) > to_integer(E_MAX) else
156      E_MIN(NE-1 downto 0) when to_integer(ez_aux) < to_integer(E_MIN) else
157      ez_aux(NE-1 downto 0);
158
159 fz <= (others => '1') when to_integer(ez_aux) > to_integer(E_MAX) else
160      (others => '0') when to_integer(ez_aux) < to_integer(E_MIN) else
161      fz_aux_p;
162
163 -- Construcción del resultado final
164 Z <= sz & std_logic_vector(ez) & std_logic_vector(fz);
165
166 end architecture behavioral;

```

Listing 2: Código VHDL del multiplicador

4. Análisis de los Resultados

Para validar los resultados de los códigos, se implementaron diversos bancos de prueba que permitieron realizar simulaciones utilizando GHDL y GTKWave. Dado que se cuenta con múltiples archivos de prueba, a continuación se presenta únicamente una corrida correspondiente a un archivo de prueba representativo.

4.1. Test Bench: Multiplicador

TB_MULTIPlicADOR.VHD

```

1  -- TP 2
2  -- Materia: Sistemas digitales
3  -- Alumno: Batallan David Leonardo
4  -- Padron: 97529
5
6  library IEEE;
7  use IEEE.std_logic_1164.all;
8  use IEEE.numeric_std.all;
9  use std.textio.all;
10
11 entity tb_fpmul is
12 end entity tb_fpmul;
13
14 architecture tb_arch of tb_fpmul is
15
16     constant FILE_PATH : string := "../Archivos_de_Prueba/fmul_21_7.txt";
17     constant TCK        : time  := 20 ns; -- Ciclo de reloj
18     constant F_SIZE     : natural := 21; -- Bits de la mantisa
19     constant EXP_SIZE   : natural := 7;  -- Bits del exponente
20     constant WORD_SIZE  : natural := EXP_SIZE + F_SIZE + 1; -- Total de bits (incluye bit de signo)
21
22     signal clk          : std_logic := '0';
23     signal x_file       : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
24     signal y_file       : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
25     signal z_file       : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');

```

```

26  signal z_dut      : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
27
28  signal ciclos     : integer := 0;
29  signal errores    : integer := 0;
30
31  file datos : text open read_mode is FILE_PATH;
32
33  begin
34
35  clk <= not(clk) after TCK/2; -- Generador de reloj
36
37  Test_Sequence: process
38    variable l      : line;
39    variable ch      : character := ' ';
40    variable aux     : integer;
41  begin
42    while not(endfile(datos)) loop
43      wait until rising_edge(clk);
44      -- Incremento de contador de ciclos (uso opcional para depuraci n)
45      ciclos <= ciclos + 1;
46      -- Lectura de una l nea del archivo de pruebas
47      readline(datos, l);
48      -- Lectura del primer operando (X) desde la l nea
49      read(l, aux);
50      x_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));
51      -- Lectura del car cter separador
52      read(l, ch);
53      -- Lectura del segundo operando (Y)
54      read(l, aux);
55      y_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));
56      -- Lectura del siguiente separador
57      read(l, ch);
58      -- Lectura del valor esperado de salida (Z)
59      read(l, aux);
60      z_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));
61    end loop;
62
63    file_close(datos); -- Cierre del archivo de entrada
64
65    -- Finalizaci n expl cita de la simulaci n
66    assert false report
67      "Fin de la simulacion" severity failure;
68
69  end process Test_Sequence;
70
71  -- Instancia del m dulo a probar (DUT)
72  DUT: entity work.fp_mul(behavioral)
73  generic map(
74    N => WORD_SIZE,
75    NE => EXP_SIZE
76  )
77  port map(
78    X => x_file,
79    Y => y_file,
80    Z => z_dut
81  );
82
83  -- Proceso de verificaci n: compara la salida del DUT con la referencia
84  verificacion: process(clk)
85  begin
86    if rising_edge(clk) then
87      assert to_integer(unsigned(z_file)) = to_integer(unsigned(z_dut)) report
88        "Error: Salida del DUT no coincide con referencia (salida del DUT = " &
89        integer'image(to_integer(unsigned(z_dut))) &
90        ", salida del archivo = " &
91        integer'image(to_integer(unsigned(z_file))) & ")"
92        severity warning;
93
94      -- Contador de errores si hay discrepancia
95      if to_integer(unsigned(z_file)) /= to_integer(unsigned(z_dut)) then
96        errores <= errores + 1;
97      end if;
98    end if;
99  end process;
100
101  end architecture tb_arch;

```

Listing 3: Código VHDL del multiplicador

4.2. Test Bench: Sumador Restador

TB_SUMADOR_RESTADOR.VHD

```

1  -- TP 2
2  -- Materia: Sistemas digitales
3  -- Alumno: Batallan David Leonardo
4  -- Padron: 97529
5
6  library IEEE;
7  use IEEE.std_logic_1164.all;
8  use IEEE.numeric_std.all;
9  use std.textio.all;
10
11 entity tb_fpsubadd is
12 end entity tb_fpsubadd;
13
14 architecture tb_arch of tb_fpsubadd is
15
16     -- Ruta al archivo de prueba con los casos de test
17     constant FILE_PATH : string := "../Archivos_de_Prueba/fsub_12_6.txt";
18
19     -- Par metros de reloj y formato flotante
20     constant TCK       : time := 20 ns; -- Per odo del reloj
21     constant F_SIZE    : natural := 12; -- Bits para la mantisa
22     constant EXP_SIZE   : natural := 6;  -- Bits para el exponente
23     constant WORD_SIZE : natural := EXP_SIZE + F_SIZE + 1; -- Tama o total de palabra (signo + exponente
24                          + mantisa)
25
26     -- Se ales internas
27     signal clk          : std_logic := '0';
28     signal ctrl_tb      : std_logic := '1'; -- Control para la operaci n ('1' = resta)
29
30     -- Operandos y resultado esperados desde archivo
31     signal x_file       : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
32     signal y_file       : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
33     signal z_file       : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
34
35     -- Resultado producido por el DUT
36     signal z_dut        : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
37
38     -- Contadores de ciclos y errores
39     signal ciclos       : integer := 0;
40     signal errores      : integer := 0;
41
42     -- Archivo de texto con los vectores de prueba
43     file datos : text open read_mode is FILE_PATH;
44
45 begin
46
47     -- Generador de reloj
48     clk <= not(clk) after TCK / 2;
49
50     -- Proceso de lectura y aplicaci n de vectores de prueba
51     Test_Sequence: process
52         variable l : line;
53         variable ch : character := ' ';
54         variable aux : integer;
55     begin
56         while not(endfile(datos)) loop
57             wait until rising_edge(clk);
58
59             -- Incrementa el ciclo ( til para debugging)
60             ciclos <= ciclos + 1;
61
62             -- Lee una l nea del archivo
63             readline(datos, l);
64
65             -- Lee los valores en el orden: X (entero), espacio, Y (entero), espacio, Z esperado (entero)
66             read(l, aux);
67             x_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));
68
69             read(l, ch); -- Espacio
70
71             read(l, aux);
72             y_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));
73

```

```

73         read(1, ch); -- Espacio
74
75         read(1, aux);
76         z_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));
77     end loop;
78
79     file_close(datos); -- Cierre del archivo al finalizar
80
81     -- Finaliza la simulación cuando se termina el archivo
82     assert false report
83         "Fin de la simulación" severity failure;
84
85 end process Test_Sequence;
86
87 -- Instanciación del DUT (Device Under Test)
88 DUT: entity work.fp_subadd(behavioral)
89 generic map(
90     N => WORD_SIZE,
91     NE => EXP_SIZE
92 )
93 port map(
94     X => x_file,
95     Y => y_file,
96     ctrl => ctrl_tb,
97     Z => z_dut
98 );
99
100 -- Proceso de verificación automática
101 verificacion: process(clk)
102 begin
103     if rising_edge(clk) then
104         assert to_integer(unsigned(z_file)) = to_integer(unsigned(z_dut)) report
105             "Error: la salida del DUT no coincide con el valor esperado. DUT=" &
106             integer'image(to_integer(unsigned(z_dut))) &
107             ", esperado=" &
108             integer'image(to_integer(unsigned(z_file))) & "."
109             severity warning;
110
111         -- Acumula errores para evaluación posterior
112         if to_integer(unsigned(z_file)) /= to_integer(unsigned(z_dut)) then
113             errores <= errores + 1;
114         end if;
115     end if;
116 end process;
117
118 end architecture tb_arch;

```

Listing 4: Código VHDL del multiplicador

4.3. Multiplicador

En el caso del multiplicador, el resultado final presenta varios errores en distintos archivos de prueba. No obstante, estos errores se atribuyen tanto a los archivos de prueba como al diseño planteado por la cátedra. En dicho diseño se especifica que no se consideren números denormales, lo cual implica que el campo E , que representa el exponente en formato exceso, puede tomar valores desde 0 hasta $2^{N_E} - 1$, donde N_E es el número de bits de dicho campo. Esta convención difiere de la norma IEEE 754¹, donde el valor $2^{N_E} - 1$ está reservado para casos especiales², por lo que el valor máximo representable para E es $2^{N_E} - 2$.

Considerando lo anterior y los resultados obtenidos en la simulación, se observa que el método utilizado para generar los archivos de prueba sí tiene en cuenta esta particularidad. Por ello, los errores detectados se originan al truncar el máximo representable al valor $E = 2^{N_E} - 1$, mientras que el archivo indica un resultado con $E = 2^{N_E} - 2$.

Además, sólo se detectó un error relacionado con las mantisas, en el cual la diferencia radica en los valores de estas. En este caso particular, se asume que el error proviene del archivo de prueba.

A continuación, se presenta una imagen de la simulación de la multiplicación para el archivo *fmul_21_7.txt* (Figura 1), así como un ejemplo de los errores mencionados (Figura 2).

¹Verificar esta afirmación

²Investigar cuál es exactamente el caso reservado




Figura 1: Simulacion multiplicación fmul_21_7.txt




Figura 2: Error

4.3.1. Sumador/Restador

En el caso del sumador/restador, no se observaron errores significativos, salvo por algunos casos puntuales en los que las diferencias se presentan en las mantisas. Al igual que en el caso del multiplicador, estos errores se atribuyen a inconsistencias en los archivos de prueba.

Se incluyen muestras de la simulación para los archivos *fsub_12_6.txt* y *fadd_12_6.txt*, que se ilustran en las figuras 3 y 4, respectivamente.

Es importante destacar que en las simulaciones de la suma se detecta un error que ocurre en el tiempo cero, antes del primer flanco de reloj, cuando todas las señales están en '0'. Para el archivo seleccionado como ejemplo, se registran dos errores similares a los mencionados anteriormente, tal como se muestra en la figura 5.




Figura 3: Resta




Figura 4: Suma




Figura 5: Suma error

5. Síntesis

Para esta sección, se llevó a cabo la síntesis del diseño sobre el dispositivo FPGA xc7a15tftg256-1 utilizando la herramienta Vivado. Este software permite visualizar cómo se implementa el circuito descrito en VHDL dentro del dispositivo.

En cuanto a los esquemáticos generados, las imágenes resultaron ser de un tamaño considerablemente grande, lo cual dificulta su inclusión adecuada en este informe. Por este motivo, no se adjuntan en el presente documento, ya que su incorporación no aportaría valor significativo.

5.1. Multiplicación

El esquemático RTL se presenta en la Figura 6. En cambio, el esquemático correspondiente a la implementación física resultó ser demasiado extenso para incluirlo en este informe.

Otro resultado relevante es el resumen de recursos utilizados en el diseño, el cual detalla la cantidad de Flip-Flops, LUTs y puertos de entrada/salida (IO) necesarios para la implementación en el dispositivo. Este resumen, junto con el reporte de tiempos, se muestra en las Figuras 7 y 8, respectivamente.




Figura 6: Síntesis Multiplicador

Resource	Utilization	Available	Utilization %
LUT	42	10400	0.40
DSP	1	45	2.22
IO	60	170	35.29

Figura 7: Recursos multiplicador

Design Timing Summary

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): inf	Worst Hold Slack (WHS): inf	Worst Pulse Width Slack (WPWS): NA
Total Negative Slack (TNS): 0,000 ns	Total Hold Slack (THS): 0,000 ns	Total Pulse Width Negative Slack (TPWS): NA
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: NA
Total Number of Endpoints: 20	Total Number of Endpoints: 20	Total Number of Endpoints: NA

There are no user specified timing constraints.

Figura 8: Resumen de tiempos

5.2. Suma/Resta

A diferencia del multiplicador, tanto los esquemáticos RTL como los de implementación resultaron demasiado extensos para incluirlos en este informe.

Finalmente, se presenta el resumen de recursos utilizados y el reporte de tiempos en las Figuras 9 y 10, respectivamente.

Resource	Utilization	Available	Utilization %
LUT	840	10400	8.08
IO	61	170	35.88

Figura 9: Recursos sumador

Setup	Hold	Pulse Width
Worst Negative Slack (WNS): inf	Worst Hold Slack (WHS): inf	Worst Pulse Width Slack (WPWS): NA
Total Negative Slack (TNS): 0,000 ns	Total Hold Slack (THS): 0,000 ns	Total Pulse Width Negative Slack (TPWS): NA
Number of Failing Endpoints: 0	Number of Failing Endpoints: 0	Number of Failing Endpoints: NA
Total Number of Endpoints: 20	Total Number of Endpoints: 20	Total Number of Endpoints: NA

There are no user specified timing constraints.

Figura 10: Resumen de tiempos sumador

6. Conclusiones

Para concluir, es importante destacar que **VHDL es un lenguaje de descripción de hardware**. Aunque esto ya se había mencionado en el primer trabajo de la materia, en esta oportunidad se pudo apreciar con mayor profundidad al diseñar un circuito más complejo que el anterior.

Al trabajar con VHDL, se comprende que lo que realmente se está haciendo es describir conexiones físicas y comportamientos reales del hardware, lo cual implica un cambio radical respecto a pensar en términos de lenguajes de programación tradicionales.

Además, resulta interesante observar cómo el simulador ejecuta la lógica combinacional: realiza todas las asignaciones y operaciones en una sucesión de tiempos infinitesimales $\delta_1, \delta_2, \dots, \delta_n$, todos contenidos dentro de un intervalo Δ , que está determinado por el período del reloj del sistema.

Finalmente, se logró entender el funcionamiento de una unidad de punto flotante implementada completamente con lógica combinacional, sin necesidad de sincronismo. También se pudo comprobar que, en términos de síntesis, estas unidades consumen una cantidad significativa de recursos en la FPGA, especialmente el sumador/restador.

7. Repositorio del Proyecto

El código fuente y archivos relacionados están disponibles en el siguiente repositorio de GitHub: [Repositorio Sistemas Digitales](#).