

Universidad de Buenos Aires Facultad de Ingeniería

86.41 - Sistemas Digitales

Trabajo Práctico $N^{\underline{o}}2$: Aritmética de Punto Flotante

 $\begin{array}{c} {\rm BATALLAN,\ DAVID\ LEONARDO,\ } PADR\'{O}N\ 97529 \\ {\rm dbatallan@fi.uba.ar} \end{array}$

7 de junio de 2025



$\mathbf{\acute{I}ndice}$

1.	Introducción	2
2.	Desarrollo2.1. Especificaciones de diseño2.2. Especificaciones de diseño2.3. Diseño propuesto	2
3.	Calculo de Impedancia Característica3.1. Multiplicador3.2. Sumador/Restador	2 2 4
4.	Análisis de los Resultados 4.1. Test Bench: Multiplicador 4.2. Test Bench: Sumador Restador 4.3. Multiplicador 4.3.1. Sumador/Restador	8 9
5.	Sintesis 5.1. Multiplicación	
6.	Conclusiones	13
7.	Repositorio del Provecto	14



1. Introducción

El presente trabajo tiene como objetivo implementar las funciones de una unidad aritmética de punto flotante, en particular: multiplicación, suma y resta. Dichas funciones serán descritas en lenguaje VHDL, simuladas y sintetizadas sobre el dispositivo xc7a15tftg256-1. Para la simulación se utilizarán archivos de prueba provistos por la cátedra.

2. Desarrollo

2.1. Especificaciones de diseño

2.2. Especificaciones de diseño

Se llevaron a cabo dos implementaciones de unidades de cálculo en punto flotante, orientadas a realizar operaciones de multiplicación y suma/resta. Para ambas se definieron las siguientes características:

- Se aplicó un esquema de redondeo por truncamiento, es decir, redondeo hacia cero.
- Los tamaños del significando (N_F) y del exponente (N_E) fueron definidos como parámetros genéricos para facilitar su configuración.
- No se contemplaron números denormalizados ni situaciones especiales como NaN o infinitos. En caso de que el resultado supere los límites del rango representable, se optó por una saturación del valor, retornando el mayor o menor número que pueda expresarse.
- Las simulaciones de ambas unidades se realizaron de manera automática a partir de los archivos de prueba proporcionados por la cátedra.

2.3. Diseño propuesto

En esta implementación se optó por una arquitectura puramente combinacional para las unidades aritméticas, es decir, sin el uso de señales de reloj.

Esta elección implica que la lógica no es secuencial: la salida se genera únicamente en función de las entradas actuales. Este tipo de descripción es completamente válida para síntesis, ya que representa circuitos lógicos sin elementos de memoria.

3. Calculo de Impedancia Característica

Se implementó el diseño propuesto en VHDL. A continuación, se presentan los códigos desarrollados.

3.1. Multiplicador

MULTIPLICADOR.VHD

```
-- TP 2
     Materia: Sistemas digitales
     Alumno: Batallan David Leonardo
     Padron: 97529
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
10
   entity fp_mul is
       generic(N : natural := 20;
11
               NE : natural := 6
12
       );
13
       port (
14
           Х
               : in std_logic_vector(N-1 downto 0); -- Primer operando
               : in std_logic_vector(N-1 downto 0); -- Sequndo operando
16
               : out std_logic_vector(N-1 downto 0) -- Resultado
17
18
   end fp_mul;
19
   architecture behavioral of fp_mul is
21
          Constantes auxiliares para manejo de exponentes y formatos
23
       constant EXC
                      : natural := 2**(NE-1)-1; -- Valor base del exponente en exceso
24
                           : natural := N-NE-1;
                                                       -- Cantidad de bits de la mantisa
25
       constant NF
                          : unsigned(NE+1 downto 0) := to_unsigned(EXC, NE+2); -- Exceso extendido
```



```
: unsigned(NE-1 downto 0) := to_unsigned(0, NE); -- Exponente m nimo
       constant E_MIN
       constant E_MAX
                            : unsigned(NE-1 downto 0) := to_unsigned(2**(NE)-2, NE); -- Exponente m ximo
28
           permitido
                            : unsigned(NE+1 downto 0) := to_unsigned(0, NE+2); -- Verificaci n de exponente
       constant E_CEROS
          nulo
       constant F_CEROS
                            : unsigned(NF-1 downto 0) := to_unsigned(0, NF); -- Verificaci n de mantisa
30
           nula
       constant RES CERO
                            : unsigned(N-2 downto 0) := to_unsigned(0, N-1); -- Parte no signo de un
31
           resultado cero
32
       -- Se ales internas: separaci n de campos
33
       signal sx
                    : std_logic; -- Bit de signo de X
34
                        : std_logic; -- Bit de signo de Y
       signal sy
35
36
                       : unsigned(NE+1 downto 0) := (others => '0'); -- Exponente de X extendido para control
       signal ex
37
            de overflow/underflow
       signal ey
                      : unsigned(NE+1 downto 0) := (others => '0'); -- Exponente de Y extendido
       signal cero_op : std_logic := '0';
                                                                         -- Indicador de si alguno de los
39
           operandos es cero
40
                        : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa de X
       signal fx
41
                        : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa de Y
       signal fy
42
43
                       : unsigned(NF downto 0) := (others => '0'); -- Significand de X (1.F) : unsigned(NF downto 0) := (others => '0'); -- Significand de Y (1.F)
       signal mx
44
45
       signal my
46
47
       signal sz
                            : std_logic;
                                                                               -- Signo del resultado
                            : unsigned(NE-1 downto 0) := (others => '0');
48
       signal ez
                                                                               -- Exponente final en exceso
                            : unsigned(NE+1 downto 0) := (others => '0');
       signal ez aux
                                                                               -- Exponente auxiliar intermedio
49
                            : unsigned(NE+1 downto 0) := (others => '0');
       signal ez_aux_p
                                                                               -- Exponente auxiliar ajustado
51
       signal mz
                            : unsigned(2*NF+1 downto 0) := (others => '0');
                                                                              -- Producto de los significands
                            : unsigned(NF-1 downto 0) := (others => '0');
                                                                               -- Mantisa resultante
       signal fz
52
       signal fz_aux
                            : unsigned(NF-1 downto 0) := (others => '0');
                                                                               -- Mantisa ajustada (previa al
           redondeo final)
55
   begin
56
57
       -- Separaci n de campos: signo, exponente y mantisa
       sx \le X(NE+NF);
58
       sv \le Y(NE+NF):
59
       ex <= '0' & '0' & unsigned(X(NF+NE-1 downto NF)); -- Agrega ceros al frente para prevenir overflow/
60
       ey <= '0' & '0' & unsigned(Y(NF+NE-1 downto NF));</pre>
61
62
       fx <= unsigned(X(NF-1 downto 0));</pre>
       fy <= unsigned(Y(NF-1 downto 0));</pre>
63
64
       -- Detecci n de operando cero
65
       cero_op <= '1' when ( (ex = E_CEROS) and (fx = F_CEROS) ) else</pre>
66
                   '1' when ( (ey = E_CEROS) and (fy = F_CEROS) ) else
67
                   00:
68
69
       -- C lculo del signo del resultado
70
       sz <= sx xor sy;
71
72
       -- Construcci n de los significands (1.F)
73
       mx <= '1' & fx;
74
       my <= '1' & fy;
75
76
       -- Producto de los significands
77
78
       mz \ll mx * my;
79
       -- C lculo del nuevo exponente en exceso
80
       ez_aux <= ex + ey - EXCESO;
81
82
       -- Ajuste y redondeo de la mantisa
83
84
           mz(2*NF downto NF+1) when <math>mz(2*NF+1) = '1' else
85
           mz(2*NF-1 downto NF);
87
88
       ez_aux_p <=
           (ez_aux + 1) when mz(2*NF+1) = '1' else ez_aux;
90
       -- L gica de saturacin del exponente y asignacin de mantisa
91
       ez \le E_MAX when ((ez_aux_p(NE+1) = '0') and (ez_aux_p(NE) = '1')) else
92
             E_MIN when ( (ez_aux_p(NE+1) = '1') and (ez_aux_p(NE) = '1') ) else
93
             ez_aux_p(NE-1 downto 0);
```



Listing 1: Código VHDL del multiplicador

3.2. Sumador/Restador

SUMADOR_RESTADOR.VHD

```
-- TP 2
   -- Materia: Sistemas digitales
   -- Alumno: Batallan David Leonardo
   -- Padron: 97529
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   entity fp subadd is
10
11
       generic(N : natural := 20;
               NE : natural := 6
12
       ):
13
14
       port (
          Х
                     : in std_logic_vector(N-1 downto 0); -- Operando de entrada 1 (formato flotante)
           Υ
                     : in std_logic_vector(N-1 downto 0); -- Operando de entrada 2 (formato flotante)
16
17
                     : in std_logic; -- Control de operaci n: '0' para suma, '1' para resta
                     : out std_logic_vector(N-1 downto 0) -- Resultado de la operaci n (formato flotante)
18
19
       );
   end fp_subadd;
20
21
   architecture behavioral of fp_subadd is
23
       -- Constantes relacionadas al formato
24
                      : natural := 2**(NE-1)-1; -- Valor del sesgo (bias) para el exponente
       constant EXC
                       : natural := N-NE-1; -- Ancho de la mantisa
       constant NF
26
       constant EXCESO : signed(NE-1 downto 0) := to_signed(EXC, NE);
27
       constant E_MAX : signed(NE downto 0) := to_signed(2**(NE)-2, NE+1); -- M ximo valor permitido del
          exponente
       constant E_MIN
                      : signed(NE downto 0) := to_signed(0, NE+1);
                                                                             -- M nimo valor permitido del
          exponente
30
       -- Se ales auxiliares
       signal Y_aux
                     : std_logic_vector(N-1 downto 0) := (others => '0');
33
34
       -- Campos de exponente extendidos a NE+1 bits para manejar signos en la resta
       signal ex_aux : unsigned(NE downto 0) := (others => '0');
35
       signal ey_aux
                       : unsigned(NE downto 0) := (others => '0');
36
       signal resta_E : unsigned(NE downto 0) := (others => '0'); -- Diferencia entre exponentes
37
38
       -- Operandos alineados para la operaci n
       signal X_p
                       : unsigned(N-1 downto 0) := (others => '0');
40
       signal Y_p
                       : unsigned(N-1 downto 0) := (others => '0');
41
42
       -- Campos descompuestos de los operandos
43
                       : std_logic; -- Bit de signo de X_p
       signal sx_p
44
                       : std_logic; -- Bit de signo de Y_p
       signal sy_p
45
                       : unsigned(NE-1 downto 0) := (others => '0'); -- Exponente de X_p
46
       signal ex_p
                       : unsigned(NE-1 downto 0) := (others => '0'); -- Exponente de Y_p
47
       signal ey_p
       signal fx_p
                       : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa de I_p
48
                       : unsigned(NF-1 downto 0) := (others => '0'); -- Mantisa de Y_p
49
       signal fy_p
                       : unsigned(NF downto 0) := (others => '0'); -- Significando (mantisa normalizada) de
       signal mx_p
          X_{-}p
       signal my_p
                       : unsigned(NF downto 0) := (others => '0'); -- Significando (mantisa normalizada) de
          Y_{-}p
53
       -- Preparaci {\it n} para el alineamiento {\it y} suma de los significandos
       -- Se reserva espacio suficiente para manejar el peor caso de desplazamiento entre exponentes
54
       signal mx_2p : unsigned(NF+2**(NE)-1 downto 0) := (others => '0');
```



```
signal my_2p
                        : unsigned(NF+2**(NE)-1 downto 0) := (others => '0');
        signal mx_3p
                         : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
57
        signal my_3p
                         : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
58
                         : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
59
        signal mx_4p
                         : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
        signal my_4p
60
61
                         : unsigned(NF+2**(NE)+1 downto 0) := (others => '0'); -- Resultado crudo
        signal suma
62
                       : unsigned(NF+2**(NE)+1 downto 0) := (others => '0'); -- Resultado positivo (
        signal suma_p
63
            complementado si fue negativo)
                       : unsigned(NF+2**(NE)+1 downto 0) := (others => '0');
65
        signal fz_aux
        signal fz_aux_p : unsigned(NF-1 downto 0) := (others => '0');
66
                         : unsigned(NF-1 downto 0) := (others => '0');
        signal fz
67
                         : signed(NE downto 0) := (others => '0');
        signal ez_aux
68
                         : signed(NE-1 downto 0) := (others => '0');
        signal ez
69
                         : std_logic := '0'; -- Bit de signo del resultado final
        signal sz
70
71
        -- Indicadores de si es necesario complementar los operandos
72
        signal comp_x : std_logic := '0';
73
        signal comp_y : std_logic := '0';
74
75
        -- Funci n que retorna la posici n del primer '1' m s significativo
76
        function find_one (x0: std_logic_vector) return integer is
77
            variable found : boolean;
variable index : integer;
78
79
        begin
80
81
            found := False;
82
            for i in x0'length-1 downto 0 loop
83
                if x0(i) = '1' and not found then
84
85
                     found := True;
                     index := i;
86
                end if;
            end loop;
88
89
            if index < 0 then
                index := 0;
91
            end if:
92
94
            return index:
        end function;
95
96
97
   begin
98
        -- Negaci n condicional del operando Y si se desea realizar una resta
99
        Y_{aux} \leftarrow not(Y(N-1)) & Y(N-2 downto 0) when ctrl = '1' else Y;
        -- C lculo de exponentes con bit adicional para comparaci n
        ex_aux <= '0' & unsigned(X(NF+NE-1 downto NF));</pre>
103
        ey_aux <= '0' & unsigned(Y_aux(NF+NE-1 downto NF));</pre>
104
        resta_E <= ex_aux - ey_aux;</pre>
107
        -- Determinaci n del operando con mayor exponente. Se reordenan si es necesario.
108
        X_p <= unsigned(Y_aux) when resta_E(NE) = '1' else unsigned(X);</pre>
        Y_p <= unsigned(X)
                                when resta_E(NE) = '1' else unsigned(Y_aux);
        -- Extracci n de campos
112
        sx_p \ll X_p(NE+NF);
113
        sy_p \ll Y_p(NE+NF);
        ex_p <= X_p(NF+NE-1 downto NF);</pre>
115
        ey_p <= Y_p(NF+NE-1 downto NF);</pre>
        fx_p \ll X_p(NF-1 \text{ downto } 0);
117
        fy_p \le Y_p(NF-1 \text{ downto 0});
118
        mx_p <= '1' & fx_p;
119
        my_p <= '1' & fy_p;
120
        -- Determinaci n de si se requiere complemento a 2
        comp_x <= '1' when sx_p = '1' else '0';
        comp_y <= '1' when sy_p = '1' else '0';
        -- Preparaci n de significandos para el desplazamiento
126
        mx_2p(NF downto 0) <= mx_p;</pre>
        my_2p(NF downto 0) <= my_p;</pre>
128
129
        -- Alineaci n de los significandos de acuerdo a los exponentes
        mx_3p <= '0' & '0' & (mx_2p sll to_integer(ex_p));</pre>
131
```



```
my_3p <= '0' & '0' & (my_2p sll to_integer(ey_p));</pre>
        -- Aplicaci n de complemento si es necesario
        mx_4p \ll (not(mx_3p) + 1) when comp_x = '1' else mx_3p;
        my_4p \ll (not(my_3p) + 1) when comp_y = '1' else my_3p;
136
137
        -- Suma efectiva de los significandos
138
        suma \le mx_4p + my_4p;
139
140
        -- Determinaci n del signo del resultado final
141
142
        sz \le suma(NF+2**(NE)+1);
143
        -- Aplicaci n de complemento si el resultado fue negativo
144
        suma_p <= suma when sz = '0' else (not(suma) + 1);</pre>
145
146
        -- Normalizaci n del resultado
147
        fz_aux <= suma_p sll (suma_p'length - find_one(std_logic_vector(suma_p)));</pre>
        fz_aux_p <= fz_aux(fz_aux'length-1 downto fz_aux'length-NF);</pre>
149
        -- C lculo del nuevo exponente
        ez_aux <= to_signed(find_one(std_logic_vector(suma_p)) - NF, NE+1);</pre>
154
        -- Saturaci n del exponente y ajuste de la mantisa
        ez <= E_MAX(NE-1 downto 0) when to_integer(ez_aux) > to_integer(E_MAX) else
156
              E_MIN(NE-1 downto 0) when to_integer(ez_aux) < to_integer(E_MIN) else
              ez_aux(NE-1 downto 0);
157
158
        fz <= (others => '1') when to_integer(ez_aux) > to_integer(E_MAX) else
159
              (others => '0') when to_integer(ez_aux) < to_integer(E_MIN) else
160
161
              fz_aux_p;
162
        -- Construcci n del resultado final
163
        Z <= sz & std_logic_vector(ez) & std_logic_vector(fz);</pre>
165
    end architecture behavioral;
```

Listing 2: Código VHDL del multiplicador

4. Análisis de los Resultados

Para validar los resultados de los códigos, se implementaron diversos bancos de prueba que permitieron realizar simulaciones utilizando GHDL y GTKWave. Dado que se cuenta con múltiples archivos de prueba, a continuación se presenta únicamente una corrida correspondiente a un archivo de prueba representativo.

4.1. Test Bench: Multiplicador

TB MULTIPLICADOR.VHD

```
-- Materia: Sistemas digitales
   -- Alumno: Batallan David Leonardo
   -- Padron: 97529
   library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   use std.textio.all;
10
   entity tb_fpmul is
12
   end entity tb_fpmul;
13
   architecture tb_arch of tb_fpmul is
14
15
       constant FILE_PATH : string := "../../Archivos_de_Prueba/fmul_21_7.txt";
16
17
       constant TCK
                             : time := 20 ns; -- Ciclo de reloj
                            : natural := 21; -- Bits de la mantisa
: natural := 7; -- Bits del exponente
       constant F SIZE
18
       constant EXP_SIZE
19
       constant WORD_SIZE : natural := EXP_SIZE + F_SIZE + 1; -- Total de bits (incluye bit de signo)
20
21
22
                         : std_logic := '0';
       signal x_file
                        : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
23
                        : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
24
       signal y_file
       signal z_file : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
```



```
signal z_dut
                      : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
27
28
        signal ciclos
                         : integer := 0;
29
        signal errores : integer := 0;
30
31
        file datos : text open read_mode is FILE_PATH;
32
33
   begin
34
        clk <= not(clk) after TCK/2; -- Generador de reloj</pre>
35
36
37
        Test_Sequence: process
            variable 1
                        : line:
38
39
            variable ch : character := ' ';
            variable aux : integer;
40
41
        begin
            while not(endfile(datos)) loop
                wait until rising_edge(clk);
43
                 -- Incremento de contador de ciclos (uso opcional para depuraci n)
44
                ciclos <= ciclos + 1;
45
                 -- Lectura de una l nea del archivo de pruebas
46
                readline(datos, 1);
47
                 -- Lectura del primer operando (X) desde la l nea
48
                read(1. aux):
49
50
                x_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
                  - Lectura del car cter separador
51
                read(1, ch);
53
                 - Lectura del segundo operando (Y)
                read(1, aux);
54
                y_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
56
                   Lectura del siguiente separador
                read(1, ch);
57
                 -- Lectura del valor esperado de salida (Z)
                read(1, aux);
59
60
                z_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
61
            end loop;
62
            file_close(datos); -- Cierre del archivo de entrada
63
65
            -- Finalizaci n expl cita de la simulaci n
            assert false report
66
                "Finudeulausimulacion" severity failure;
67
68
69
        end process Test_Sequence;
71
        -- Instancia del m dulo a probar (DUT)
        DUT: entity work.fp_mul(behavioral)
72
        generic map(
73
            N => WORD_SIZE,
74
75
            NE => EXP_SIZE
76
77
        port map(
            X => x_file,
78
            Y => y_file,
79
            Z \Rightarrow z_dut
80
       ):
81
82
        -- Proceso de verificaci n: compara la salida del DUT con la referencia
83
84
        verificacion: process(clk)
85
        begin
            if rising_edge(clk) then
86
                assert to_integer(unsigned(z_file)) = to_integer(unsigned(z_dut)) report
87
                     "Error: _Salida_del_DUT_no_coincide_con_referencia_(salida_del_DUT_=_" &
88
                     integer 'image(to_integer(unsigned(z_dut))) &
89
                     ",usalidaudeluarchivou=u" &
90
                     integer'image(to_integer(unsigned(z_file))) & ")"
91
                    severity warning;
92
                 - Contador de errores si hay discrepancia
94
                if to_integer(unsigned(z_file)) /= to_integer(unsigned(z_dut)) then
95
                    errores <= errores + 1;
                end if:
97
            end if;
98
        end process;
99
100
   end architecture tb_arch;
```

Listing 3: Código VHDL del multiplicador



4.2. Test Bench: Sumador Restador

TB SUMADOR RESTADOR.VHD

```
-- TP 2
   -- Materia: Sistemas diaitales
   -- Alumno: Batallan David Leonardo
   -- Padron: 97529
   library IEEE;
  use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
   use std.textio.all:
1.0
   entity tb_fpsubadd is
11
   end entity tb_fpsubadd;
12
13
   architecture tb_arch of tb_fpsubadd is
15
       -- Ruta al archivo de prueba con los casos de test
16
       constant FILE_PATH : string := "../../Archivos_de_Prueba/fsub_12_6.txt";
17
18
19
       -- Par metros de reloj y formato flotante
       constant TCK
                           : time := 20 ns; -- Per odo del reloj
20
                            : natural := 12; -- Bits para la mantisa
: natural := 6; -- Bits para el exponente
21
       constant F_SIZE
       constant EXP_SIZE
       constant WORD_SIZE : natural := EXP_SIZE + F_SIZE + 1; -- Tama o total de palabra (signo + exponente
            + mantisa)
       -- Se ales internas
25
       signal clk
                     : std_logic := '0';
26
       signal ctrl_tb : std_logic := '1'; -- Control para la operaci n ('1' = resta)
27
28
       -- Operandos y resultado esperados desde archivo
                       : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
       signal x_file
30
                        : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
31
       signal y_file
                      : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
       signal z_file
33
       -- Resultado producido por el DUT
34
                       : std_logic_vector(WORD_SIZE-1 downto 0) := (others => '0');
35
       signal z_dut
36
37
       -- Contadores de ciclos y errores
       signal ciclos : integer := 0;
38
39
       signal errores : integer := 0;
        -- Archivo de texto con los vectores de prueba
41
       file datos : text open read_mode is FILE_PATH;
42
43
  begin
44
45
       -- Generador de reloj
46
       clk <= not(clk) after TCK / 2;</pre>
47
        - Proceso de lectura y aplicaci n de vectores de prueba
49
50
       Test_Sequence: process
           variable 1
                       : line;
51
52
           variable ch : character := ' ';
           variable aux : integer;
53
       begin
54
           while not(endfile(datos)) loop
               wait until rising_edge(clk);
56
57
                -- Incrementa el ciclo ( til para debugging)
58
                ciclos <= ciclos + 1;
59
60
                -- Lee una l nea del archivo
62
               readline(datos, 1);
63
                -- Lee los valores en el orden: X (entero), espacio, Y (entero), espacio, Z esperado (entero)
               read(1, aux);
65
               x_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
66
67
               read(1, ch); -- Espacio
68
69
               read(1, aux);
70
71
                y_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
```



```
read(1, ch); -- Espacio
74
75
                  read(1, aux);
76
                  z_file <= std_logic_vector(to_unsigned(aux, WORD_SIZE));</pre>
77
             end loop:
78
             file_close(datos); -- Cierre del archivo al finalizar
79
80
              -- Finaliza la simulaci n cuando se termina el archivo
81
             assert false report
82
                  "Fin⊔de⊔la⊔simulaci n" severity failure;
83
84
        end process Test_Sequence;
85
86
            Instanciaci n del DUT (Device Under Test)
87
        DUT: entity work.fp_subadd(behavioral)
88
         generic map(
             N => WORD_SIZE,
90
             NE => EXP_SIZE
91
92
         port map(
93
                   => x_file,
             Х
94
             Y
                   => y_file,
95
             ctrl => ctrl_tb,
96
97
                   => z_dut
98
99
            Proceso de verificaci n autom tica
        verificacion: process(clk)
        begin
             if rising_edge(clk) then
                  assert to_integer(unsigned(z_file)) = to_integer(unsigned(z_dut)) report
104
                       "Error:_{\sqcup}la_{\sqcup}salida_{\sqcup}del_{\sqcup}DUT_{\sqcup}no_{\sqcup}coincide_{\sqcup}con_{\sqcup}el_{\sqcup}valor_{\sqcup}esperado._{\sqcup}DUT_{\sqcup}=_{\sqcup}" &
                       integer 'image(to_integer(unsigned(z_dut))) &
106
                       ",⊔esperado⊔=⊔" &
                       integer 'image(to_integer(unsigned(z_file))) & "."
108
                       severity warning:
                  -- Acumula errores para evaluaci n posterior
111
                  if to_integer(unsigned(z_file)) /= to_integer(unsigned(z_dut)) then
                       errores <= errores + 1;
113
114
                  end if:
             end if:
         end process;
117
    end architecture tb_arch;
```

Listing 4: Código VHDL del multiplicador

4.3. Multiplicador

En el caso del multiplicador, el resultado final presenta varios errores en distintos archivos de prueba. No obstante, estos errores se atribuyen tanto a los archivos de prueba como al diseño planteado por la cátedra. En dicho diseño se especifica que no se consideran números denormales, lo cual implica que el campo E, que representa el exponente en formato exceso, puede tomar valores desde 0 hasta $2^{N_E} - 1$, donde N_E es el número de bits de dicho campo. Esta convención difiere de la norma IEEE 754¹, donde el valor $2^{N_E} - 1$ está reservado para casos especiales², por lo que el valor máximo representable para E es $2^{N_E} - 2$.

Considerando lo anterior y los resultados obtenidos en la simulación, se observa que el método utilizado para generar los archivos de prueba sí tiene en cuenta esta particularidad. Por ello, los errores detectados se originan al truncar el máximo representable al valor $E = 2^{N_E} - 1$, mientras que el archivo indica un resultado con $E = 2^{N_E} - 2$.

Además, sólo se detectó un error relacionado con las mantisas, en el cual la diferencia radica en los valores de estas. En este caso particular, se asume que el error proviene del archivo de prueba.

A continuación, se presenta una imagen de la simulación de la multiplicación para el archivo $fmul_21_7.txt$ (Figura 1), así como un ejemplo de los errores mencionados (Figura 2).

¹Verificar esta afirmación

²Investigar cuál es exactamente el caso reservado






Figura 1: Simulacion multiplicación fmul_21_7.txt




Figura 2: Error

4.3.1. Sumador/Restador

En el caso del sumador/restador, no se observaron errores significativos, salvo por algunos casos puntuales en los que las diferencias se presentan en las mantisas. Al igual que en el caso del multiplicador, estos errores se atribuyen a inconsistencias en los archivos de prueba.

Se incluyen muestras de la simulación para los archivos $fsub_12_6.txt$ y $fadd_12_6.txt$, que se ilustran en las figuras 3 y 4, respectivamente.

Es importante destacar que en las simulaciones de la suma se detecta un error que ocurre en el tiempo cero, antes del primer flanco de reloj, cuando todas las señales están en '0'. Para el archivo seleccionado como ejemplo, se registran dos errores similares a los mencionados anteriormente, tal como se muestra en la figura 5.






Figura 3: Resta




Figura 4: Suma




Figura 5: Suma error

5. Sintesis

Para esta sección, se llevó a cabo la síntesis del diseño sobre el dispositivo FPGA xc7a15tftg256-1 utilizando la herramienta Vivado. Este software permite visualizar cómo se implementa el circuito descrito en VHDL dentro del dispositivo.



En cuanto a los esquemáticos generados, las imágenes resultaron ser de un tamaño considerablemente grande, lo cual dificulta su inclusión adecuada en este informe. Por este motivo, no se adjuntan en el presente documento, ya que su incorporación no aportaría valor significativo.

5.1. Multiplicación

El esquemático RTL se presenta en la Figura 6. En cambio, el esquemático correspondiente a la implementación física resultó ser demasiado extenso para incluirlo en este informe.

Otro resultado relevante es el resumen de recursos utilizados en el diseño, el cual detalla la cantidad de Flip-Flops, LUTs y puertos de entrada/salida (IO) necesarios para la implementación en el dispositivo. Este resumen, junto con el reporte de tiempos, se muestra en las Figuras 7 y 8, respectivamente.




Figura 6: Síntesis Multiplicador



Resource	Utilization	Available	Utilization %
LUT	42	10400	0.40
DSP	1	45	2.22
Ю	60	170	35.29

Figura 7: Recursos multiplicador

Design Timing Summary

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS):	inf	Worst Hold Slack (WHS):	inf	Worst Pulse Width Slack (WPWS):	NA
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	NA
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	NA
Total Number of Endpoints:	20	Total Number of Endpoints:	20	Total Number of Endpoints:	NA

There are no user specified timing constraints.

Figura 8: Resumen de tiempos

5.2. Suma/Resta

A diferencia del multiplicador, tanto los esquemáticos RTL como los de implementación resultaron demasiado extensos para incluirlos en este informe.

Finalmente, se presenta el resumen de recursos utilizados y el reporte de tiempos en las Figuras 9 y 10, respectivamente.

Resource	Utilization	Available	Utilization %
LUT	840	10400	8.08
IO	61	170	35.88

Figura 9: Recursos sumador

Setup		Hold		Pulse Width		
Worst Negative Slack (WNS):	inf	Worst Hold Slack (WHS):	inf	Worst Pulse Width Slack (WPWS):	NA	
Total Negative Slack (TNS):	0,000 ns	Total Hold Slack (THS):	0,000 ns	Total Pulse Width Negative Slack (TPWS):	NA	
Number of Failing Endpoints:	0	Number of Failing Endpoints:	0	Number of Failing Endpoints:	NA	
Total Number of Endpoints:	20	Total Number of Endpoints:	20	Total Number of Endpoints:	NA	

There are no user specified timing constraints.

Figura 10: Resumen de tiempos sumador

6. Conclusiones

Para concluir, es importante destacar que **VHDL es un lenguaje de descripción de hardware**. Aunque esto ya se había mencionado en el primer trabajo de la materia, en esta oportunidad se pudo apreciar con mayor profundidad al diseñar un circuito más complejo que el anterior.



Al trabajar con VHDL, se comprende que lo que realmente se está haciendo es describir conexiones físicas y comportamientos reales del hardware, lo cual implica un cambio radical respecto a pensar en términos de lenguajes de programación tradicionales.

Además, resulta interesante observar cómo el simulador ejecuta la lógica combinacional: realiza todas las asignaciones y operaciones en una sucesión de tiempos infinitesimales $\delta_1, \delta_2, \dots, \delta_n$, todos contenidos dentro de un intervalo Δ , que está determinado por el período del reloj del sistema.

Finalmente, se logró entender el funcionamiento de una unidad de punto flotante implementada completamente con lógica combinacional, sin necesidad de sincronismo. También se pudo comprobar que, en términos de síntesis, estas unidades consumen una cantidad significativa de recursos en la FPGA, especialmente el sumador/restador.

7. Repositorio del Proyecto

El código fuente y archivos relacionados están disponibles en el siguiente repositorio de GitHub: Repositorio Sistemas Digitales.