


UNIVERSITÀ DEGLI STUDI DELLA BASILICATA

Corso di Sistemi Operativi A.A. 2019/20

Esercitazione Gestione della memoria









Docente:

Domenico Daniele

Bloisi








Domenico Daniele Bloisi

- Ricercatore RTD B Dipartimento di Matematica, Informatica sensors @GPS La Engine control ed Economia Università degli studi della Basilicata http://web.unibas.it/bloisi
- SPQR Robot Soccer Team Dipartimento di Informatica, Automatica e Gestionale Università degli studi di Roma "La Sapienza" http://spqr.diag.uniroma1.it





Ricevimento

- In aula, subito dopo le lezioni
- Martedì dalle 11:00 alle 13:00 presso: Campus di Macchia Romana Edificio 3D (Dipartimento di Matematica, Informatica ed Economia) Il piano, stanza 15

Email: domenico.bloisi@unibas.it



Credits

Alcuni esercizi derivano dai contenuti del corso

```
"Sistemi Operativi" del Prof. Giorgio Grisetti <a href="https://sites.google.com/diag.uniroma1.it/sistemi-operativi-1819">https://sites.google.com/diag.uniroma1.it/sistemi-operativi-1819</a>
```

Domanda 1

Con riferimento agli algoritmi di sostituzione delle pagine

- enumerare i 4 principali algoritmi usati per tale scopo, ordinandoli in base al loro page-fault rate (dal più alto al più basso)
- evidenziare gli algoritmi che soffrono dell'anomalia di Belady

Risposta Domanda 1

Gli algoritmi FIFO e second chance soffrono dell'anomalia di Belady

L'algoritmo OPT garantisce il minimo tasso di page fault, seguito da LRU (che è una approssimazione di OPT). Second chance (FIFO modificato) produce un numero maggiore di page fault rispetto a LRU, ma inferiore rispetto a FIFO.

ordine	algoritmo	presenza dell'anomalia di Belady
1	FIFO	SI
2	Second chance	SI
3	LRU	NO
4	Optimal replacement	NO

Domanda 2

Quali sono le principali differenze tra un indirizzo logico e un indirizzo fisico? Da chi vengono generati?

Risposta Domanda 2

Un indirizzo logico non si riferisce ad un indirizzo realmente esistente in memoria. Esso è, in realtà, un indirizzo astratto generato dalla CPU, che verrà poi tradotto in un indirizzo fisico tramite la Memory Management Unit (MMU).

Un indirizzo fisico si riferisce a una locazione esistente della memoria e non è generato dalla CPU, bensì dalla MMU.

Sia data la seguente successione di riferimenti alle pagine di memoria:


1 2 9 2 7 4 8 9 1 2 3 9 5 1 3

Si assuma


- di avere una tabella delle pagine di 3 elementi, gestita con politica Optimal Replacement
- che T_{ma} e T_{pf} siano rispettivamente i tempi di accesso in memoria e di gestione del page fault
- 1. Quale è il tempo di accesso effettivo in memoria per la situazione descritta?
- 2. Quale è la probabilità di avere un page fault?

algoritmo ottimale di sostituzione delle pagine (optimal replacement) → sostituire la pagina che non verrà usata per il periodo di tempo più lungo.

tempo di accesso effettivo (EAT) = $n_page_hit \times T_{ma} + n_page_fault \times T_{pf}$



L'evoluzione della tabelle delle pagine per la successione di riferimenti è riportata sotto (in verde sono evidenziati i page hit, in rosso i page fault).




Il tempo effettivo di accesso (Effective Access Time) sarà

$$T_{EAT} = 6 \times T_{ma} + 9 \times T_{pf}$$

La probabilità di page fault sarà del 60%, ottenuta come $p_{of} = 9 / 15 = 0.6$

Considerando la stessa situazione descritta nell'esercizio 1, calcolare di quanto aumentano le prestazioni incrementando la dimensione della tabella delle pagine a 4 elementi.


L'evoluzione della tabelle delle pagine per la successione di riferimenti data è riportata sotto (in verde sono evidenziati i page hit, in rosso i page fault).



Il tempo effettivo di accesso (Effective Access Time) sarà

$$T_{EAT} = 7 \times T_{ma} + 8 \times T_{pf}$$

La probabilità di page fault sarà del 53%, ottenuta come $p_{pf} = 8 / 15 = 0.53$



Rispetto a una tabella delle pagine di 3 elementi, usando una tabella a 4 elementi la probabilità di page fault passa da 0.60 a 0.53, ottenendo, quindi, un miglioramento delle prestazioni pari al 7%

Sia data la seguente successione di riferimenti alle pagine di memoria:


1 3 3 2 3 7 8 3 8 1 3 8 8 3

Si assuma

- di avere una tabella delle pagine di 2 elementi, gestita con politica Last Recently Used (LRU)
- che T_{ma} e T_{pf} siano rispettivamente i tempi di accesso in memoria e di gestione del page fault
- 1. Quale è il tempo di accesso effettivo in memoria per la situazione descritta?
- 2. Quale è la probabilità di avere un page fault?

La **sostituzione LRU** associa a ogni pagina l'istante in cui è stata usata per l'ultima volta. Quando occorre sostituire una pagina, l'algoritmo LRU sceglie quella che non è stata usata per il periodo più lungo.

tempo di accesso effettivo (EAT) = $n_page_hit \times T_{ma} + n_page_fault \times T_{pf}$



L'evoluzione della tabelle delle pagine per la successione di riferimenti data è riportata sotto (in verde sono evidenziati i page hit, in rosso i page fault).




Il tempo effettivo di accesso (Effective Access Time) sarà $T_{EAT} = 5 \times T_{ma} + 9 \times T_{pf}$

La probabilità di page fault sarà del 64%, ottenuta come $p_{of} = 9 / 14 = 0.64$

Considerando la stessa situazione descritta nell'esercizio 3, calcolare di quanto aumentano le prestazioni incrementando la dimensione della tabella delle pagine a 4 elementi.


L'evoluzione della tabelle delle pagine per la successione di riferimenti data è riportata sotto (in verde sono evidenziati i page hit, in rosso i page fault).



Il tempo effettivo di accesso (Effective Access Time) sarà

$$T_{EAT} = 8 \times T_{ma} + 6 \times T_{pf}$$

La probabilità di page fault sarà del 42%, ottenuta come $p_{pf} = 6 / 14 = 0.42$



Rispetto a una tabella delle pagine con 2 elementi, usando una tabella a 4 elementi la probabilità di page fault passa da 0.64 a 0.42, ottenendo, quindi, un miglioramento delle prestazioni pari al 21%

Sia data la seguente successione di riferimenti alle pagine di memoria:

1 2 3 4 2 1 5 6 2 1 1 3 7 6 3

Si assuma

- di avere una tabella delle pagine di 3 elementi, gestita con politica FIFO
- che T_{ma} e T_{pf} siano rispettivamente i tempi di accesso in memoria e di gestione del page fault
- 1. Quale è il tempo di accesso effettivo in memoria per la situazione descritta?
- 2. Quale è la probabilità di avere un page fault?

Sia data la seguente successione di riferimenti alle pagine di memoria:

7 2 3 1 2 5 3 4 6 7 7 1 0 5 4

Si assuma

- di avere una tabella delle pagine di 4 elementi, gestita con politica FIFO
- che T_{ma} e T_{pf} siano rispettivamente i tempi di accesso in memoria e di gestione del page fault
- 1. Quale è il tempo di accesso effettivo in memoria per la situazione descritta?
- 2. Quale è la probabilità di avere un page fault?



UNIVERSITÀ DEGLI STUDI DELLA BASILICATA

Corso di Sistemi Operativi A.A. 2019/20

Esercitazione Gestione della memoria







Docente:

Domenico Daniele



Output Device

Central Processing Unit

Arithmetic/Logic Unit



