


HBM의 주연 자리는 흔들리고 있는가?


샌디스크의 도발적 특허가 쏘아올린 'HBM 종말론'의 실체와 AI 메모리의 새로운 청사진



샌디스크의 급진적 상상력: 낸드 위로 올라간 프로세서

PREMIUM ENGINEERING ANALYSIS & ARCHITECTURAL DRAFTING

현재의 아키텍처: HBM 중심 구조




The Myth (시장의 오해)

Market Perception

HBM은 조연으로 강등되고, 저렴한 NAND가 그 자리를 완벽히 대체할 것이다.




샌디스크 특허 아키텍처: HBF 중심 구조



The Reality (기술적 현실)


Technical Fact

이는 아직 검증되지 않은 특허적 상상력에 불과합니다.
실제 구현을 위해서는 열(Heat), 전력, 수명, 수율의 거대한 물리적 한계를 극복하는 고도의 엔지니어링이 필요합니다.



The Challenger: 왜 차세대 AI 메모리로 NAND가 지목되었나?

PREMIUM ENGINEERING ANALYSIS & ARCHITECTURAL DRAFTING




샌디스크 1세대 HBF 타겟 (2026-2027 목표)

초기 타겟 용량: 512GB / 대역폭: 1.6TB/s
2세대 확장 타겟 대역폭: 2.0TB/s 이상 달성

속도의 연금술: 느린 낸드로 어떻게 초당 테라바이트(TB/s)를 달성하는가?


PREMIUM ENGINEERING ANALYSIS & ARCHITECTURAL DRAFTING

NAND 단일 셀의 물리적 한계: 1차선 국도



셀 자체의 물리적 읽기/쓰기 속도는 근본적으로 DRAM(HBM)보다 느립니다.

HBF의 극단적 병렬화 (Extreme Parallelism): 100차선 초고속 고속도로




Key Takeaway

HBF의 테라바이트급 속도는 개별 셀의 혁신이 아닙니다. 채널(Channel), 다이(Die), 플레인(Plane)을 수십 겹으로 쪼개어 한 번에 쏟아내는 아키텍처 차원의 '극한의 병렬화'와 이를 제어하는 시스템 로직의 승리입니다.

HBF의 첫 번째 딜레마: 용량을 취할 것인가, 속도와 수명을 취할 것인가?


PREMIUM ENGINEERING ANALYSIS & ARCHITECTURAL DRAFTING

pSLC 모드 (Single-Level Cell)




- 구조: 셀 하나당 1비트 저장
- 장점: 초고속 읽기/쓰기, 높은 안정성, 긴 수명(Endurance)
- 단점: 총 용량이 1/3 ~ 1/4로 급감하여 HBF의 핵심 강점인 '밀도'가 크게 희석됨

TLC / QLC 모드 (Multi-Level Cell)



- 구조: 셀 하나당 3~4비트 저장 (8~16단계의 미세 전압 구분)
- 장점: 압도적인 대용량과 궁극의 비용 효율성(Cost per GB)
- 단점: 읽고 쓰는 과정의 복잡도 극대화, 에러 확률 상승, 수명(PE Cycle) 단축




HBF 엔지니어링의 과제


이 두 극단 사이에서 AI 데이터 워크로드에 정확히 부합하는 최적의 스위트 스팟(Sweet Spot)을 찾아야 합니다.

Achilles Heel 1: 열(Heat)과 보존성(Retention)의 위기

PREMIUM ENGINEERING ANALYSIS & ARCHITECTURAL DRAFTING



열 가속 평가 (Arrhenius Equation 반영)




부하량에 따라 데워졌다 식었다를 반복하는 가혹한 GPU 인접 환경. 지속적인 열 스트레스는 NAND 셀 내부 전자의 누수(Leakage)를 촉발하여 장기 데이터 보존(Retention) 능력을 급격히 저하시킵니다.

Achilles Heel 2: 마모(Wear)와 쓰기 증폭의 저주


PREMIUM ENGINEERING ANALYSIS & ARCHITECTURAL DRAFTING

절연막 마모 메커니즘


1단계: 정상 상태
(건강한 절연막)




2단계: PE 사이클 누적
(전자가 통과하며
미세 균열 발생)



3단계: 누설 발생
(손상된 막을 통해
데이터 유실)



쓰기 증폭 현상 (Write Amplification)



쓰기 증폭의 역설


10GB의 데이터를 기록하기 위해 내부 공간을 정리하는 과정에서 실제 낸드 셀에는 30GB 분량의 물리적 마모가 발생합니다. AI 연산 중 발생하는 잦은 데이터 교체는 곧 HBF 수명의 치명적인 고갈로 이어집니다.

시스템 레벨의 복잡성: 낸드는 결코 혼자 동작하지 않는다

PREMIUM ENGINEERING ANALYSIS & ARCHITECTURAL DRAFTING

1. 컨트롤러 & 웨어 레벨링 (Wear Leveling)

특정 셀에 마모가 집중되지 않도록 데이터를 물리적 공간 전체에 고르게 분산 배치하는 지능형 스토리지 라우팅.



2. 강력한 ECC (오류 정정, LDPC)


손상된 비트를 실시간으로 확률적으로 추론하고 복원하는 고도의 연산 로직. (면적과 전력 소모의 주범)

0 1 0 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1

$$|Bit\rangle = \sum_{i=1}^m + \frac{1}{2} (x_y^2 - \hbar |g_y^2) \quad \text{AND}$$


3. 동적 격리 (Dynamic Isolation)

에러율이 한계치를 초과한 불량 다이를 실시간으로 감지하고 시스템 데이터 경로에서 영구 격리.



4. 열 설계 분리 (Thermal Isolation)

GPU 연산부의 열이 메모리부로 전도되는 것을 막기 위한 고정밀 패키징 및 방열 경로 분리 설계.



Insight: HBF의 진정한 난관은 메모리의 단순 적층이 아닙니다. 이 거대한 하드웨어/소프트웨어 오류 보정 시스템을 GPU 바로 옆 좁은 공간에 우겨넣는 통합 설계 능력에 있습니다.

Data Workload Mismatch: HBF는 모든 데이터를 감당할 수 없다

PREMIUM ENGINEERING ANALYSIS & ARCHITECTURAL DRAFTING

Model Weights (모델 가중치)



Static Large Data Blocks

- 데이터 성격: 읽기 중심 (Read-heavy). 한 번 학습 되면 값이 거의 변하지 않음.
- 메모리 요구사항: 무거운 대용량, 전원 차단 시 보존(비휘발성).

HBF 적합도: Perfect Match

- 결론: 낸드의 약점인 마모(PE Cycle)를 자극하지 않고 대용량의 이점만을 완벽히 취할 수 있는 최적의 타겟.

KV Cache (컨텍스트 캐시)



Fast Cyclical Data Overwriting

- 데이터 성격: 쓰기 중심 (Write-heavy). 추론 과정에서 쉼 없이 생성되고 즉각적으로 지워짐.
- 메모리 요구사항: 초고속 지연시간, 무한대에 가까운 쓰기 내구성.


HBF 적합도: Fatal Mismatch

- 결론: 심각한 쓰기 증폭(Write Amplification)을 유발하여 낸드의 물리적 수명을 순식간에 고갈시킴. HBM이나 별도의 네트워크 계층에 잔류해야 함.

Industry Strategy 1: 패키지 안으로 파고든 SK 하이닉스

전략의 핵심: On-package 결합

GPU 바로 옆 최단 거리에 위치하여 지연시간을 최소화하고 모델 가중치를 위한 초고속/대용량 보완재로 작동.



기술 융합의 시너지

샌디스크의 NAND 원천 기술(웨이퍼 본딩, 내부 컨트롤러)과 SK 하이닉스의 독보적인 HBM 제조 노하우(TSV, 고단 적층, 고대역폭 패키징)의 물리적 결합.

표준화 패스트트랙 (OCP 주도)

전통적인 JEDEC 표준화 대신, 목표 중심적이고 속도전이 가능한 OCP(Open Compute Project) 워크스트림을 통해 AI 시장의 급변하는 요구사항을 실시간으로 반영.

Industry Strategy 2: 랙(Rack) 스케일로 확장하는 엔비디아와 삼성

연산 코어 (Vera Rubin System)

GPU와 CPU가 결합된
초고속 연산 전용 팟(Pod).
발열 최적화를 위해
스토리지를 외부로 분리.

독립 스토리지 스케일업 (CMX & Enterprise SSD)

페타바이트급 고성능 독립 스토리지.
열과 수명 관리가 완전히 분리되며
교체 편의성 극대화.

스펙트럼-X (네트워크 패브릭)

수많은 GPU가 하나의 거대한
컨텍스트 메모리를 공유할 수
있도록 묶어주는 초고속 망관.

Key Differentiator (핵심 차별점)


NAND를 열이 끓는 좁은 GPU 패키지 내부에 억지로 밀어넣지 않습니다.
물리적으로 분리된 랙 단위로 스케일업하여 무한한 용량 확장성, 열 제어의 독립성,
부품 교체의 경제성을 극대화하는 완전히 다른 철학의 접근입니다.

AI 메모리 확장을 위한 3가지 전략적 경로 비교

	On-package HBF (SK Hynix / SanDisk)	Networked CMX (Nvidia)	Enterprise SSD (Samsung)
물리적 위치	GPU 패키지 내부 (Interposer 위)	랙(Rack) 단위 독립 네트워크 계층	범용 데이터 센터 스토리지 랙
주력 타겟 데이터	모델 가중치 (Read 중심)	KV Cache (Write 중심)	영구 보관 데이터, 콜드 데이터
핵심 장점	최단 지연 시간 달성, 와트당 성능 극대화	무한한 확장성, 열/수명 관리의 완벽한 독립, 여러 GPU 간 데이터 공유	압도적 대용량, 수십 년간 검증된 신뢰성과 경제성
해결 과제	극심한 열 관리, 마모 제어, 복잡한 칩 레벨 시스템 통합	네트워크 지연 시간(Network Latency)의 병목 최소화	PCIe 대역폭 한계로 인한 데이터 공급 지연


Source: Industry Analysis

Synthesis: 대체가 아닌 공존의 '새로운 AI 메모리 계층도'



Synthesis Insight

HBF가 HBM을 죽이는 것이 아닙니다. 과거 HBM 하나에 과도하게 집중되었던 하중이, 데이터의 성질(가중치 vs 캐시)과 지연시간 요구사항에 맞춰 가장 정밀한 자기 자리를 찾아 다층화되는 진화의 과정입니다.



Checklist for the Future: 2026-2027 HBF 상용화 관전 포인트

☐ | 01 | 목표 성능의 실증 (Throughput)

2026년 하반기 출하될 첫 HBF 샘플이 실험실 벤치마크가 아닌 실제 시스템 구동 환경에서 초당 1.6TB 대역폭을 지속적으로 유지하는가?

☐ | 02 | 가혹 환경에서의 보존성 (Retention under Thermal Load)

수백 와트를 발산하는 GPU 인접 환경의 지속적인 온도 변화 속에서도 RBER(Raw Bit Error Rate)을 상용 기준치 이내로 방어할 수 있는가?

☐ | 03 | 면적과 전력의 트레이드오프 (Die Area & Power Limits)

강력한 수준의 오류 정정(ECC) 로직과 컨트롤러가 칩 패키지의 물리적 면적과 한정된 전력 버짓을 얼마나 잠식하는가?


☐ | 04 | 인터페이스 표준화의 주도권 (Standardization)

HBF 내부의 결함 관리를 자체 컨트롤러에 맡길 것인가, 아니면 상위 시스템(GPU)이 직접 관리하게 할 것인가? (OCP 표준화 논의의 향방)

☐ | 05 | 하이퍼스케일러와 엔비디아의 선택 (Market Adoption)

데이터센터 패권을 쥔 클라우드 빅테크들이 SK의 On-package HBF 방식을 채택할 것인가, 엔비디아 주도의 Networked Rack 스케일 확장에 베팅할 것인가?

Conclusion: HBM의 시대는 저물지 않는다. 역할이 재배치될 뿐이다.



매력적인 발상

NAND를 GPU 패키지 안으로 끌어오는 HBF 전략은, AI 인프라가 당면한 폭발적 비용 증가와 전력 고갈 문제를 해결할 수 있는 가장 혁신적이고 매력적인 아키텍처적 접근입니다.

엔지니어링의 현실

하지만 NAND는 DRAM과 근본적으로 다른 물리적 한계(마모와 열화)를 지닙니다. 단순한 메모리 적층을 넘어, 열과 오류를 완벽히 통제하는 극한의 시스템 보정 설계가 완성될 때 비로소 현실화될 것입니다.

패러다임의 전환

AI 반도체의 기술 경쟁력은 이제 단순히 '누가 칩을 가장 빠르게 만드는가'를 넘어섰습니다. '누가 가장 거대한 스케일의 이질적 데이터들을 안정적으로 공존시키는가'라는 거시적 시스템 아키텍처의 싸움으로 이동했습니다.