

# Microarquitectura - Estado del arte de la Tecnología

Alejandro Furfaro

26 de agosto de 2025

#### **Temario**

- Tecnología de Integración
  - En solo poco más de 50 años
  - Métricas
  - Consumo: Una perspectiva "mas física"

#### **Temario**

- Tecnología de Integración
  - En solo poco más de 50 años
  - Métricas
  - Consumo: Una perspectiva "mas física"


#### Ley de Moore



"The number of transistors incorporated in a chip will approximately double every 24 months."

- Gordon Moore, Intel co-founder.
- ©Cortesía Intel

## Evolución Tecnológica. Ej: Intel



## Evolución Tecnológica


90 nm 2003 65 nm 2005 45 nm 2007 32 nm 2009 22 nm 2011











Strained Silicon

High-k Metal Gate


Tri-Gate

Evolución de las tecnologías de integración. © Cortesía Intel.

Los progresos en Scaling se logran en base a modificaciones permanentes en la estructura de los transistores y en los materiales que los componen.




Microscópica de una célula del virus de la gripe.




Microscópica de una célula del virus de la gripe.



Dos FinFET de 5 nm (Vista en un Microscopio termoeléctrico).




Microscópica de una célula del virus de la gripe.




Dos FinFET de 5 nm (Vista en un Microscopio termoeléctrico).

• 2012: Primer implementación con transistores MOS tri-gate en 22 nm.








Dos FinFET de 5 nm (Vista en un Microscopio termoeléctrico).

- 2012: Primer implementación con transistores MOS tri-gate en 22 nm.
- 2014: Implementación Nodo Tecnológico de 14 nm.








Dos FinFET de 5 nm (Vista en un Microscopio termoeléctrico).

- 2012: Primer implementación con transistores MOS tri-gate en 22 nm.
- 2014: Implementación Nodo Tecnológico de 14 nm.
- 2017: Implementación Nodo Tecnológico de 10 nm.









Dos FinFET de 5 nm (Vista en un Microscopio termoeléctrico).

- 2012: Primer implementación con transistores MOS tri-gate en 22 nm.
- 2014: Implementación Nodo Tecnológico de 14 nm.
- 2017: Implementación Nodo Tecnológico de 10 nm.
- Actualmente se trabaja en 2 a 1 nm.







Dos FinFET de 5 nm (Vista en un Microscopio termoeléctrico).

- 2012: Primer implementación con transistores MOS tri-gate en 22 nm.
- 2014: Implementación Nodo Tecnológico de 14 nm.
- 2017: Implementación Nodo Tecnológico de 10 nm.
- Actualmente se trabaja en 2 a 1 nm.
- El espesor total de un transistor de 10 nm equivale a 20 átomos de silicio. Un transistor se compone de diferentes capas de materiales, alguna de las cuales tienen 1 átomo de espesor...







Dos FinFET de 5 nm (Vista en un Microscopio termoeléctrico).

- 2012: Primer implementación con transistores MOS tri-gate en 22 nm.
- 2014: Implementación Nodo Tecnológico de 14 nm.
- 2017: Implementación Nodo Tecnológico de 10 nm.
- Actualmente se trabaja en 2 a 1 nm.
- El espesor total de un transistor de 10 nm equivale a 20 átomos de silicio. Un transistor se compone de diferentes capas de materiales, alguna de las cuales tienen 1 átomo de espesor...
- ¿Como seguimos?

## Evolución Tecnológica



Un transistor FINFET de 10 nm es 25 % mas alto y 25 % mas angosto que un FINFET de 14 nm

# Evolución Tecnológica




Figura: Velocidad de conmutación vs Scaling. Etienne Sicard. Introducing 10-nm FinFET technology in Microwind. 2017. hal-01551695


La tarea de un diseñador es permanente e inevitablemente moldeada por el rumbo de las tecnologías.

La tarea de un diseñador es permanente e inevitablemente moldeada por el rumbo de las tecnologías.

La densidad de transistores por unidad de superficie aumenta 35 % por año en promedio. (Otra forma de la ley de Moore).

La tarea de un diseñador es permanente e inevitablemente moldeada por el rumbo de las tecnologías.

- La densidad de transistores por unidad de superficie aumenta 35 % por año en promedio. (Otra forma de la ley de Moore).
- El tamaño del die aumenta 10 a 20 % por año. Esto deriva en un crecimiento en la cantidad de transistores de entre 40 % y 55 % de un año a otro.



Substitution la la velocidad de clock ya no crece. Parecería haber alcanzado un techo en los 3 GHZ aproximadamente.

- Substitution de la contraction de la contract
- 4 La capacidad de almacenamiento de las memorias DRAM crece a razón de un 40 % por año.

- Se La velocidad de clock ya no crece. Parecería haber alcanzado un techo en los 3 GHZ aproximadamente.
- 4 La capacidad de almacenamiento de las memorias DRAM crece a razón de un 40 % por año.
- Los discos rígidos aumentan su capacidad 25 a 30 % por año. Su costo por bit de almacenamiento se mantiene entre 50 y 100 veces por debajo del costo de un bit de memoria DRAM

• El proceso de un circuito integrado está caracterizado por un solo parámetro: *tamaño*, que es el mínimo valor en la dimensión de un transistor en las dimensiones *x* o *y*.

- El proceso de un circuito integrado está caracterizado por un solo parámetro: *tamaño*, que es el mínimo valor en la dimensión de un transistor en las dimensiones x o y.
- El tamaño de un transistor en 1971 era de 10 micrones.

- El proceso de un circuito integrado está caracterizado por un solo parámetro: tamaño, que es el mínimo valor en la dimensión de un transistor en las dimensiones x o y.
- El tamaño de un transistor en 1971 era de 10 micrones.
- Actualmente es de 0,0018 micrones (18A = 1,8 nm): algo mas de 5000 veces mas pequeño...

- El proceso de un circuito integrado está caracterizado por un solo parámetro: *tamaño*, que es el mínimo valor en la dimensión de un transistor en las dimensiones x o y.
- El tamaño de un transistor en 1971 era de 10 micrones.
- Actualmente es de 0,0018 micrones (18A = 1,8 nm): algo mas de 5000 veces mas pequeño...
- Los transistores se cuentan por  $mm^2$  de silicio, de modo que podemos esperar una función de incremento del tipo cuadrática.

- El proceso de un circuito integrado está caracterizado por un solo parámetro: *tamaño*, que es el mínimo valor en la dimensión de un transistor en las dimensiones x o y.
- El tamaño de un transistor en 1971 era de 10 micrones.
- Actualmente es de 0,0018 micrones (18A = 1,8 nm): algo mas de 5000 veces mas pequeño...
- Los transistores se cuentan por mm² de silicio, de modo que podemos esperar una función de incremento del tipo cuadrática.
- Otro parámetro importante en un transistor es su rendimiento.

- El proceso de un circuito integrado está caracterizado por un solo parámetro: *tamaño*, que es el mínimo valor en la dimensión de un transistor en las dimensiones x o y.
- El tamaño de un transistor en 1971 era de 10 micrones.
- Actualmente es de 0,0018 micrones (18A = 1,8 nm): algo mas de 5000 veces mas pequeño...
- Los transistores se cuentan por mm² de silicio, de modo que podemos esperar una función de incremento del tipo cuadrática.
- Otro parámetro importante en un transistor es su rendimiento.
- Al disminuir el tamaño en sentido vertical un transistor requiere reducir su tensión de alimentación. De otro modo su rendimiento decae o puede dañarse.

- El proceso de un circuito integrado está caracterizado por un solo parámetro: *tamaño*, que es el mínimo valor en la dimensión de un transistor en las dimensiones x o y.
- El tamaño de un transistor en 1971 era de 10 micrones.
- Actualmente es de 0,0018 micrones (18A = 1,8 nm): algo mas de 5000 veces mas pequeño...
- Los transistores se cuentan por  $mm^2$  de silicio, de modo que podemos esperar una función de incremento del tipo cuadrática.
- Otro parámetro importante en un transistor es su rendimiento.
- Al disminuir el tamaño en sentido vertical un transistor requiere reducir su tensión de alimentación. De otro modo su rendimiento decae o puede dañarse.
- Como no es posible cambiar la tensión de operación cada vez que se reduce la escala, la mejora en el rendimiento con cada avance en scaling no es cuadrática, sino que tiende a ser lineal.




Figura: Procesador 4004, 2300 transistores 10 micrones, 1971 ©Cortesía Intel





Figura: Procesador Core i7, 2.000.000.000 transistores 22 nm. 2012 ©Cortesía Intel



• A medida que disminuye el parámetro tamaño, los transistores ganan linealmente en rendimiento.

- A medida que disminuye el parámetro tamaño, los transistores ganan linealmente en rendimiento.
- Los "alambres" son los caminos de señal que conectan los diferentes componentes.

- A medida que disminuye el parámetro tamaño, los transistores ganan linealmente en rendimiento.
- Los "alambres" son los caminos de señal que conectan los diferentes componentes.
- Conforman los buses internos.

### Scaling

- A medida que disminuye el parámetro tamaño, los transistores ganan linealmente en rendimiento.
- Los "alambres" son los caminos de señal que conectan los diferentes componentes.
- Conforman los buses internos.
- Estos caminos de señal, en las escalas actuales y a las frecuencias de trabajo actuales generan dos problemas:

### Scaling

- A medida que disminuye el parámetro tamaño, los transistores ganan linealmente en rendimiento.
- Los "alambres" son los caminos de señal que conectan los diferentes componentes.
- Conforman los buses internos.
- Estos caminos de señal, en las escalas actuales y a las frecuencias de trabajo actuales generan dos problemas:
  - Delays.

### Scaling

- A medida que disminuye el parámetro tamaño, los transistores ganan linealmente en rendimiento.
- Los "alambres" son los caminos de señal que conectan los diferentes componentes.
- Conforman los buses internos
- Estos caminos de señal, en las escalas actuales y a las frecuencias de trabajo actuales generan dos problemas:
  - Delays.
  - Consumo de Energía.

 A pesar de que los "alambres" también se acortan a medida que reducimos las dimensiones, sus efectos no se reducen en consecuencia.

- A pesar de que los "alambres" también se acortan a medida que reducimos las dimensiones, sus efectos no se reducen en consecuencia.
- Por donde pasar un bus, es un aspecto muy complejo en el diseño.

- A pesar de que los "alambres" también se acortan a medida que reducimos las dimensiones, sus efectos no se reducen en consecuencia.
- Por donde pasar un bus, es un aspecto muy complejo en el diseño.
- Estos "nano alambres" finalmente son un medio de transmisión.

- A pesar de que los "alambres" también se acortan a medida que reducimos las dimensiones, sus efectos no se reducen en consecuencia.
- Por donde pasar un bus, es un aspecto muy complejo en el diseño.
- Estos "nano alambres" finalmente son un medio de transmisión.
- Con la frecuencia de trabajo actual cobran relevancia las capacidades e inductancias mutuas entre cada "nanoalambre" con su vecino.

- A pesar de que los "alambres" también se acortan a medida que reducimos las dimensiones, sus efectos no se reducen en consecuencia.
- Por donde pasar un bus, es un aspecto muy complejo en el diseño.
- Estos "nano alambres" finalmente son un medio de transmisión.
- Con la frecuencia de trabajo actual cobran relevancia las capacidades e inductancias mutuas entre cada "nanoalambre" con su vecino.
- Esto genera que la señal inyectada en un extremo se propague al otro con una determinada demora.

- A pesar de que los "alambres" también se acortan a medida que reducimos las dimensiones, sus efectos no se reducen en consecuencia.
- Por donde pasar un bus, es un aspecto muy complejo en el diseño.
- Estos "nano alambres" finalmente son un medio de transmisión.
- Con la frecuencia de trabajo actual cobran relevancia las capacidades e inductancias mutuas entre cada "nanoalambre" con su vecino.
- Esto genera que la señal inyectada en un extremo se propague al otro con una determinada demora.
- El problema es si esta demora no es la misma para cada "nanoalambre".

- A pesar de que los "alambres" también se acortan a medida que reducimos las dimensiones, sus efectos no se reducen en consecuencia.
- Por donde pasar un bus, es un aspecto muy complejo en el diseño.
- Estos "nano alambres" finalmente son un medio de transmisión.
- Con la frecuencia de trabajo actual cobran relevancia las capacidades e inductancias mutuas entre cada "nanoalambre" con su vecino.
- Esto genera que la señal inyectada en un extremo se propague al otro con una determinada demora.
- El problema es si esta demora no es la misma para cada "nanoalambre".
- A las frecuencias de trabajo actuales las señales pueden llegar a destiempo al extremo receptor.

• En cada "nano alambre" se disipan solo algunos picoJoules de energía cada vez que se transmite una señal de un extremo a otro.

- En cada "nano alambre" se disipan solo algunos picoJoules de energía cada vez que se transmite una señal de un extremo a otro.
- La energía que disipa cada alambre es despreciable.

- En cada "nano alambre" se disipan solo algunos picoJoules de energía cada vez que se transmite una señal de un extremo a otro.
- La energía que disipa cada alambre es despreciable.
- Pero cientos de millones de transistores requieren cientos de millones de cables conectores. Hagan cuentas...

#### Temario

- Tecnología de Integración
  - En solo poco más de 50 años
  - Métricas
  - Consumo: Una perspectiva "mas física"

$$CPI = \frac{TEC}{TIC} \tag{1}$$

**CPI** = Cycles per Instruction; **TEC** = Total execution cycles; **TIC** = Total user-level Instructions Committed

$$CPI = \frac{TEC}{TIC} \tag{1}$$

**CPI** = Cycles per Instruction; **TEC** = Total execution cycles; **TIC** = Total user-level Instructions Committed

$$MemSys\_CPI\_Ovrh = RealCPI - TeoricCPI$$
 (2)

**MemSys\_CPI\_Ovrh** = Memory System CPI Overhead; **Real CPI** = CPI Real (el que se mide); **TeoricCPI** = CPI considerando Memoria Ideal.

$$CPI = \frac{TEC}{TIC} \tag{1}$$

**CPI** = Cycles per Instruction; **TEC** = Total execution cycles; **TIC** = Total user-level Instructions Committed

$$MemSys\_CPI\_Ovrh = RealCPI - TeoricCPI$$
 (2)

**MemSys\_CPI\_Ovrh** = Memory System CPI Overhead; **Real CPI** = CPI Real (el que se mide); **TeoricCPI** = CPI considerando Memoria Ideal.

$$MCPI = \frac{TMC}{TIC} \tag{3}$$

**MCPI** = Memory Cycles Per Instruction; **RealTMC** = Ciclos de clock totales insumidos por la memoria; **TIC** = Total user-level Instructions Committed.

• En Física, Energía es el trabajo efectuado para realizar una tarea.

- En Física, Energía es el trabajo efectuado para realizar una tarea.
- Aplicado a un sistema de cómputo, puede pensarse como la cantidad de carga de una batería que demanda un algoritmo.

- En Física, Energía es el trabajo efectuado para realizar una tarea.
- Aplicado a un sistema de cómputo, puede pensarse como la cantidad de carga de una batería que demanda un algoritmo.
- Sin embargo, en general, los fabricantes de Microprocesadores y memorias, suelen especificar Potencia instantánea. (Watts)

- En Física, Energía es el trabajo efectuado para realizar una tarea.
- Aplicado a un sistema de cómputo, puede pensarse como la cantidad de carga de una batería que demanda un algoritmo.
- Sin embargo, en general, los fabricantes de Microprocesadores y memorias, suelen especificar Potencia instantánea. (Watts)
- La Potencia Instantánea promedio, se refiere al consumo en el período de conmutación de un transistor CMOS (corte a saturación o visceversa).

- En Física, Energía es el trabajo efectuado para realizar una tarea.
- Aplicado a un sistema de cómputo, puede pensarse como la cantidad de carga de una batería que demanda un algoritmo.
- Sin embargo, en general, los fabricantes de Microprocesadores y memorias, suelen especificar Potencia instantánea. (Watts)
- La Potencia Instantánea promedio, se refiere al consumo en el período de conmutación de un transistor CMOS (corte a saturación o visceversa).

$$P_{avg} = (P_{dynamic} + P_{static}) \approx C_{tot} V_{dd}^2 f + I_{leak} V_{dd}$$
 (4)

 $P_{avg}$  = Potencia promedio disipada;

 $C_{tot}$  = Capacidad total de carga del CMOS;

 $V_{dd}$  = Tensión de alimentación;

**f** = Frecuencia de conmutación (clock);

I<sub>leak</sub> = Corriente de pérdida (Aún en corte hay una pequeña corriente de salida)

• La potencia dinámica es la que se disipa en un transistor CMOS en conmutación.

- La potencia dinámica es la que se disipa en un transistor CMOS en conmutación.
- Es proporcional a la Capacidad de carga del dispositivo, al cuadrado de la tensión de alimentación y a la frecuencia de conmutación.

- La potencia dinámica es la que se disipa en un transistor CMOS en conmutación.
- Es proporcional a la Capacidad de carga del dispositivo, al cuadrado de la tensión de alimentación y a la frecuencia de conmutación.

$$P_d = \frac{1}{2} C_c V^2 f_c \tag{5}$$

- La potencia dinámica es la que se disipa en un transistor CMOS en conmutación.
- Es proporcional a la Capacidad de carga del dispositivo, al cuadrado de la tensión de alimentación y a la frecuencia de conmutación.

$$P_d = \frac{1}{2} C_c V^2 f_c \tag{5}$$

 En procesadores destinados a dispositivos portátiles, para dimensionar la capacidad de una batería y su tiempo de duración, mas que la potencia, interesa la energía en Joules:

- La potencia dinámica es la que se disipa en un transistor CMOS en conmutación.
- Es proporcional a la Capacidad de carga del dispositivo, al cuadrado de la tensión de alimentación y a la frecuencia de conmutación.

$$P_d = \frac{1}{2} C_c V^2 f_c \tag{5}$$

 En procesadores destinados a dispositivos portátiles, para dimensionar la capacidad de una batería y su tiempo de duración, mas que la potencia, interesa la energía en Joules:

$$E_d = C_c V^2 (6)$$

#### Conclusiones de (5) y (6)

La tensión de alimentación se redujo en los últimos 30 años de 5V a 0,85V. Esto por sí solo es una reducción drástica en el consumo de un transistor.

#### Conclusiones de (5) y (6)

- La tensión de alimentación se redujo en los últimos 30 años de 5V a 0,85V. Esto por sí solo es una reducción drástica en el consumo de un transistor.
- 2 La capacidad de carga depende de la cantidad de dispositivos que se conecten a la salida de un transistor y de la tecnología de integración empleada.

#### Conclusiones de (5) y (6)

- La tensión de alimentación se redujo en los últimos 30 años de 5V a 0,85V. Esto por sí solo es una reducción drástica en el consumo de un transistor.
- 2 La capacidad de carga depende de la cantidad de dispositivos que se conecten a la salida de un transistor y de la tecnología de integración empleada.
- Para una tarea fija, reducir la frecuencia de clock disminuye la potencia disipada pero no tiene efecto con la energía consumida.

La corriente de pérdida I<sub>leak</sub>, es muy baja pero a partir de las tecnologías de 45 a 30 nm dejó de disminuir conforme se miniaturiza un transistor. Otra mala noticia para el tramo final de la Ley de Moore: leakage pasó a ser un "big issue".

- La corriente de pérdida I<sub>leak</sub>, es muy baja pero a partir de las tecnologías de 45 a 30 nm dejó de disminuir conforme se miniaturiza un transistor. Otra mala noticia para el tramo final de la Ley de Moore: leakage pasó a ser un "big issue".
- La Energía está directamente relacionada con la potencia a través del tiempo. De hecho, la potencia media en un intervalo de tiempo es la relación entre la Energía y la duración del intervalo.

- La corriente de pérdida I<sub>leak</sub>, es muy baja pero a partir de las tecnologías de 45 a 30 nm dejó de disminuir conforme se miniaturiza un transistor. Otra mala noticia para el tramo final de la Ley de Moore: leakage pasó a ser un "big issue".
- La Energía está directamente relacionada con la potencia a través del tiempo. De hecho, la potencia media en un intervalo de tiempo es la relación entre la Energía y la duración del intervalo.
- En un intervalo T, la cantidad de Joules consumidos es:

- La corriente de pérdida I<sub>leak</sub>, es muy baja pero a partir de las tecnologías de 45 a 30 nm dejó de disminuir conforme se miniaturiza un transistor. Otra mala noticia para el tramo final de la Ley de Moore: leakage pasó a ser un "big issue".
- La Energía está directamente relacionada con la potencia a través del tiempo. De hecho, la potencia media en un intervalo de tiempo es la relación entre la Energía y la duración del intervalo.
- En un intervalo T, la cantidad de Joules consumidos es:

$$E = P_{avg}.T \approx C_{tot}V_{dd}^2N + I_{leak}V_{dd}.T$$
 (7)

**N** = Cantidad de eventos de switching ocurridos en el intervalo T.

- La corriente de pérdida I<sub>leak</sub>, es muy baja pero a partir de las tecnologías de 45 a 30 nm dejó de disminuir conforme se miniaturiza un transistor. Otra mala noticia para el tramo final de la Ley de Moore: leakage pasó a ser un "big issue".
- La Energía está directamente relacionada con la potencia a través del tiempo. De hecho, la potencia media en un intervalo de tiempo es la relación entre la Energía y la duración del intervalo.
- En un intervalo T, la cantidad de Joules consumidos es:

$$E = P_{avg}.T \approx C_{tot}V_{dd}^2N + I_{leak}V_{dd}.T \tag{7}$$

**N** = Cantidad de eventos de switching ocurridos en el intervalo T.

• Una primer conclusión es que la energía consumida por un algoritmo (la medida del trabajo que realiza el computador) no depende de la frecuencia de clock.

Cuando nos referimos al consumo, lo correcto es hablar de Joules, es decir, Energía.
 Esto es duración de batería, o KWh en la factura del servicio de electricidad. Sin embargo coloquialmente se suele hablar de energía cuando se miden los Watts instantáneos de un chip. Esto no es correcto.

- Cuando nos referimos al consumo, lo correcto es hablar de Joules, es decir, Energía.
   Esto es duración de batería, o KWh en la factura del servicio de electricidad. Sin embargo coloquialmente se suele hablar de energía cuando se miden los Watts instantáneos de un chip. Esto no es correcto.
- Típico anuncio de marketing: "Nuestra nueva familia de procesadores "low power" mejora a la línea anterior en un factor de 2".

- Cuando nos referimos al consumo, lo correcto es hablar de Joules, es decir, Energía.
   Esto es duración de batería, o KWh en la factura del servicio de electricidad. Sin embargo coloquialmente se suele hablar de energía cuando se miden los Watts instantáneos de un chip. Esto no es correcto.
- Típico anuncio de marketing: "Nuestra nueva familia de procesadores "low power" mejora a la línea anterior en un factor de 2".
- Bien. Esto puede lograrse simplemente subclockeando a la mitad de frecuencia, reduciendo así a la mitad la potencia disipada.

- Cuando nos referimos al consumo, lo correcto es hablar de Joules, es decir, Energía.
   Esto es duración de batería, o KWh en la factura del servicio de electricidad. Sin embargo coloquialmente se suele hablar de energía cuando se miden los Watts instantáneos de un chip. Esto no es correcto.
- Típico anuncio de marketing: "Nuestra nueva familia de procesadores "low power" mejora a la línea anterior en un factor de 2".
- Bien. Esto puede lograrse simplemente subclockeando a la mitad de frecuencia, reduciendo así a la mitad la potencia disipada.
- La potencia puede ser conceptualizada como la velocidad a la que se consume la energía.

- Cuando nos referimos al consumo, lo correcto es hablar de Joules, es decir, Energía.
   Esto es duración de batería, o KWh en la factura del servicio de electricidad. Sin embargo coloquialmente se suele hablar de energía cuando se miden los Watts instantáneos de un chip. Esto no es correcto.
- Típico anuncio de marketing: "Nuestra nueva familia de procesadores "low power" mejora a la línea anterior en un factor de 2".
- Bien. Esto puede lograrse simplemente subclockeando a la mitad de frecuencia, reduciendo así a la mitad la potencia disipada.
- La potencia puede ser conceptualizada como la velocidad a la que se consume la energía.
- Subclockear solo disminuye la velocidad con que se descarga la batería. El trabajo realizado en Joules para un dado algoritmo será el mismo. Solo que tardará el doble de tiempo en realizarlo.

 Considerando los slides anteriores, las métricas que valen la pena y suelen encontrarse son las siguientes:

- Considerando los slides anteriores, las métricas que valen la pena y suelen encontrarse son las siguientes:
- Energy-Delay Product

(8)

- Considerando los slides anteriores, las métricas que valen la pena y suelen encontrarse son las siguientes:
- Energy-Delay Product

Power-Delay Product

```
(9)
Power – DelayProduct = PotenciaConsumidaPorLaTarea. TiempoRequeridoPorLaTarea
```

- Considerando los slides anteriores, las métricas que valen la pena y suelen encontrarse son las siguientes:
- Energy-Delay Product

• Power-Delay Product

• MIPS per watt

$$MIPSperWatt = \frac{PerformanceBenchmarckEnMIPS}{PotenciaPromedioDisipadaPorLaTarea}$$
 (10)

 El incremento en la cantidad de transistores CMOS por mm² de superficie tiene preeminencia por sobre los ahorros de energía individuales de cada transistor debidos al cambio de tecnología.

- El incremento en la cantidad de transistores CMOS por mm² de superficie tiene preeminencia por sobre los ahorros de energía individuales de cada transistor debidos al cambio de tecnología.
- Por lo tanto cada vez es mas crítico el manejo del consumo.

- El incremento en la cantidad de transistores CMOS por mm² de superficie tiene preeminencia por sobre los ahorros de energía individuales de cada transistor debidos al cambio de tecnología.
- Por lo tanto cada vez es mas crítico el manejo del consumo.
- El procesador 4004 de Intel en 1971 tenía poco mas de 2300 transistores y su consumo era de algunas décimas de Watts.Su clock era de 108 KHz (si...leyó bien...Kilo Hertz)

- El incremento en la cantidad de transistores CMOS por  $mm^2$  de superficie tiene preeminencia por sobre los ahorros de energía individuales de cada transistor debidos al cambio de tecnología.
- Por lo tanto cada vez es mas crítico el manejo del consumo.
- El procesador 4004 de Intel en 1971 tenía poco mas de 2300 transistores y su consumo era de algunas décimas de Watts.Su clock era de 108 KHz (si...leyó bien...Kilo Hertz)
- El procesador Pentium IV Extreme Edition desarrollado en 2001 (30 años después), llegó a consumir 135 Watts. Tenía cerca de 40 millones de transistores y un clock de 3GHz

- El incremento en la cantidad de transistores CMOS por mm² de superficie tiene preeminencia por sobre los ahorros de energía individuales de cada transistor debidos al cambio de tecnología.
- Por lo tanto cada vez es mas crítico el manejo del consumo.
- El procesador 4004 de Intel en 1971 tenía poco mas de 2300 transistores y su consumo era de algunas décimas de Watts.Su clock era de 108 KHz (si...leyó bien...Kilo Hertz)
- El procesador Pentium IV Extreme Edition desarrollado en 2001 (30 años después), llegó a consumir 135 Watts. Tenía cerca de 40 millones de transistores y un clock de 3GHz
- Por lo tanto cada vez existen mas limitaciones tanto con la distribución de la alimentación como con el ahorro de potencia y energía.

#### Tendencias en reducción del Consumo

 La mayoría de los procesadores actuales contiene bloques de hardware para control de consumo, que se encargan de mantener alimentados solo los bloques funcionales que se necesitan en cada momento.

#### Tendencias en reducción del Consumo

 La mayoría de los procesadores actuales contiene bloques de hardware para control de consumo, que se encargan de mantener alimentados solo los bloques funcionales que se necesitan en cada momento.

 Si el procesador no está ejecutando operaciones de Punto Flotante, entonces la Unidad de Punto Flotante se mantiene apagada.

#### Tendencias en reducción del Consumo

 La mayoría de los procesadores actuales contiene bloques de hardware para control de consumo, que se encargan de mantener alimentados solo los bloques funcionales que se necesitan en cada momento.

 Si el procesador no está ejecutando operaciones de Punto Flotante, entonces la Unidad de Punto Flotante se mantiene apagada.

Lo mismo con cada Unidad interna.

• A pesar de que un transistor esté al corte, circula una muy pequeña de todos modos

- A pesar de que un transistor esté al corte, circula una muy pequeña de todos modos
- Interesa determinar la Potencia estática, relacionada con esta corriente:

- A pesar de que un transistor esté al corte, circula una muy pequeña de todos modos
- Interesa determinar la Potencia estática, relacionada con esta corriente:

$$E_e = I_e V^2 \tag{11}$$

- A pesar de que un transistor esté al corte, circula una muy pequeña de todos modos
- Interesa determinar la Potencia estática, relacionada con esta corriente:

$$E_e = I_e V^2 \tag{11}$$

 V = Tensión de Alimentación, I<sub>e</sub> = corriente de fuga (likage). Cada transistor tiene así una componente adicional de potencia cuando está en corte.

- A pesar de que un transistor esté al corte, circula una muy pequeña de todos modos
- Interesa determinar la Potencia estática, relacionada con esta corriente:

$$E_e = I_e V^2 \tag{11}$$

- V = Tensión de Alimentación, I<sub>e</sub> = corriente de fuga (likage). Cada transistor tiene así una componente adicional de potencia cuando está en corte.
- A medida que aumenta la cantidad de transistores esta corriente se hace mas significativa.

- A pesar de que un transistor esté al corte, circula una muy pequeña de todos modos
- Interesa determinar la Potencia estática, relacionada con esta corriente:

$$E_e = I_e V^2 \tag{11}$$

- V = Tensión de Alimentación, I<sub>e</sub> = corriente de fuga (likage). Cada transistor tiene así una componente adicional de potencia cuando está en corte.
- A medida que aumenta la cantidad de transistores esta corriente se hace mas significativa.
- En 2006 los principales diseñadores establecieron como meta que esta corriente represente solo el 25 % del consumo total del chip. Aún así los modelos de mas alto rendimiento no lograron esta marca.

#### Distribución de la tensión de alimentación

- La alimentación en un circuito integrado moderno es otro tema a considerar, por varios factores.
- Se debe distribuir la tensión de alimentación a todo el circuito integrado. Esto motiva
- Desde hace mas de una década que los circuitos integrados dediquen una buena cantidad de terminales de conexión a  $V_{DD}$  y Tierra.

#### **Temario**

- Tecnología de Integración
  - En solo poco más de 50 años
  - Métricas
  - Consumo: Una perspectiva "mas física"

 La potencia dispada en circuitos basados en transistores CMOS proviene de dos factores

- La potencia dispada en circuitos basados en transistores CMOS proviene de dos factores
- ✓ Potencia estática (leakage power): Proviene del hecho que un transistor CMOS cuando está en estado de corte no está completamente "apagado".

- La potencia dispada en circuitos basados en transistores CMOS proviene de dos factores
- ✓ Potencia estática (leakage power): Proviene del hecho que un transistor CMOS cuando está en estado de corte no está completamente "apagado".
- ✓ Potencia dinámica: Resultado de conmutar a una carga capacitiva en la malla de salida entre dos estados de tensión.

- La potencia dispada en circuitos basados en transistores CMOS proviene de dos factores
- ✓ Potencia estática (leakage power): Proviene del hecho que un transistor CMOS cuando está en estado de corte no está completamente "apagado".
- ✓ Potencia dinámica: Resultado de conmutar a una carga capacitiva en la malla de salida entre dos estados de tensión.
- La Potencia dinámica depende de la actividad de conmutación del circuito. Es decir de la frecuencia con que conmute. Si no cambia el valor de tensión en al salida del CMOS, no hay conmutación, y no se disipa potencia.

- La potencia dispada en circuitos basados en transistores CMOS proviene de dos factores
   Potencia estática (leakage power): Proviene del hecho que un transistor CMOS
- cuando está en estado de corte no está completamente "apagado".
- ✓ Potencia dinámica: Resultado de conmutar a una carga capacitiva en la malla de salida entre dos estados de tensión.
- La Potencia dinámica depende de la actividad de conmutación del circuito. Es decir de la frecuencia con que conmute. Si no cambia el valor de tensión en al salida del CMOS, no hay conmutación, y no se disipa potencia.
- Por su parte la Potencia estática es independiente de la frecuencia, y existe simplemente porque el chip está alimentado.

### leakage

### leakage

• La tecnología CMOS se destacó por su potencia de leakage prácticamente despreciable. Esa fue la razón de su adopción para transistores de circuitos lógicos.

- La tecnología CMOS se destacó por su potencia de leakage prácticamente despreciable. Esa fue la razón de su adopción para transistores de circuitos lógicos.
- Conforme avanzó la tecnología de integración, el tamaño de los transistores se redujo notablemente (scaling)

- La tecnología CMOS se destacó por su potencia de leakage prácticamente despreciable. Esa fue la razón de su adopción para transistores de circuitos lógicos.
- Conforme avanzó la tecnología de integración, el tamaño de los transistores se redujo notablemente (scaling)
- La Potencia dinámica se reduce linealmente con el tamaño del gate del transistor CMOS.


- La tecnología CMOS se destacó por su potencia de leakage prácticamente despreciable. Esa fue la razón de su adopción para transistores de circuitos lógicos.
- Conforme avanzó la tecnología de integración, el tamaño de los transistores se redujo notablemente (scaling)
- La Potencia dinámica se reduce linealmente con el tamaño del gate del transistor CMOS.
- La potencia de leakage no.

- La tecnología CMOS se destacó por su potencia de leakage prácticamente despreciable. Esa fue la razón de su adopción para transistores de circuitos lógicos.
- Conforme avanzó la tecnología de integración, el tamaño de los transistores se redujo notablemente (scaling)
- La Potencia dinámica se reduce linealmente con el tamaño del gate del transistor CMOS.
- La potencia de leakage no.
- La consecuencia de esta situación es que con el tiempo pasó a ser mas significativa que la potencia dinámica.


- La tecnología CMOS se destacó por su potencia de leakage prácticamente despreciable. Esa fue la razón de su adopción para transistores de circuitos lógicos.
- Conforme avanzó la tecnología de integración, el tamaño de los transistores se redujo notablemente (scaling)
- La Potencia dinámica se reduce linealmente con el tamaño del gate del transistor CMOS.
- La potencia de leakage no.
- La consecuencia de esta situación es que con el tiempo pasó a ser mas significativa que la potencia dinámica.
- En 2005 aproximadamente los diseñadores tenían como objetivo de diseño mantener la potencia de leakage en no mas del 25 % de la potencia disipada total.

- La tecnología CMOS se destacó por su potencia de leakage prácticamente despreciable. Esa fue la razón de su adopción para transistores de circuitos lógicos.
- Conforme avanzó la tecnología de integración, el tamaño de los transistores se redujo notablemente (scaling)
- La Potencia dinámica se reduce linealmente con el tamaño del gate del transistor CMOS.
- La potencia de leakage no.
- La consecuencia de esta situación es que con el tiempo pasó a ser mas significativa que la potencia dinámica.
- En 2005 aproximadamente los diseñadores tenían como objetivo de diseño mantener la potencia de leakage en no mas del 25 % de la potencia disipada total.
- Luego de los 30nm a 40nm, la Potencia de leakage ya no disminuye con el scaling.


A la derecha un circuito Inversor CMOS




- A la derecha un circuito Inversor CMOS
- Si lo cargamos con otro CMOS la carga es capacitiva.



- A la derecha un circuito Inversor CMOS
- Si lo cargamos con otro CMOS la carga es capacitiva.
- Si en el nodo A se produce una variación de tensión ΔV, se genera una corriente para cargar el capacitor C ΔV Volts, y descargarlo a su valor de tensión original.



- A la derecha un circuito Inversor CMOS
- Si lo cargamos con otro CMOS la carga es capacitiva.
- Si en el nodo A se produce una variación de tensión ΔV, se genera una corriente para cargar el capacitor C ΔV Volts, y descargarlo a su valor de tensión original.
- Se genera un flujo de carga igual a C.ΔV desde el Nodo V<sub>DD</sub>,hasta el capacitor y desde este por la malla de descarga.



Finalizado el ciclo carga/descarga el CMOS y el capacitor movieron desde  $V_{DD}$  hasta tierra una cantidad de carga eléctrica igual a  $C.\Delta V$ . Esto significa que han utilizado una cantidad de Energía igual a  $C.\Delta V.V_{DD}$ 

Y esa Energía es independiente del ciclo de tiempo en el que se realiza el movimiento de carga

La potencia dinámica promedio de este nodo es la velocidad a la que se consume esta energía, que viene dada por <sup>1</sup>:

$$P_{dyn} = \frac{C.\Delta V. V_{DD}.\alpha}{T},$$
(12)

<sup>&</sup>lt;sup>1</sup>Chapter 3. Low Power Digital CMOS Design. Chandrakasan & R. W. Brodersen. Publisher: Springer US, Year: 1995

La potencia dinámica promedio de este nodo es la velocidad a la que se consume esta energía, que viene dada por <sup>1</sup>:

$$P_{dyn} = \frac{C.\Delta V. V_{DD}.\alpha}{T},$$
(12)

donde T es el período de carga / descarga, es decir, la inversa de la frecuencia de clock, y la *razón de actividad*  $\alpha$ ,  $0 \le \alpha \le 1$ , es la probabilidad que el nodo conmute, en cuyo caso consumirá energía (si el nodo no conmuta no se consume energía).

<sup>&</sup>lt;sup>1</sup>Chapter 3. Low Power Digital CMOS Design. Chandrakasan & R. W. Brodersen. Publisher: Springer US, Year: 1995

La potencia dinámica promedio de este nodo es la velocidad a la que se consume esta energía, que viene dada por <sup>1</sup>:

$$P_{dyn} = \frac{C.\Delta V. V_{DD}.\alpha}{T},$$
(12)

donde T es el período de carga / descarga, es decir, la inversa de la frecuencia de clock, y la razón de actividad  $\alpha$ ,  $/0 \le \alpha \le 1$ , es la probabilidad que el nodo conmute, en cuyo caso consumirá energía (si el nodo no conmuta no se consume energía). Incluir  $\alpha$  permite estimar el consumo del nodo durante mucho mas que un período de la señal de clock, permitiendo calcular la potencia promedio durante horas enteras de computación, siempre que la razón de actividad se mantenga.

<sup>&</sup>lt;sup>1</sup>Chapter 3. Low Power Digital CMOS Design. Chandrakasan & R. W. Brodersen. Publisher: Springer US, Year: 1995

La potencia dinámica promedio de este nodo es la velocidad a la que se consume esta energía, que viene dada por <sup>1</sup>:

$$P_{dyn} = \frac{C.\Delta V. V_{DD}.\alpha}{T},$$
(12)

donde T es el período de carga / descarga, es decir, la inversa de la frecuencia de clock, y la *razón de actividad*  $\alpha$ ,  $/0 \le \alpha \le 1$ , es la probabilidad que el nodo conmute, en cuyo caso consumirá energía (si el nodo no conmuta no se consume energía).

Incluir  $\alpha$  permite estimar el consumo del nodo durante mucho mas que un período de la señal de clock, permitiendo calcular la potencia promedio durante horas enteras de computación, siempre que la *razón de actividad* se mantenga.

La suma de la ecuación (12) a lo largo de todos los nodos del chip dá como resultado la **Potencia Dinámica** total.

<sup>&</sup>lt;sup>1</sup>Chapter 3. Low Power Digital CMOS Design. Chandrakasan & R. W. Brodersen. Publisher: Springer US, Year: 1995

De la ecuación (12) surge que si disminuyen la Capacidad de carga, o V<sub>DD</sub>, disminuirá de manera directa la *Potencia Dinámica*.

De la ecuación (12) surge que si disminuyen la Capacidad de carga, o V<sub>DD</sub>, disminuirá de manera directa la *Potencia Dinámica*.

En un circuito lógico la excursión de Tensión  $C.\Delta V$  normalmente es desde un valor muy cercano a 0 Volts hasta  $V_{DD}$ , de modo que la ecuación (12) se transforma en:

$$P_{dyn} = C.V_{DD}^2.\alpha.f, (13)$$

De la ecuación (12) surge que si disminuyen la Capacidad de carga, o V<sub>DD</sub>, disminuirá de manera directa la *Potencia Dinámica*.

En un circuito lógico la excursión de Tensión  $C.\Delta V$  normalmente es desde un valor muy cercano a 0 Volts hasta  $V_{DD}$ , de modo que la ecuación (12) se transforma en:

$$P_{dyn} = C.V_{DD}^2.\alpha.f, (13)$$

Además se verifica empíricamente que la *razón de actividad* en circuitos lógicos es ½, de modo que la ecuación (16) queda:

$$P_{dyn} = \frac{1}{2}.C.V_{DD}^{2}.f,$$
 (14)

De la ecuación (12) surge que si disminuyen la Capacidad de carga, o V<sub>DD</sub>, disminuirá de manera directa la *Potencia Dinámica*.

En un circuito lógico la excursión de Tensión  $C.\Delta V$  normalmente es desde un valor muy cercano a 0 Volts hasta  $V_{DD}$ , de modo que la ecuación (12) se transforma en:

$$P_{dyn} = C.V_{DD}^2.\alpha.f, \tag{13}$$

Además se verifica empíricamente que la *razón de actividad* en circuitos lógicos es ½, de modo que la ecuación (16) queda:

$$P_{dyn} = \frac{1}{2}.C.V_{DD}^{2}.f,$$
 (14)

La ecuación (14) es la que mejor representa la **Potencia Dinámica** en un chip, considerando que es la suma de todos los nodos del chip.

• Como ya se dijo, es la imposibilidad de apagar por completo al transistor CMOS cuando éste está en el estado de corte.

- Como ya se dijo, es la imposibilidad de apagar por completo al transistor CMOS cuando éste está en el estado de corte
- Así que conduce corriente por debajo del umbral de conducción.


- Como ya se dijo, es la imposibilidad de apagar por completo al transistor CMOS cuando éste está en el estado de corte
- Así que conduce corriente por debajo del umbral de conducción.
- La compuerta se acopla al canal activo principalmente a través de la capacitancia de óxido de la compuerta.

- Como ya se dijo, es la imposibilidad de apagar por completo al transistor CMOS cuando éste está en el estado de corte
- Así que conduce corriente por debajo del umbral de conducción.
- La compuerta se acopla al canal activo principalmente a través de la capacitancia de óxido de la compuerta.
- Hay otras capacitancias en un transistor que acoplan la compuerta del CMOS a una suerte de "carga fija" (una carga que no puede moverse) presente en el bloque y no asociada con el flujo de corriente.

- Como ya se dijo, es la imposibilidad de apagar por completo al transistor CMOS cuando éste está en el estado de corte.
- Así que conduce corriente por debajo del umbral de conducción.
- La compuerta se acopla al canal activo principalmente a través de la capacitancia de óxido de la compuerta.
- Hay otras capacitancias en un transistor que acoplan la compuerta del CMOS a una suerte de "carga fija" (una carga que no puede moverse) presente en el bloque y no asociada con el flujo de corriente.
- Si estas Capacidades son grandes pueden alterar la polarización de la compuerta cambiando la densidad de carga fija acumulada en el canal impidiendo que este corte.


- Como ya se dijo, es la imposibilidad de apagar por completo al transistor CMOS cuando éste está en el estado de corte.
- Así que conduce corriente por debajo del umbral de conducción.
- La compuerta se acopla al canal activo principalmente a través de la capacitancia de óxido de la compuerta.
- Hay otras capacitancias en un transistor que acoplan la compuerta del CMOS a una suerte de "carga fija" (una carga que no puede moverse) presente en el bloque y no asociada con el flujo de corriente.
- Si estas Capacidades son grandes pueden alterar la polarización de la compuerta cambiando la densidad de carga fija acumulada en el canal impidiendo que este corte.
- Estas capacidades no se reducen con el scaling ya que no dependen de las dimensiones físicas del canal.

 Una vez terminada la conmutación el CMOS queda en un estado estable como el mostrado en la figura de la derecha.



- Una vez terminada la conmutación el CMOS queda en un estado estable como el mostrado en la figura de la derecha.
- La Potencia de leakage es linealmente dependiente de la tensión de alimentación, de acuerdo con una expresión bastante sim- $v_{in}$  ple:


$$P_{stat} = I_{leakage} V_{DD}$$



- Una vez terminada la conmutación el CMOS queda en un estado estable como el mostrado en la figura de la derecha.
- La Potencia de leakage es linealmente dependiente de la tensión de alimentación, de acuerdo con una expresión bastante sim- $v_{in}$  ple:

$$P_{stat} = I_{leakage}.V_{DD},$$
 (15)


 Y la Energía de leakage es el producto de la Potencia de leakage por el período de operación.



- Una vez terminada la conmutación el CMOS queda en un estado estable como el mostrado en la figura de la derecha.
- La Potencia de leakage es linealmente dependiente de la tensión de alimentación, de acuerdo con una expresión bastante sim- $v_{in}$  ple:

$$P_{stat} = I_{leakage}.V_{DD},$$
 (15)

- Y la Energía de leakage es el producto de la Potencia de leakage por el período de operación.
- Para calcularlas a nivel del chip todas las fórmulas se multiplican por la cantidad N de nodos.



 Las dimensiones del ancho del gate y del espesor la capa de óxido del transistor CMOS disminuyen linealmente con el avance en el scaling.

- Las dimensiones del ancho del gate y del espesor la capa de óxido del transistor CMOS disminuyen linealmente con el avance en el scaling.
- No así la tensión de alimentación.

- Las dimensiones del ancho del gate y del espesor la capa de óxido del transistor CMOS disminuven linealmente con el avance en el scaling.
- No así la tensión de alimentación.
- Por ello la potencia disipada no disminuye con el scaling, ya que la cantidad de Nodo por área aumenta mas de lo que disminuyen algunos de los drivers de la Potencia Disipada.

### leakage

- Las dimensiones del ancho del gate y del espesor la capa de óxido del transistor CMOS disminuyen linealmente con el avance en el scaling.
- No así la tensión de alimentación.
- Por ello la potencia disipada no disminuye con el scaling, ya que la cantidad de Nodo por área aumenta mas de lo que disminuyen algunos de los drivers de la Potencia Disipada.
- Si bien estos problemas son mas graves en los microprocesadores, han afectado también a las memorias.

$$E_{Tot} = \left[\frac{1}{2}.C_{tot}.V_{DD}^{2}.f + N_{tot}.I_{leakage}.V_{DD}\right].T \tag{16}$$

• En resumen, la energía Total consumida por un chip está dada por:

$$E_{Tot} = \left[\frac{1}{2}.C_{tot}.V_{DD}^{2}.f + N_{tot}.I_{leakage}.V_{DD}\right].T \tag{16}$$

 N<sub>tot</sub> es la cantidad de nodos del chip, C<sub>tot</sub> es la suma de todas las cargas capacitivas en los N<sub>tot</sub> nodos, y T el período de operación, durante el cual, la corriente de leakage no cesa de drenar.

$$E_{Tot} = \left[\frac{1}{2}.C_{tot}.V_{DD}^{2}.f + N_{tot}.I_{leakage}.V_{DD}\right].T \tag{16}$$

- N<sub>tot</sub> es la cantidad de nodos del chip, C<sub>tot</sub> es la suma de todas las cargas capacitivas en los N<sub>tot</sub> nodos, y T el período de operación, durante el cual, la corriente de leakage no cesa de drenar.
- Cuando la carga de trabajo es baja los circuitos integrados siguen conmutando aunque no cambien el estado de sus salidas, consumiendo energía para nada.

$$E_{Tot} = \left[\frac{1}{2}.C_{tot}.V_{DD}^{2}.f + N_{tot}.I_{leakage}.V_{DD}\right].T \tag{16}$$

- N<sub>tot</sub> es la cantidad de nodos del chip, C<sub>tot</sub> es la suma de todas las cargas capacitivas en los N<sub>tot</sub> nodos, y T el período de operación, durante el cual, la corriente de leakage no cesa de drenar.
- Cuando la carga de trabajo es baja los circuitos integrados siguen conmutando aunque no cambien el estado de sus salidas, consumiendo energía para nada.
- Una solución es inhibir la frecuencia de clock (clock gating) en los momentos de baja carga para disminuir la pérdida de energía cuando el chip está inactivo.

$$E_{Tot} = \left[\frac{1}{2}.C_{tot}.V_{DD}^{2}.f + N_{tot}.I_{leakage}.V_{DD}\right].T \tag{16}$$

- N<sub>tot</sub> es la cantidad de nodos del chip, C<sub>tot</sub> es la suma de todas las cargas capacitivas en los N<sub>tot</sub> nodos, y T el período de operación, durante el cual, la corriente de leakage no cesa de drenar.
- Cuando la carga de trabajo es baja los circuitos integrados siguen conmutando aunque no cambien el estado de sus salidas, consumiendo energía para nada.
- Una solución es inhibir la frecuencia de clock (clock gating) en los momentos de baja carga para disminuir la pérdida de energía cuando el chip está inactivo.
- Para bajar la componente estática solo queda disminuir  $V_{DD}$ .


### Símbolo



#### Tabla de Verdad

Α	Q
0	1
1	0

## Esquemático




#### Símbolo




#### Tabla de Verdad

Α	Q
0	1
1	0


## Esquemático





## Voltage Transfer Curve CTV

#### Dynamic Characteristic



#### Inversor three state


## Símbolo



#### Tabla de Verdad

C	Α	Q
0	0	1
0	1	0
1	X	Hi-Z

### Esquemático



# ¿Preguntas?