Problema 3: "Memorizando!"

Daniel Coelho de Andrade¹

¹MI - Projetos de Circuitos Digitais, Turma P04 Tutor: Marcos Paz Curso de Engenharia de Computação Universidade Estadual de Feira de Satana (UEFS)

dcndrd@gmail.com

Resumo. O presente relatório descreve o processo de resolução do terceiro problema do MI - Circuitos Digitais, da correspondente turma, no período de 2015.1, na Universidade Estadual de Feira de Santana. O problema propôs que os estudantes integrassem ao projeto do problema anterior a funcionalidade de comparar a presente entrada com um conjunto de outras previamente conhecidas, e, caso a comparação for válida, exibir um feedback visual acendendo o led cuja comparação foi dada como válida.

1. Introdução

Ao se fazer o uso de qualquer dispositivo, o mesmo apresenta um conjunto de características resultantes que correspondem diretamente ao modo que ele é manuseado e seu estado atual. Por exemplo, ao inserir uma chave em uma fechadura que estava fechada, pressupondo que a chave é a correta e girada no sentido correto, a fechadura é destravada. Esse procedimento é repetido diversas vezes diariamente e por várias pessoas ao redor do globo. Para tornar, em teoria, esse procedimento mais automatizado, é possível imaginar que a fechadura é capaz de girar a chave e, também, reconhecer quando a sua respectiva chave é inserida nela. Desse modo, ao inserir a chave correta na fechadura, a mesma abrirá automaticamente. Caso contrário, nenhuma ação será realizada. Caso fosse um caso real, o mesmo só seria possível pela capacidade da fechadura de *memorizar* a chave que a pertence e de *compará-la* com qualquer outra chave inserida nela.

Facilitando o manuseio de dispositivos existentes e fornecendo novas possibilidades de desenvolvimento, as estruturas capazes de armazenar dados, conhecidas como memórias, tem se tornado cada vez mais presente nos diversos equipamentos eletrônicos, independente do qual seja seu objetivo e usuário final, pois cada um desses equipamentos realizam processos que exigem a permanência, temporária ou não, de um dado. No caso citado, o dado seria a combinação de ranhuras na chave que a torna válida. Além disso, a coordenada entrada no barramento paralelo, sendo válida ou não, e o endereço de memória atual devem ser exibidos em forma numérica em dispositivo(s) de visualização de dígitos.

Com o objetivo de tornar seu dispositivo mais interessante ao mercado, o grupo Inova Digital Bahia S.A resolveu adaptá-lo para o tornar capaz de realizar comparações sucessivas entre uma entrada e valores armazenados em uma estrutura de memória. Sabendo que a entrada das coordenadas de um LED é oriunda de um barramento paralelo de oito bits, que o controle do endereçamento de memória deve ser dado através de um *push* button e que a estrutura de memória contém 8 bytes para armazenar informações correspondentes as 8 coordenadas de memória pré-definidas, o dispositivo deve ser capaz de manter acesso, na matriz de LEDs, todos os LEDs cuja comparação entre a entrada e a célula de memória selecionada atual foi dada como válida.

2. Fundamentação Teórica

Na presente seção, serão descritos os conceitos que contribuíram para a solução do problema, de forma direta ou indireta.

2.1. Contador Binário

Parte dos equipamentos digitais precisam operar em uma sequência, ou realizar um procedimento de acordo com a o último número fornecido por uma sequência. Um contador é um circuito sequencial composto por uma série de Flip Flops interligados de uma maneira que os tornem capaz de enumerar os pulsos de clock que entram no sistema. Tal contagem é feita pela alternância da saída de cada FF(Flip Flop) de acordo com o número de pulsos de clock recebidos. Uma das formas de analisar o estado dos FF's e saber mais sobre o funcionamento de um contador específico, é construir um diagrama de transição de estados.[Tocci Ronald 1997].




Figura 1. Diagrama de estados de um contador de 3 bits[Tocci Ronald 1997]

Como retratado na figura 1, um contador passa de um estado para outro ao alternar um de seus bits, sendo essa mudança causada por um pulso de clock. Porém, não existe só um tipo de dispositivo capaz de enumerar os pulsos de clock. Segundo [Singh 2006], os contadores podem ser, majoritariamente, divididos em:

- Contadores Síncronos: Um contador é chamado de síncronos quando o mesmo sinal de clock é aplicado em todos os FF's ao mesmo tempo.
- Contadores Assíncronos: Os contadores síncronos quando o pulso de clock destinado ao contador é aplicado apenas no primeiro FF. Os outros FF's do conjunto utilizam como sinal de clock a saída *Q* do FF anterior.

Uma característica previsível através da categorização desses circuitos, é que a forma de externalizar o resultado não é a mesma. Outra razão para isso é a variedade de FF's que podem ser usados para implementar um contador. Ou seja, o diagrama de estados para um contador de 3 bits varia de acordo com a implementação do mesmo e com os tipos de FF's usados. Tal comportamento torna o diagrama de estados, anteriormente importante, algo indispensável.

2.2. Comparador Binário

Muitas vezes em circuitos digitais é necessário, independente do objetivo final, comparar dois dados ou valores binários. Um circuito comparador básico tem como entrada 2*n entradas, sendo n entradas correspondentes ao valor de referência e n entradas correspondendo ao valor que deverá ser comparado com o valor de referência. A saída corresponde a 1 bit em nível alto, caso as entradas forem iguais e em nível baixo se as entradas forem diferentes[Tocci Ronald 1997, Floyd 2011].

Apesar poder comparar conjuntos de n bits, a base do funcionamento do comparador é a operação *ou exclusiva*(XNOR) entre bits de igual magnitude, resultando em n comparações. A justificativa para a utilização dessa porta lógica, pode ser obtida observando sua tabela verdade, demonstrada na tabela 1:

A	В	S
0	0	1
0	1	0
1	0	0
1	1	1

Tabela 1. Tabela verdade da porta XNOR [Tocci Ronald 1997]

Em suma, a porta XNOR tem S em nível alto quando as duas entradas são iguais, característica ideal para o circuito em discussão. Após comparar todos os bits de mesma magnitude, tem-se n saídas de portas XNOR. Para completar o comparador, liga-se todas essas saídas em uma porta multiplicativa(AND). O resultado será 1 se as entradas forem equivalentes e 0 caso contrário[Coates 2001]. A figura 2 mostra a implementação descrita em um comparador de 4 bits.

2.3. Circuito Debounce

No ambiente de aprendizagem, para facilitar o entendimento dos circuitos digitais, fazse uso de artifícios como aproximação e arredondamento. Porém, quando se trata da implementação física, na prática, esses fatos não podem ser ignorados. Como exemplo, um botão ideal, ao ser pressionado, emite um pulso igual ao descrito na figura 3. Já considerando todas as variáveis presentes no ambiente de prototipagem, testes e uso do produto, o pulso do botão se torna semelhante ao descrito na figura 4.

Como pode ser visto na figura 4, ao ser pressinado, o botão gera uma onda com várias oscilações. O problema dessa variância é que o circuito disparado pelo botão pode ser ativo mais de uma vez quando o mesmo é pressionado apenas uma única vez. A razão disso acontecer é que entre tais oscilações, pode ocorrer uma tão grande que seja capaz de alternar entre os níveis lógicos[Greensted 2010].




Figura 2. Esquema lógico de um comparador de 4 bits[Coates 2001]




Figura 3. Pulso de um botão ideal ao ser pressionado[Instruments 2015]




Figura 4. Pulso de um botão real ao ser pressionado[Wikimedia 2015]

Para garantir que o pulso do botão seja devidamente interpretado, ou seja, que a cada pressionar o disparo apresente uma forma de onda regular, é feito um circuito de *debouncing* que regulariza o pulso proveniente do botão. Tal circuito pode ser feito utilizando multiplicando várias frequências diferentes, sendo que a entrada dos FF's que compõe tal divisor será a saída do botão. Realizando essa operação, a saída será regulada pelas frequências, uma vez ativadas pelo botão, a saída será 1 quando elas todas se encontrarem em pico, atrasando a regularizando o pulso[Larson 2013].

Um exemplo do circuito abordado é descrito na figura 5, na qual Sig corresponde a entrada do botão, CLK ao clock do sistema e Deb_Sig ao pulso regularizado pelo circuito.




Figura 5. Circuito de Debouncing utilizando FF's D[Desconhecido 2012]

2.4. Memórias RAM e ROM

Os computadores e outros tipos de sistemas necessitam de armazenamento permanente ou semi-permanente de uma grande quantidade de dados binários[Floyd 2011]. Para armazenar esses dados, são utilizados dispositivos chamados de memória, sendo os principais tipos as memórias RAM e ROM.

A memória RAM(Random-Access Memory), possui capacidade de escrita e gravação e em qualquer ordem, mas os dados são perdidos se a alimentação for desligada, ou seja, são memórias voláteis. Esse tipo de memória é composto por módulos básicos de armazenamento, os quais podem ser diretamente acessados por meio de endereçamento[Tocci Ronald 1997]. A memória RAM pode ser construída por um conjunto de módulos básicos, sendo que estes são elaborados com FF's. Para que seja funcional, são requeridos, no mínimo, dois dados: o dado de liberação para gravação e o dado a ser gravado. A capacidade de armazenamento da memória RAM, em bits, vai ser delimitada, no caso básico, pela quantidade de FF's em cada unidade de memória vezes a quantidade de unidades de memória.

A memória ROM(*Read-Only Memory* é um tipo de memória na qual os dados são armazenados permanentemente ou semi-permanentemente. Toda memória ROM possui capacidade de leitura, mas não de escrita e são chamadas de memórias *não voláteis* pelo fato de manter os dados mesmo de a alimentação for desligada. Apesar da nomenclatura, a memória ROM também se trata de uma memória RAM, uma vez que os dados também podem ser acessados de modo aleatório, sendo melhor definida como *memória RAM de*

apenas leitura[Floyd 2011]. O tipo mais simples de memória ROM pode ser construído decodificando sinais GCC e GND para obter a saída desejada, e, em seguida, construindo seletores para endereçamento.

3. Metodologia

Como definido pela metodologia do PBL, a resolução do problema 3 do MI de Circuitos Digitais, iniciou-se com o levantamento de ideias pelos membros do grupo de quais seriam as possíveis resoluções para o problema. Como de praxe, surgiram diversas ideias sobre como realizar o mesmo procedimento e dúvidas relacionadas ao texto do problema.

Os membros da sessão, solucionando as questões um dos outros quando possível durante o processo, buscaram tomar decisões de projeto para formalização das obrigações, analisando fatores positivos e negativos das soluções propostas, optando pela solução que fosse mais simples e que estivesse de acordo com o problema, de acordo com a visão dos alunos. Com esse método deu-se início a construção da solução do problema 3 do MI - Circuitos Digitais, começando pela formalização e definição de padrões de projeto e de um diagrama que as mostrasse aplicadas ao circuito.

3.1. Decisões de Projeto

Antes de iniciar a implementação do projeto em si, é necessário traçar o caminho a percorrer durante todo o processo de solução do problema. Essa metodologia foi adotada pelos membros da sessão após algumas decisões de projeto que não deram o resultado esperado nos problemas anteriores, causando incongruências entre os módulos projetados entre diferentes membros da turma.

De início, foi de comum acordo que, mais uma vez, modularizar o problema e dividir tais módulos entre pequenos subgrupos, sendo que cada subgrupo deveria enviar um pequeno relatório contendo todas as informações necessárias para a elaboração do mesmo, para conscientizar os outros alunos do processo de construção, além da descrição do bloco na ferramenta EDA *Quartus II 9.0*. A partir desse ponto, a abordagem mudou em relação aos problemas anteriores, uma vez que houveram problemas com essa segmentação. Para resolver esses problemas de incompatibilidade, a turma resolvou elaborar um diagrama completo do problema, estabelecendo padrões para cada segmento.

3.2. Elaboração do Diagrama

Iniciado na primeira sessão do problema 3 e finalizado na segunda sessão do mesmo problema, o diagrama teve como objetivo fazer com que todos os alunos tivessem consciência plena do funcionamento do circuito, da entrada a saída. Descrevendo as relações entre os blocos e a função, a quantidade de entrada e a quantidade de saídas de cada um deles e, também, padrões de nomenclatura, o diagrama descreve o que cada subgrupo deve fazer para que, quando combinadas, as frações do problema resultem em um circuito funcional e dentro da perspectiva do problema.

O resultado desse processo de descrição am alto nível do projeto pode ser conferido na figura 6, que destaca também as tarefas de cada subgrupo. Por exemplo, o subgrupo amarelo é responsável pela elaboração dos módulos correspondentes ao *decodificador da matriz* e *Bloco do Mux-Coordenada*.




Figura 6. Diagrama de blocos do Problema 3: Memorizando

3.3. Circuito Debounce

Circuito utilizado para amenizar a trepidação da onda do botão, recebe como entrada uma frequência de clock dividida resultando em 33Hz e o pulso do botão, e tem como saída um pulso com baixa oscilação caso o botão seja pressionado. A implementação desse circuito pode ser vista na figura 7.




Figura 7. Implementação do circuito Debounce na EDA

3.4. Memória ROM

Necessária para armazenar os dados das coordenadas pré definidas no problema, guarda os dados das coordenadas(linha e coluna) em forma de um arranjo de números binários. Respeitando os endereços fornecidos junto aos pares de coordenadas e convertendo os mesmos para valores binários(demonstrados na tabela 2), foram elaborados os conjuntos de dados a serem programados na memória ROM.

Endereço	Coordenada(CxL)	Valor Binário(C)	Valor Binário(L)
0	B,5	1011	0101
1	B,1	1011	0001
2	C,3	1100	0011
3	D,5	1101	0101
4	D,1	1101	0011
5	E,4	1110	0100
6	E,3	1110	0011
7	E,2	1110	0010

Tabela 2. Informações que devem ser armazenadas e suas versões e binário

Para obter os conjuntos de dados desejados, foram dispostos 8 conjuntos de 8 saídas cada, de modo que as saídas de cada conjunto correspondessem aos dados de cada um dos pares de coordenadas. Como pode ser visto na figura 8, as saídas foram nomeadas no padrão $m\alpha b\beta$, onde α corresponde ao endereço de memória e β o bit de saída(para $\beta>4$, os bits representam a saída da linha e para $3<\beta<8$ a saída da coluna).




Figura 8. Descrição da memória ROM na EDA

O modelo de memória RAM e sua finalidade no circuito foi obtido através de uma discussão em umas das sessões PB. A solução inicial foi utilizar uma memória RAM de 8 bytes, que seria o local onde seriam armazenadas as informações de todas as coordenadas que foram dadas como válidas. Porém, com esse método, haveria uma duplicação desnecessária dos dados, uma vez que todos os dados necessários já estavam presentes na memória ROM.

Como uma alternativa, o modelo disposto no início dessa subseção foi sugerido. Pensando em uma maneira de *selecionar* as saídas ao invés de *gerar as saídas*, chegou-se a conclusão que poderia ser feito um conjunto de seletores biestáveis capazes de afirmar se cada uma das 8 coordenadas da ROM foi selecionada. Analisando os prós e contras de cada ideia, o grupo acatou a ideia da RAM que seria utilizada como um seletor, pois além de deixar o circuito menor e, aparentemente, mais simples, são usadas muito menos portas lógicas que a proposta anterior, mais especificamente, a economia seria de 7/8 em relação a quantidade de portas lógicas.

3.4.1. Seletor de Memória

Para efetuar o acesso a memória ROM, é necessário endereçá-la. Buscando isolar os componentes, a turma optou por elaborar um circuito multiplexador que recebe como entrada padrão todas as saídas da memória ROM e, através de 3 seletores b_0, b_1, b_2 que devem ser um contador binário de 3 bits, sendo b_0 o bit menos significativo, põe em uma saída S de 8 bits somente os bits da coordenada de endereço apontado no contador. Para ajudar na tarefa da seleção, sabendo que o contador é um contador binário de 3 bits, foi implementado um decodificador do contador para 8 saídas, cada um representando um endereço e sendo apenas uma ativa por vez. O bloco do multiplexador implementado pode ser visto na 9.



Figura 9. Descrição do seletor da memória ROM na EDA

3.5. Contadores

Usados para controlar o endereçamento da memória e para oscilar as saídas na Matriz de Leds, os contadores c_1 e c_1 , respectivamente, são contadores binários síncronos de 3 bits. Por ser responsável pelo endereçamento da memória c_1 tem como entrada o pulso do botão normalizado pelo Debounce, já c_2 um pulso de clock dividido de, aproximadamente, 132.8Hz. A razão para esse número será explicada em 3.9.

3.6. Comparador

Sendo o tipo de comparador mais simples possível, o comparador utilizado no problema é capaz de comparar dois conjuntos de 8 bits e determinar se eles são iguais ao comparar os bits de mesma magnitude. O comparador presente no problema recebe como entrada o conjunto de dados bruto, oriundo do barramento paralelo de oito bits, e o conjunto de dados armazenados na unidade da memória ROM correspondente ao endereçamento atual determinado pelo contador c_1 . Ou seja, caso o contador c_1 esteja em 1, as dados presentes no bloco 1 da memória ROM serão enviados pelo seletor de memória para o comparador.

Como uma característica extra, foi implementado no comparador usado um bit a mais. Tal bit funciona como um enable e é alterado por um botão ligado a um circuito de Debounce.

Sendo $D_-L\alpha$, $D_-L\beta$ e $M_-L\alpha$, $M_-C\beta$ as entradas correspondentes para a entrada do valor inerente linha a coluna disposta no barramento e linha e coluna de referência, respectivamente, o comparados descrito na figura 10 mostra o circuito responsável por comparar coordenadas feito e utilizado pela equipe.




Figura 10. Descrição do comparador de coordenadas na EDA

3.7. Memória RAM

A memória RAM, de acordo com o diagrama elaborado, deve receber como bit de ativação o bit de saída do comparador, chamado de result e a saída de c_1 . Caso result esteja em nível alto, esse nível é armazenado no endereço de memória descrito pelo contador c_1 . Caso contrário, nada é feito.

Como uma entrada extra, foi colocada um bit de clear para a memória, o mesmo tem a função de limpar completamente a memória em casos que o reset da mesma seja desejado. A figura 11 demonstra o resultado final obtido na ferrmenta EDA, sendo possível perceber o funcionamento, entradas e saídas do respectivo módulo.

3.8. Multiplexador da Matriz de LEDs

Responsável por acender todos os leds, esse item recebe como entrada todos os 8 bits de saída da memória RAM, todas as saídas da memória ROM e as saídas do contador c_2 . A função desse bloco é verificar se, segundo a memória RAM, o endereço -1 < x < 8 foi dado como válido, e caso positivo, acendê-lo, dado que 0 endereço x da memória RAM, informa se o endereço x da ROM foi ativo.

Dado a incapacidade da matriz de LED's de acender 8 LED's simultaneamente, o contador c_2 alterna entre as 8 coordenadas, liberando o acendimento ou não, de um LED por vez, numa frequência de aproximadamente 132.8Hz. Essa frequência foi calculada com base na frequência máxima percebida pelo o olho humano e multiplicando-a por 8, fazendo com que a alternância entre os acendimentos não seja notada a olho-nu.




Figura 11. Descrição da memória RAM na EDA

3.9. Multiplexador do Display Dual de Sete Segmentos

No problema anterior, o DSS era responsável apenas por exibir a coordenada na forma de (letra, número) para o usuário. Em discussão, a turma decidiu por implementar um requisito do problema 3 na mesma matriz, sem ferramentas físicas adicionais. As razões para tal escolha foram a economia de material e de tempo refatorando o circuito físico e a aparente facilidade de implementação da solução proposta.

Para exibir o número correspondente ao endereço de memória atual e também as coordenadas, o multiplexador do DSS recebe como entrada todas as saídas do multiplexador do problema 2 e também as saídas do decodificador do contador de c_1 para decimal. Para realizar a com exatidão, o multiplexador também recebe uma frequência de clock de um período t=2s, para tornar a exibição de dois dados em um mesmo display a mais amigável possível.

3.10. Unificação dos blocos em um projeto

Com todos os blocos prontos e devidamente testados em ambiente lógico, foram todos unidos em um único projeto e ligados como descrito no diagrama elaborado previamente. Tal tarefa foi destinada a todos os membros da equipe, como a justificativa de fortalecer o conhecimento sobre o problema e comparar e discutir os projetos em caso de eventuais discrepâncias.

3.11. Refatoração do circuito na protoboard

Nessa seção é mostrado o resultado da dedicação da equipe aproveitar ao máximo a plataforma física já existente, atribuindo as funções que puder ao circuito lógico. Para efeitos de comparação, constam abaixo a figura 12 e a figura 13, representando, respectivamente, os circuitos físicos utilizados no problema 2 e no problema 3, respectivamente.

Como é possível ver, a única mudança foi o acréscimo de 3 botões ao sistema. As funções desses botões são, respectivamente, limpar a memória, alterar o endereço de




Figura 12. Circuito físico do problema 2




Figura 13. Circuito físico do problema 3

memória e ativar a comparação. Tais alterações foram feitas no Laboratório de Hardware um dia antes do dia marcado para a realização dos teste práticos.

4. Discussões e resultados

Nesta sessão serão abordados os principais resultados obtidos, os testes realizados e, além disso, serão abordados alguns detalhes que dizem respeito ao circuito lógico.

4.1. Testes lógicos no ambiente Quartus II

Como de praxe, antes realizar os testes físicos, foram realizados testes virtuais com o intuito de avaliar o funcionamento do circuito lógico. Para realizar esta análise, foram utilizadas ferramentas fornecidas pelo software da Altera, sendo estes os arquivos de WaveForm e o Simulator Tool.

Foram realizados uma série de testes em cada bloco componente do produto final. Todos apresentavam a eficácia pretendida, com a exceção da memória RAM. De início, tal componente não apresentou resultados compatíveis com os desejados e, ao analisar cuidadosamente, foi percebida que a abordagem inicial de usar FF's do tipo D com o D ligado em VCC e utilizar o result do comparador multiplicado com o pulso do botão como clock não daria certo, uma vez que o pulso do botão, mesmo com o Debounce, se mostra irregular. Para corrigir esse erro, o FF foi substituído por um FF do tipo JK com o K aterrado, o J contendo a multiplicação do result com a entrada do botão e a entrada de clock com o clock do sistema.

Como demonstrado na figura 14, ao receber result em nível alto, estando o clear em estado também alto, a célula de memória passa a armazenar 1 na coordenada apontada pelo contador(o valor em decimal apontado pelo contador corresponde ao endereço da célula de memória). Caso result seja 0, o valor armazenado na célula atual é mantido. Se utilizando da operação de clear, toda a memória é limpa e volta ao seu estado primitivo.




Figura 14. Teste da Memória RAM na EDA

Analisando os requisitos necessários e o comportamento demonstrado pelo dispositivo nos testes, concluiu-se que o mesmo corresponde ao desejado.

4.2. Funcionamento do Circuito

Tendo uma entrada física composta por 3 botões e um barramento paralelo de oito bits, os botões correspondem a limpeza da memória, ativar comparação e alterar endereçamento da memória, respectivamente. Os pulsos de cada botão, antes de entrar no sistema, passam por o circuito de Debounce para serem corrigidos.

Para operar o protótipo, deve-se inserir uma coordenada no barramento e escolher o endereço de memória com qual os dados do mesmo devem ser comparados. Cada vez que o endereço de memória muda, o contador informa a memória ROM qual é o endereço de memória atual, e a mesma retorna para o comparador as informações, em forma binária, da coordenada a ser usada como referência. Ao pressionar o botão *comparar*, o comparador é ativado e compara as informações que ele possui, ou seja, as informações do barramento e a do endereço de memória correspondente.

A memória RAM está sempre aguardando um sinal do comparador. Caso o comparador conclua que os dados são iguais, o mesmo enviará um bit em nível alto para a RAM, caso contrário, um bit em nível baixo será enviado. Além da informação do contador, a RAM conta também com as informações da coordenada atual, que são as mesmas informações informadas a memória ROM anteriormente. Internamente, a memória RAM verifica se o comparador retornou algo válido, caso positivo, ela irá armazenar um bit em nível lógico alto no endereço informado pelo contador. Caso contrário, não fará absolutamente nada.

Responsável por receber todas as informações da ROM, da RAM e de um contador adicional com uma frequência diferente do outro, o Multiplexador da Matriz de Leds usa as informações fornecidas pela memória RAM para selecionar os dados obtidos da memória ROM. Ou seja, caso o bit do endereço 1 da memória RAM esteja em nível alto, significa que a coordenada presente no endereço 1 da ROM foi dada como válida e pode ser impressa. Realizando esse procedimento para todos os endereços, tem-se 64 saídas. Essas saídas são alternadas em uma frequência de 132.8Hz fornecida por um contador binário de 3 bits. Contando de 0 a 7, o contador seleciona a saída que deve ser impressa na matriz, oscilando-as na frequência citada. Como resultado, das 64, apenas 8 saídas são direcionadas a matriz por vez. Finalizando a parte inerente a matriz de LEDs, as saídas do multiplexador são decodificadas e enviadas para a matriz através da inteface de pinos fornecida pelo dispositivo FPGA.

Obedecendo outro requisito do problema, existe um DSS que é imprime a endereço atual de memória e a coordenada atual disposta no barramento paralelo. Para realizar tal tarefa, existe um multiplexador que recebe os dados decodificados do contador do endereçamento e, também, a saída do multiplexador do display do Problema 2. Para alternar entre as duas informações, o multiplexador possui um seletor ativado por uma frequência de clock de um período aproximado de 2s, ou seja, cada informação é exibida por 2s no display, uma por vez. Finalmente, as saídas do multiplexador são ligadas no DSS através da interface fornecida pela FPGA.

4.3. Testes práticos

Antes de realizar os testes do circuito na Protoboard, fazia-se necessário fazer a demarcação dos pinos adicionais na ferramenta Quartus II e gravar o circuito lógico do mesmo na FPGA disponível no laboratório. Após a demarcação dos pinos, realizada com experiência adquirida no problema 1, ligou-se o circuito e a gravação foi feita.

Dispondo-se de todas as ferramentas necessárias, o teste foi realizado introduzindo-se todas as coordenadas possíveis e tentando gravá-las na memória. Inicialmente, ao por em prática todo o planejado, foram grandes as falhas. Exibição da coordenada errada, o DSS não alternava entre seus dois estados e a matriz de LED's não

acendia mesmo enviando comparações válidas. Como um resultado das práticas de projeto usadas, boa parte da equipe tinha um alto conhecimento em relação a estrutura do circuito, então, em uma revisão de todo o projeto pelo grupo, percebeu-se que tudo não passou de um descuido na hora de interligar os blocos, pois haviam diversos fios desencaixados ou encaixados no lugar errado.

Após a detecção e correção dos erros citados, o circuito funcionou como o imaginado pelo grupo, exibindo, comparando e alternando tudo que deveria na forma que deveria.

5. Conclusão

Observando os requisitos que foram solicitados para o desenvolvimento deste sistema digital, é notório que todas as funcionalidades foram cumpridas. Isto se torna mais concreto devido ao sucesso alcançado através dos testes práticos realizados. Em suma, todos os pré-requisitos para a elaboração do projeto das coordenadas foram obtidos com totalidade.

Tendo sido revisado várias vezes e tentando melhorar quando possível, o grupo chegou num resultado simples e funcional, e, além de tudo, totalmente compatível com o problema anterior.

Além do aspecto técnico, houve uma melhora singular no trabalho em equipe a partir do uso das práticas de projeto citadas. Problemas organizacionais, de incompatibilidade e de centralização de conhecimento, outrora frequêntes, foram eliminados ou amenizados.

Apesar do circuito como um todo estar sendo melhorado, outras possíveis melhorias apontadas no problema anterior continuam não realizadas. Tal fato esclarece que tanto com iniciativas do grupo tanto como exigências do próprio problema, atualizações ainda são possíveis, como o uso de um teclado para a inserção das coordenadas e um aviso de erro mais chamativo, como um aviso sonoro(sugestão que persiste do problema anterior) e a automatização da função comparar e da função clear, eliminando botões do sistema e o deixando sua interface com o usuário mais simples.

6. Referências

Nessa seção constam os trabalhos utilizados como base teórica que foram necessários para chegar a solução descrita nesse relatório.

Referências

Coates, E. (2001). Binary Comparators. http://www.learnabout-electronics.org/Digital/dig43.php. [Online; accessado em 06-Outubro-2015].

Desconhecido (2012). Sem Titulo. http://i.stack.imgur.com/FY9Cs.png. [Online; accessado em 06-Outubro-2015].

Floyd, T. L. (2011). Digital Fundamentals, 10/e. Pearson Education India.

Greensted, A. (2010). Switch Debouncing. http://www.labbookpages.co.uk/electronics/debounce.html. [Online; accessado em 06-Outubro-2015].

- Instruments, N. (2015). Digital Timing: Clock Signals, Jitter, Hystereisis, and Eye Diagrams. http://www.ni.com/white-paper/3299/en/. [Online; accessado em 06-Outubro-2015].
- Larson, S. (2013). Debounce Logic Circuit (with VHDL example). https://www.eewiki.net/display/LOGIC/Debounce+Logic+Circuit+(with+VHDL+example). [Online; accessado em 06-Outubro-2015].
- Singh, A. K. (2006). *Digital Principles Foundation Of Circuit Design And Application*. New Age International.
- Tocci Ronald, J. (1997). Digital systems principles and applications.
- Wikimedia (2015). Switch Bounce. https://upload.wikimedia.org/wikipedia/commons/a/ac/Bouncy_Switch.png. [Online; accessado em 06-Outubro-2015].