





♦ Aula passada...



#### Pinouts and pin description

STM32F103x8, STM32F103xB

Figure 8. STM32F103xx performance line LQFP48 pinout



João Ranhel

#### Formato típico de uma instrução:

(instruções podem ter um, dois ou três operandos...)

```
operation code reg destino , operando 2

MOV RO , R1

resultado... (RO ← R1)

operation code reg destino , reg fonte , operando 2

ADD R2 , R3 , #0xA

resultado... (R2 ← R3 + 10)
```

#### Instruções no ARM:

- √ 32 bits full instructions (complexas com todos os operandos)
- √ 16 bits (thumb) mais simples (economizam memória programas menores)



# UFABC Arquitetura ARM – descontruindo uma palavra de instrução

João Ranhel

#### Instruções ARM são 32 bits (*normais*) ou 16 bits (*Thumb*) como abaixo:

3								`					1							,								
	31 30 29 28	27	26	25	24	23	22	21	20	19	18 1	7 16	15	14	13	12	11	10	9	8	7	6	5	4	3	3 2	1	0
Data processing and FSR transfer	Cond	0	0	1	(	Эрс	ode	е	s		Rr	1	T'''	F	≀d	•	····	••••		••••	0	per	and	12	•		••••	
Multiply	Cond	0	0	0	0	0	0	А	s		Ro	ı		F	≀n			R	s		1	0	0	1		F	2m	
Multiply long	Cond	0	0	0	0	1	U	А	s		Rdl	-li	Γ	Ro	lLo			R	'n		1	0	0	1	T	F	2m	
Single data swap	Cond	0	0	0	1	0	В	0	0		Rn	1	Γ	F	₹d		0	0	0	0	1	0	0	1	T	F	2m	
Branch and exchange	Cond	0	0	0	1	0	0	1	0	1	1	1 1	1	1	1	1	1	1	1	1	0	0	0	1	T	F	Rn	
Halfword data transfer, register offset	Cond	0	0	0	Р	U	0	w	L	Г	Rr	1	Γ	F	₹d		0	0	0	0	1	s	н	1	T	F	2m	
Halfword data transfer, immediate offset	Cond	0	0	0	Р	U	1	w	L		Rr	1	Г	F	₹d			Off	set		1	s	н	1	Γ	Of	fset	t
Single data transfer	Cond	0	1	1	Р	υ	В	w	L		Rr	1	Г	F	₹d		Offset											
Undefined	Cond	0	1	1									Г											1				
Block data transfer	Cond	1	0	0	Р	υ	s	w	L		Rn	1	Г						Re	gis	ter	list						
Branch	Cond	1	0	1	L											Off	set											
Coprocessor data transfer	Cond	1	1	0	Р	υ	N	w	L		Rn	1		С	Rd			CI	₽#					Off	fse	et		
Coprocessor data operation	Cond	1	1	1	0	7	CP	Ор	С		CR	n	Г	С	Rd			CI	P#			CP	,	0	Γ	CI	Rm	
Coprocessor register transfer	Cond	1	1	1	0	CF	0	рс	L		CR	n		F	ξd			CI	P#			СР		1		CI	Rm	
Software interrupt	Cond	1	1	1	1							Ignored by processor																
	31 30 29 28	27	26	25	24	23	22	21	20	19	18 1	7 16	15	14	13	12	11	10	9	8	7	6	5	4	3	3 2	1	0



# UFABC Arquitetura ARM – descontruindo uma palavra de instrução

Multiply Co  Multiply Iong Co  Single data swap Co  Branch and exchange Co  Halfword data transfer, register offset  Halfword data transfer, immediate offset  Single data transfer Co	Cond Cond Cond Cond Cond Cond Cond Cond	0 0 0 0		0 0 0 0 0 0 0 0 0 0 0 0 0 0	n <b>d:</b> 00	O A	s ond EC	Rd RdHi ition fi	Rd Rn RdLo	Rs Rn	Or 1	+	nd 2	Rm - Rm	
Multiply long  Single data swap  Co  Branch and exchange  Co  Halfword data transfer, register offset  Halfword data transfer, immediate offset  Single data transfer  Co	Cond Cond Cond Cond	0 0 0	0 0 0	000 000 000	nd:	U A	s ond EC	RdHi ition fi	RdLo			4	+		
Single data swap  Co  Branch and exchange  Co  Halfword data transfer, register offset  Halfword data transfer, immediate offset  Single data transfer  Co	Cond Cond Cond Cond	0	0000	Coi 000 000 001	n <b>d:</b> 00		ond EC	ition fi		Rn	1	Ō	1	Rm_	
Branch and exchange Co Halfword data transfer, register offset Halfword data transfer, immediate offset Single data transfer Co	Cond Cond	0	o (	000 000 001	)0 )1	Co	EC		eld			$\sqrt{}$	1		
Halfword data transfer, register offset  Halfword data transfer, immediate offset  Single data transfer	Cond	0	o (	000 000 001	)0 )1		EC		Cia			(	)n	Code	: Operation cod
register offset  Halfword data transfer, immediate offset  Single data transfer  Co	Cond		(	001				(LQu	al)				000		AND
immediate offset  Single data transfer  Co		0						(NEve	er)				000		EOR SUB
			'	001				G (Carr C (Carr	y Set) y Clear)				01	-	RSB
Undefined Co	Cond	0	100	010 010				(MInus	,				10		ADD ADC
	Cond	0		011				,	flow Se	t)			)11		SBC
Block data transfer Co	Cond	1		011 100				CoVer (Hlgh∈	flow Cle	ear)		100	)11  00		RSC TST
Branch Co	Cond	1		100			LS	(Lowe	er or Sa	,			000		TEQ
Coprocessor data transfer	Cond	1	1 .	101 101				(Grea (Less	ater or E Than)	qual)			101 101		CMP CMN
Coprocessor data operation	Cond	1		110	00		GT	(Grea	iter Thar	,		•	110	0	ORR
Coprocessor register transfer	Cond	1	1 .	110 111	)1  0			(Less (ALwa	than or	Equal)		: :	10   11		MOV BIC
Software interrupt Co	Cond	1	1	111				′ (NeV	• ,			1	111		MVN



# UFABC Arquitetura ARM – descontruindo uma palavra de instrução

	31 30 29 28	27	26	25	24	23	22 2	1 20	19 18 17 16	15 14 13 12	11 10 9 8	7	6	5	4	3 2	1 0	F	xer	nplo	).			
Data processing and FSR transfer	Cond	0	0	1	(	Эрс	ode	s	Rn	Rd		0	per	and	2					NE		, r1	, r2	2
Multiply	Cond	0	ō	Ō	0	0	Õ A	s	Rd	Rn	Rs	1	0	0	1	Rr	n	80	<b>(</b> N	VEQ.	\ r	0 =	r1_	- r2
Multiply long	Cond	0	0	0	0	1	UA	s	RdHi	RdLo	Rn	1	ō	0	1	Rį	n	30	(1	VL Q	, ,	0 –		12
Single data swap	Cond	0	q	C	on	h	· C	on	dition fi	eld			<u>.</u>	<u>.</u>	լ n(	ho:	e. (	] Эре	rat	ion	CO	de		
Branch and exchange	Cond	0	q	00					Q (EQu				-	00	-			AND	:	1011	00			
Halfword data transfer, register offset	Cond	0	q	00			****	١	IÉ (NEv	er)				00	-	-		OR	•					
Halfword data transfer, immediate offset	Cond	0	q	00					S (Carr C (Carr	y Set) y Clear)	İ		-	00				SUB RSB						
Single data transfer	Cond	0	1	0.				Ν	1I (MInu:	s)				01	-	_		ADD						
Undefined	Cond	0	1	0,	10 11				'L (PLus 'S (oVer	flow Se	t)		-	01				ADC SBC						
Block data transfer	Cond	1	d	0				٧	'C (oVer	flow Cle	,		-	01				RSC	;					
Branch	Cond	1	9		)0 )0				ll (Hlghe S (Lowe	er or Sai	me) ¦				00 00	_		TST TEQ						
Coprocessor data transfer	Cond	1	1		1()				•	ater or E	qual)				)1 )1			CMF CMN						
Coprocessor data operation	Cond	1	1		10				T (Less ST (Grea	iter Than	n)		į	-	10			DRR				-		
Coprocessor register transfer	Cond	1	1	-	10 11	-			E (Less L (ALwa	than or	Equal)		-	-	10 11	-		MOV BIC	/			-		
Software interrupt	Cond	1	1		11	Τ.			IV (NeV	• ,			į		11			AVN	1					
	31 30 29 28	27	26	25	24	23	22 2	1 20	19 18 17 16	15 14 13 12	11 10 9 8	7	6	5	4	3 2	1 0							



instrução	Operando	Descrição	Ação executada
ADC, ADCS	{Rd,} Rn, Op2	Add with Carry	Rd ← Rn + Op2 + Carry, ADCS updates N,Z,C,V
ADD, ADDS	{Rd,} Rn, Op2	Add	Rd ← Rn + Op2, ADDS updates N,Z,C,V
ADD, ADDS	{Rd,} Rn, #imm12	Add Immediate	Rd ← Rn + imm12, ADDS updates N,Z,C,V
ADR	Rd, label	Load PC-relative Address	Rd ← <label></label>
AND, ANDS	{Rd,} Rn, Op2	Logical AND	Rd ← Rn AND Op2, ANDS updates N,Z,C
ASR, ASRS	Rd, Rm, <rs #n></rs #n>	Arithmetic Shift Right	$Rd \leftarrow Rm >> (Rs \mid n)$ , ASRS updates N,Z,C
В	label	Branch	PC ← label
BFC	Rd, #lsb, #width	Bit Field Clear	$Rd[(width+lsb-1):lsb] \leftarrow 0$
BFI	Rd, Rn, #Isb, #width	Bit Field Insert	$Rd[(width+lsb-1):lsb] \leftarrow Rn[(width-1):0]$
BIC, BICS	{Rd,} Rn, Op2	Bit Clear	$Rd \leftarrow Rn \ AND \ NOT \ Op2$ , BICS updates N,Z,C
ВКРТ	#imm	Breakpoint	Prefetch abort or enter debug state
BL	label	Branch with Link	$LR \leftarrow$ next instruction, $PC \leftarrow$ label
BLX	Rm	Branch reg with link	LR←next instr addr, PC←Rm[31:1]
вх	Rm	Branch register	PC ← Rm
CBNZ	Rn, label	Comp & Branch if Non-zero	PC ← label if Rn != 0
CBZ	Rn, label	Compare & Branch if Zero	PC ← label if Rn == 0
CLREX	-	Clear	Clear local processor exclusive tag
CLZ	Rd, Rm	Count Leading Zeros	Rd ← number of leading zeros in Rm
CMN	Rn, Op2	Compare Negative	Update N,Z,C,V flags on Rn + Op2
CMP	Rn, Op2	Compare	Update N,Z,C,V flags on Rn–Op2
CPSID	i	Disable specified (i) interrupts	optional change mode
CPSIE	İ	Enable specified (i) interrupts	optional change mode



instrução	operando	Descrição	Ação executada
DMB	-	Data Memory Barrier,	ensure memory access order
DSB	-	Data Synchronization Barrier,	ensure completion of access
EOR, EORS	{Rd,} Rn, Op2	Exclusive OR,	Rd ← Rn XOR Op2, EORS updates N,Z,C
ISB	-	Instruction Synchronization Barrier	
IT	-	If-Then Condition Block	
LDM	Rn{!}, reglist	Load Multiple Regs, increment after	<reglist> = mem[Rn], Rn ++ after each mem access</reglist>
LDMDB, LDMEA	Rn{!}, reglist	Load Multiple Regs, decrement before	<reglist> = mem[Rn], Rn before each mem access</reglist>
LDMFD, LDMIA	Rn{!}, reglist		<reglist> = mem[Rn], Rn ++ after each mem access</reglist>
LDR	Rt, [Rn, #offset]	Load Register with Word,	$Rt \leftarrow mem[Rn + offset]$
LDRB, LDRBT	Rt, [Rn, #offset]	Load Register with Byte,	$Rt \leftarrow mem[Rn + offset]$
LDRD	Rt, Rt2, [Rn,#offset]	Load Register with two words	$Rt \leftarrow mem[Rn + offset], Rt2 \leftarrow mem[Rn + offset + 4]$
LDREX	Rt, [Rn, #offset]	Load Register Exclusive	$Rt \leftarrow mem[Rn + offset]$
LDREXB	Rt, [Rn]	Load Reg Exclusive with Byte	$Rt \leftarrow mem[Rn]$
LDREXH	Rt, [Rn]	Load Reg Exclusive with Half-word	$Rt \leftarrow mem[Rn]$
LDRH, LDRHT	Rt, [Rn, #offset]	Load Reg with Half-word	$Rt \leftarrow mem[Rn + offset]$
LDRSB, LDRSBT	Rt, [Rn, #offset]	Load Reg with Signed Byte	$Rt \leftarrow mem[Rn + offset]$
LDRSH, LDRSHT	Rt, [Rn, #offset]	Load Reg with Signed Half-word	$Rt \leftarrow mem[Rn + offset]$
LDRT	Rt, [Rn, #offset]	Load Register with Word	$Rt \leftarrow mem[Rn + offset]$
LSL, LSLS	Rd, Rm, <rs #n=""  =""></rs>	Logic Shift Left	Rd ← Rm << Rs   n, LSLS update N,Z,C
LSR, LSRS	Rd, Rm, <rs #n=""  =""></rs>	Logic Shift Right	Rd ← Rm >> Rs n, LSRS update N,Z,C



instrução	operando	Descrição	Ação executada
MLA	Rd, Rn, Rm, Ra	Multiply with Accumulate	$Rd \leftarrow (Ra + (Rn*Rm))[31:0]$
MLS	Rd, Rn, Rm, Ra	Multiply with Subtract	$Rd \leftarrow (Ra - (Rn*Rm))[31:0]$
MOV, MOVS	Rd, Op2	Move	Rd ← Op2, MOVS updates N,Z,C
MOVT	Rd, #imm16	Move Top	Rd[31:16] ← imm16, Rd[15:0] unaffected
MOVW, MOVWS	Rd, #imm16	Move 16-bit Constant	Rd ← imm16, MOVWS updates N,Z,C
MRS	Rd, spec_reg	Move from Special Register	Rd ← spec_reg
MSR	spec_reg, Rm	Move to Special Register	spec_reg ← Rm, Updates N,Z,C,V
MUL, MULS	{Rd,} Rn, Rm	Multiply	$Rd \leftarrow (Rn*Rm)[31:0]$ , MULS updates N,Z
MVN, MVNS	Rd, Op2	Move NOT	Rd ← 0xFFFFFFF EOR Op2, MVNS updates N,Z,C
NOP	-	No Operation	
ORN, ORNS	{Rd,} Rn, Op2	Logical OR NOT,	Rd ← Rn OR NOT Op2, ORNS updates N,Z,C
ORR, ORRS	{Rd,} Rn, Op2	Logical OR,	Rd ← Rn OR Op2, ORRS updates N,Z,C
POP	reglist	Canonical form of LDM SP!	<reglist></reglist>
PUSH	reglist	Canonical form of STMDB SP!	<reglist></reglist>
RBIT	Rd, Rn	Reverse Bits,	for (i = 0; i < 32; i++): Rd[i] = RN[31-i]
REV	Rd, Rn	Reverse Byte Order in a Word	Rd[31:24]←Rn[7:0], Rd[23:16]←Rn[15:8], Rd[15:8]←Rn[23:16], Rd[7:0]←Rn[31:24]
REV16	Rd, Rn	Reverse Byte Order in a Half-word,	Rd[15:8]←Rn[7:0], Rd[7:0]←Rn[15:8], Rd[31:24]←Rn[23:16], Rd[23:16]←Rn[31:24]
REVSH	Rd, Rn	Reverse Byte order in Low Half-word and sign extend,	Rd[15:8]←Rn[7:0], Rd[7:0]←Rn[15:8], Rd[31:16]←Rn[7]*&0xFFFF
ROR, RORS	Rd, Rm, <rs #n=""  =""></rs>	Rotate Right,	Rd ← ROR(Rm, Rs n), RORS updates N,Z,C
RRX, RRXS	Rd, Rm	Rotate Right with Extend,	$Rd \leftarrow RRX(Rm)$ , RRXS updates N,Z,C
RSB, RSBS	{Rd,} Rn, Op2	Reverse Subtract,	Rd ← Op2–Rn, RSBS updates N,Z,C,V




instrução	operando	Descrição	Ação executada
SBC, SBCS	{Rd,} Rn, Op2	Subtract with Carry,	Rd ← Rn–Op2–NOT(Carry), updates NZCV
SBFX	Rd, Rn, #lsb, #width	Signed Bit Field Extract,	Rd[(width-1):0] = Rn[(width+lsb-1):lsb], Rd[31:width] = Replicate(Rn[width+lsb-1])
SDIV	{Rd,} Rn, Rm	Signed Divide,	Rd ← Rn/Rm
SEV	-	Send Event	
SMLAL	RdLo, RdHi, Rn, Rm	Signed Multiply with Accumulate,	RdHi,RdLo ← signed(RdHi,RdLo + Rn*Rm)
SMULL	RdLo, RdHi, Rn, Rm	Signed Multiply,	RdHi,RdLo ← signed(Rn*Rm)
SSAT	Rd, #n, Rm{,shift #s}	Signed Saturate,	$Rd \leftarrow SignedSat((Rm shift s), n). Update Q$
STM	Rn{!}, reglist	Store Multiple Registers	
STMDB, STMEA	Rn{!}, reglist	Store Multiple Regs Decrement Before	
STMFD, STMIA	Rn{!}, reglist	Store Multiple Regs Increment After	
STR	Rt, [Rn, #offset]	Store Register with Word,	mem[Rn+offset] = Rt
STRD	Rt,Rt2,[Rn,#offset]	Store Register with two Words,	mem[Rn+offset] = Rt, mem[Rn+offset+4] = Rt2
STREX	Rd, Rt, [Rn,#offset]	Store Register Exclusive if allowed,	mem[Rn + offset] $\leftarrow$ Rt, clear exclusive tag, Rd $\leftarrow$ 0. Else Rd $\leftarrow$ 1
STREXB	Rd, Rt, [Rn]	Store Register Exclusive Byte,	mem[Rn] $\leftarrow$ Rt[15:0] or mem[Rn] $\leftarrow$ Rt[7:0], clear exclusive tag, Rd $\leftarrow$ 0. Else Rd $\leftarrow$ 1
STREXH	Rd, Rt, [Rn]	Store Register Exclusive Half-word,	$mem[Rn] \leftarrow Rt[15:0] \text{ or } mem[Rn] \leftarrow Rt[7:0],$
			clear exclusive tag, Rd $\leftarrow$ 0. Else Rd $\leftarrow$ 1
STRH, STRHT	Rt, [Rn, #offset]	Store Half-word,	$mem[Rn + offset] \leftarrow Rt[15:0]$
STRT	Rt, [Rn, #offset]	Store Register with Translation,	mem[Rn + offset] = Rt
SUB, SUBS	{Rd,} Rn, Op2	Subtraction,	Rd ← Rn–Op2, SUBS updates N,Z,C,V
SUB, SUBS	{Rd,} Rn, #imm12	Subtraction,	Rd ← Rn-imm12, SUBS updates N,Z,C,V
SVC	#imm	Supervisor Call	
SXTB	{Rd,} Rm {,ROR #n}	Sign Extend Byte,	$Rd \leftarrow SignExtend((Rm ROR (8*n))[7:0])$
SXTH	{Rd,} Rm {,ROR #n}	Sign Extend Half-word,	Rd←SignExtend((Rm ROR (8*n))[15:0])




instrução	operando	Descrição	Ação executada
ТВВ	[Rn, Rm]	Table Branch Byte	PC ← PC+ZeroExtend(Memory(Rn+Rm,1)<<1)
ТВН	[Rn, Rm, LSL #1]	Table Branch Halfword	PC←PC+ZeroExtend(Memory(Rn+Rm<<1,2)<<1)
TEQ	Rn, Op2	Test Equivalence	Update N,Z,C,V on Rn EOR Operand2
TST	Rn, Op2	Test	Update N,Z,C,V on Rn AND Op2
UBFX	Rd, Rn, #lsb, #width	Unsigned Bit Field Extract	Rd[(width-1):0] = Rn[(width+lsb-1):lsb], Rd[31:width] = Replicate(0)
UDIV	{Rd,} Rn, Rm	Unsigned Divide,	Rd ← Rn/Rm
UMLAL	RdLo, RdHi, Rn, Rm	Unsigned Multiply with Accumulate,	RdHi,RdLo ← unsigned(RdHi,RdLo + Rn*Rm)
UMULL	RdLo, RdHi, Rn, Rm	Unsigned Multiply,	RdHi,RdLo ← unsigned(Rn*Rm)
USAT	Rd, #n, Rm{,shift #s}	Unsigned Saturate,	Rd←UnsignedSat((Rm shift s),n), Update Q
UXTB	{Rd,} Rm {,ROR #n}	Unsigned Extend Byte,	$Rd \leftarrow ZeroExtend((Rm ROR (8*n))[7:0])$
UXTH	{Rd,} Rm {,ROR #n}	Unsigned Extend Halfword,	$Rd \leftarrow ZeroExtend((Rm@ ROR@ (8*n))[15:0])$
WFE	-	Wait For Event and Enter Sleep Mode	
WFI	-	Wait for Interrupt and Enter Sleep Mode	

Recordando o conceito de sub-rotina (ou chamada de função)



João Ranhel

Recordando o conceito de sub-rotina (ou chamada de função)



Alguns processadores têm funções de call & return para BLGE sub1 chamar e retornar de sub-rotinas automaticamente...


No ARM isso é feito pela chamada da instrução:

(branch to label), LR  $\leftarrow$  next instruction, PC  $\leftarrow$  label que salva o endereço de retorno no registrador R14 (LR)

\*\* para retornar, carregamos o PC com valor de R14 por meio da chamada da função BX com o operando LR

trecho do código...


Recordando o conceito de sub-rotina (ou chamada de função)





João Ranhel


> Recordando o conceito de *PILHA* ... (como preservar conteúdo dos registradores)



trecho do código...

Pilha: estrutura de dados (na RAM) baseada no princípio <u>Last In First Out</u> (**LIFO**), ou seja "último a entrar, primeiro que sair" caracterizando um empilhamento de dados.

Recordando o conceito de PILHA ... (como preservar conteúdo dos registradores)




trecho do código...

> O STACK POINTER (SP ou R13) mantém o endereço do último valor empurrado na pilha!


João Ranhel

Recordando o conceito de PILHA ... (como preservar conteúdo dos registradores)



João Ranhel

Recordando o conceito de PILHA ... (como preservar conteúdo dos registradores)



#### Funcionamento principal da pilha:

- nas saída das sub-rotinas, puxe os dados de volta da pilha para recarregar os registradores...
- **POP** {lista de registradores} recupera os valores dos registradores

trecho do código...

✓ a cada PUSH ou POP o registrador SP (R13) é atualizado automaticamente pela unidade de controle da CPU.

João Ranhel

### Conceito de INTERRUPÇÃO ...

trecho do código...

- > Eventos no mundo real são imprevisíveis : você não sabe quando eles podem ocorrer...
- Fazer seu código verificar cada um dos eventos aos quais seu sistema vai responder não é boa tática!
- Melhor é que o mundo te avise que alguns eventos ocorreram e "desperte" certa parte do seu código para responder a esse evento

trecho do código...


- Uma forma de o mundo avisar que um evento merece atenção do seu código é (entre outras táticas) por meio de *interrupções*!
- Para atender a uma interrupção você deve escrever um pedaço de código chamado "INTERRUPT SERVICE ROUTINE" ou ISR

trecho do código...

> ISR funcionam como as sub-rotinas que vimos antes e podem ser disparadas por hardware ou por software.


João Ranhel

### Conceito de INTERRUPÇÃO ...



João Ranhel

### Conceito de INTERRUPÇÃO ...




código...

trecho do código...

#### INTERRUPÇÕES e a pilha:

- ✓ Note que outro pedido de interrupção pode ocorrer quando a CPU está executando uma ISR. Isso se chama nested interruption (interrupção aninhada)
- ✓ O procedimento de empurrar na pilha os registradores e especialmente o PC garante tanto o endereço correto de retorno quando a recuperação dos valores dos registradores.


### Conceito de INTERRUPÇÃO ...



\*\* Para solucionar o problema temos, em geral, uma TABELA com os

endereços iniciais das ISRs, geralmente preenchida pelo compilador.






João Ranhel


#### Conceito de INTERRUPÇÃO ...

trecho do código...




trecho do código...


- Propriedades das INTERRUPÇÕES:
- Podem ser geradas por software ou hardware
- > ISR são como sub-rotinas e funcionam ≈ da mesma forma
- Algumas interrupções podem ser mascaradas (ou seja, podemos impedir temporariamente que alguns pedidos de interrupções sejam feitos)
- ➤ Há ainda interrupções que NÃO podem ser mascaradas por serem cruciais para o funcionamento do sistema (ex: reset, DZ e outras)



















João Ranhel




R15

• • • • • • • •













João Ranhel



R15

•••••









João Ranhel


### Exemplos da instrução LOAD / STORE


0x000001A	R0	Note que nessas instruções <i>R1</i>	1
0x00001A08	R1	funciona como um apontador	
0xFFFFFF7	R2	(pointer) e não foi modificado;	0x
0xCADEFABC	R3	embora exista variações das instruções LDR e STR que alteram	0
0x000001A	R4	o valor dos apontadores!	0)
0xA1BABACA	R5		0:
	R6		0:
0x0003001A	R7		0
	R8	instrução	0:
	R9	LDR R5, [R1]	0
	R10		0
	R11	STR R3, [R1]	0:
	R12	LDR R7, [R1,8]	
	R13	, - , -	
	R14		
	R15		


endereço
0X00001A00
0X00001A04
0X00001A08
0X00001A0C
0X00001A10
0X00001A14
0X00001A18
0X00001A1C
0X00001A20
0X00001A24














UFABC 

Arquitetura ARM – exemplo de programa assembly.



UFABC 
Resumo da aula de hoje...

- ➤ Instruções do ARM podem ser 32 bits ou 16 bits (thumb)
- Instruções possuem 1, 2 ou 3 operandos
- As instruções MOV são geralmente usadas para mover dados entre registradores ou com valores imediatos
- Operações com a memória usam as instruções LOAD ou STORE e os registradores funcionam como apontadores de endereços de memória
- Compiladores podem usar offset relativo ao PC para armazenar constantes ao final de sub-rotinas para facilitar
- > Todas as operações aritméticas/lógicas usam registradores como operandos
- Não há operações aritméticas e lógicas direto na memória
- ➤ Chamadas de sub-rotinas são feitas com *branching* (BL e BX), que guardam automaticamente o endereço de retorno em LR e depois retornam ao PC
- ➤ É dever do programador preservar conteúdo dos registradores nas chamadas de sub-rotinas, quando for necessário
- > ARM busca instruções (*fetch*) ao mesmo tempo em que decodifica e executa as instruções em andamento processo chamado pipeline.

UFABC 
Resumo da aula de hoje...

João Ranhel

- As instruções da arquitetura ARM são executadas em pipeline.
- Toda instrução tem um código (que define a ação), e operandos (usados na operação)

Opcode DestReg, Operand2

Opcode DestReg, SrcReg, Operand2

**SUB R1, R2, #5** // lê-se: r1 = r2 - 5

ADD R2, R3, R3 LSL #2 // lê-se: r2 = r3 + (r3\*4)

**ADDEQ R5, R5, R6** // se (flag EQ) r5 = r5 + r6

LDR R0, [R1] // r0 = val mem cujo end está em r1 (pointer \*r1)

MOV R0, #0x101 // r0 = valor imediato (101 hexa) = 257 decimal

**STRNEB R2, [R3, R4]** // se (flag NEQ) o endereço \*(r3+r4) = r2

- Não vamos nos fixar em desenvolver programas em linguagem assembly ARM...
- arquiteturas modernas, como ARM, focam em programação em "C"
- isso permite que o desenvolvedor "migre" de um processador para outro
- Isso melhora a manutenção e escalabilidade dos projetos de eletrônica embarcada...
- Vamos focar (nas aulas teóricas) em compreender os periféricos agregados ao ARM...
- coprocessadores e circuitos de arbitragem de barramento (DMA, INTERRUPÇÃO, etc)
- periféricos de comunicação serial (SPI, I2C, USART, CAN, etc...)
- periféricos de interface geral (GPIO)
- periféricos de conversão (ADC e DAC) e de saída analógica (PWM)
- periféricos temporizadores (Watchdog, RTC, timers de uso geral, etc)