
♦ Aula passada...

João Ranhel

Von Neumann

(Princeton architecture)



O projeto da Unidade de Controle na CPU deve levar em conta que o barramento de dados ora transporta INSTRUÇÕES e ora transporta DADOS, multiplexados no tempo.

A memória externa à CPU tem instruções e dados intercalados, portanto, a unidade de controle tem que coordenadar quando/onde está buscando instrução e quando/onde está buscando ou gravando dados.

Exemplos mais conhecidos de computador x86 e AMD

Vantagens:

→ Não precisa de blocos de memória separados (mais barato)

Gargalos:


→ Dados e instruções compartilham o mesmo barramento, portanto há necessidade de dividirem o tempo de uso. Isso diminui a taxa de transferência de dados/instruções (throughput).

Desvantagens:


Por compartilharem o mesmo bus, tendem a ser mais lentos nos algoritmos que fazem busca/gravação constante na memória, algumas vezes solucionados por memória CACHE. A Unidade de Controle na CPU pode operar os barramentos simultaneamente.

Isso significa que pode ocorrer busca de INSTRUÇÕES ao mesmo tempo em que dados são buscados ou gravados na memória de dados. Operação em "pipeline" pode aumentar a eficiência do processamento.

Por outro lado, implica que a unidade de controle tem que lidar com dois endereçamentos.




♦ Exemplos de arquitetura Harvard : microcontroladores AVR - Arduino







♦ Exemplos de arquitetura Harvard : microcontroladores AVR - Arduino






♦ Exemplos de arquitetura Harvard : microcontroladores AVR - Arduino








UFABC
Recordando: Flip-Flop tipo D, registradores (latch), lógica 3-state


João Ranhel

> CONCEITO NOVO: <u>DUAL-PORT REGISTER</u> (DUAL-PORT RAM)




Latch tipo D


→ armazena 1 bit na descida do comando LE




Latch-D 3-STATE

→ Permite a saída do bit memorizado no FF-D quando o sinal OE = '1'.







UFABC ♦ Arquitetura HARVARD: barrel shifter / rotator (deslocador de bits << ou >>)


João Ranhel

Recordando... Registrador Universal de deslocamento


R a) Considerando que o bit mais significativo (MSB) fica à esquerda, deslocar 2 bits para a esquerda significa multiplicar o número BCD por 4

R b) Considerando MSB à esquerda, deslocar 1 bit para a direita significa dividir o número por 2


- O que significa DESLOCAR 2 bits para a a) esquerda em um número binário sem sinal?
- O que significa deslocar 1 bit para a direita?



Problema com o registrador de deslocamento é que cada bit deslocado usa 1 clock. Criou-se então o circuito BARREL SHIFTER (feito apenas com lógica combinacional)!



UFABC CORE de um microprocessador ARM



UFABC CORE de um microprocessador ARM

João Ranhel

Todos os registradores são de 32 bits!

porém, cada registrador pode conter:

Byte = 8 bits

Half-word = 16 bits

Word = 32 bits

➤ R13 – Stack Pointer

(apontador da pilha – guarda o último ENDEREÇO da **pilha** na RAM)


➤ R14 – Link Register

(quarda o endereço de RETORNO quando uma subrotina é chamada)

➤ R15 – Program Counter

(quarda o endereco da próxima INSTRUCÃO a ser executada)

- CPSR reg de flags de status do programa (Current Program Status Register).
- Centenas de registradores são usados para configurar dispositivos I/O dentro do CHIP, como veremos. Contudo, não são registradores de uso geral, portanto não possuem instruções que os identifiquem. As instruções do ARM têm como operando apenas estes registradores.
 - Endereço de memória é relativo a <u>1 byte</u> (para endereçar words = ++ 4 bytes)



banco de registradores


UFABC CORE de um microprocessador ARM

João Ranhel

RO

> Toda a memória e periféricos estão mapeados em 32 bits!

0x0000000



UFABC ♦ Mapa de uma arquitetura ARM – mapa de um μC

	0x5FFFFFFF	ESPAÇO DE MEMÓRIA ON-CHIP
PERIF		0,5 Gbytes endereços de periféricos
	0x40000000 0x3FFFFFF	
		O. F. Obusta a produce a constante de manual fria DAM a colática
SRAM		0,5 Gbytes endereços de memória RAM estática
	0x20000000 0x1FFFFFFF	
CODE (flash)		0,5 Gbytes endereços de memória RAM estática
	0x0000000	

João Ranhel

ESPAÇO DE MEMÓRIA OFF-CHIP

PERIFÉRICOS (EXTERNOS) 0xDFFFFFF

0,5 Gbytes endereços de periféricos EXTERNOS

0xA0000000 0x9FFFFFF

RAM (EXTERNA)

0,5 Gbytes endereços de memória RAM EXTERNA

0x60000000

João Ranhel

ESPAÇO DE MEMÓRIA DO FABRICANTE (e espaço reservado para funções específicas – 1MB)

ESPECÍFICA (FABRICANTE: ST, NXP,TI, etc) 0xFFFFFFF

0,5 Gbytes endereços liberados para um fabricante...

0xE0100000 0xE00FFFF

PRIVADO (PERIFÉRICOS ESPECÍFICOS) 1 Mbytes barramento periférico privado


- Nested Vector Interrupt Controller NVIC
- System Tick Timer SysTick
- Fault Status and Control
- Depurador do processador (debugging)

0xE0000000

UFABC
Arquitetura HARVARD: SoC baseado em um núcleo ARM

João Ranhel


♦ SoC (System on Chip) baseado em core ARM



UFABC
Arquitetura HARVARD: SoC baseado em um núcleo ARM

João Ranhel

♦ Várias empresas licenciam o "core" ARM e seus barramentos, e inserem processadores (periféricos) adicionais (como ADC, DAC, USB, PWM, timers, etc.); memórias (FLASH, EEPROM, RAM) e bus-bridges.






João Ranhel


Os *registradores* podem conter:


Dados Endereços

Todos de 32 bits!


É tarefa do programador interpretar se o conteúdo do registrador é dado ou endereço!












Na arquitetura Harvard a memória de dados é separada da de instruções !!!

ENTÃO...


ENQUANTO A CPU EXECUTA UMA INSTRUÇÃO, PODEMOS BUSCAR OUTRA...

ESSE É O CONCEITO DE <u>PIPELINE</u>!




João Ranhel

Pipeline permite buscar instruções (fetch – IF) e executá-las simultaneamente !!!



No *modelo de 3 estágios*, algumas instruções requerem cálculo de *endereço* de memória para terminar a instrução. Isso pode causar um *delay* nas instruções seguintes...


ARM multi-cycle instruction pipeline operation



CONCETTO NOVO: PIPELINE (cadeia simultânea de operações)

UFABC Arquitetura ARM – harzards em pipeline de 5 estágios...

João Ranhel




Instr. No.	Pipeline Stage								
1	F	₽	EX	МЕМ	WB				
2		IF	ID	EX	MEM	WB			
3			IF	ID	EX	МЕМ	WB		
4				IF	D	EX	MEM		
5					IF	D	EX		
Clock Cycle	1	2	3	4	5	6	7		


3 tipos de "hazards" (ameaças) à execução correta do programa:

Structural hazard: quando 2 ou mais instruções precisam usar o mesmo recurso de hardware (estágio do pipeline) ao mesmo tempo;

Data hazard: quando uma operação em uma instrução depende de um dado que ainda está sendo calculado na pipeline;


Control hazard: uma ameaça surge quando se faz uma transferência (e.g. JUMP) dependente de informações ainda em processamento na pipeline.





- grava/lê dados da SRAM também pelo barramento de dados na bus matrix...
- grava/lê dados na *FLASH* via barramento de *dados*, pela *matriz de barramentos*

João Ranhel



APB₂

APB1

Backup

TAMPER-RTC

4 Channels

RTC

AWU

Backup interface

TIM₂

PVD

EXTI


WAKEUP


GPIOA


80AF [


PA[15:0] <


▶ Int











- Vimos os conceitos básicos do núcleo do processador ARM;
- > ARM possui 16 registradores de uso geral (3 reservados: PC, LR, SP)
- Os registradores são interligados entre si, com a RAM e a FLASH via matriz de barramentos de alta performance (AMBA-AXI);
- > Também são interligados com periféricos via barramento mais lento (AMBA-APB)
- Registradores são de 32 bits podem conter endereços ou dados!
- ➤ Mapa de memória é predefinido (2³² = 4 Gbytes de endereços)
- > Memória e Periféricos estão mapeados em um único espaço de endereços
- A ARM licencia o núcleo para que fabricantes agreguem periféricos/memória